CN110214418A - 展频电路的参数确定方法及装置、时钟展频方法及装置 - Google Patents

展频电路的参数确定方法及装置、时钟展频方法及装置 Download PDF

Info

Publication number
CN110214418A
CN110214418A CN201980000531.1A CN201980000531A CN110214418A CN 110214418 A CN110214418 A CN 110214418A CN 201980000531 A CN201980000531 A CN 201980000531A CN 110214418 A CN110214418 A CN 110214418A
Authority
CN
China
Prior art keywords
spread spectrum
control word
frequency control
depth coefficient
nominal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980000531.1A
Other languages
English (en)
Other versions
CN110214418B (zh
Inventor
马玉海
魏祥野
修黎明
白一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110214418A publication Critical patent/CN110214418A/zh
Application granted granted Critical
Publication of CN110214418B publication Critical patent/CN110214418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Manipulation Of Pulses (AREA)
  • Noise Elimination (AREA)

Abstract

一种展频电路的参数确定方法、时钟展频方法、展频电路的参数确定装置、时钟展频装置。展频电路的参数确定方法，包括：获取基准时间单位和目标频率(S10)；根据所述基准时间单位和所述目标频率，确定展频深度系数(S20)；判断所述展频深度系数是否大于等于基准展频深度系数(S30)；在所述展频深度系数大于等于所述基准展频深度系数的情况下，将所述展频深度系数确定为标称展频深度系数，并根据所述标称展频深度系数，确定标称频率控制字(S40)；在所述展频深度系数小于所述基准展频深度系数时，调整所述基准时间单位直至其对应的展频深度系数大于等于所述基准展频深度系数(S50)。

Description

展频电路的参数确定方法及装置、时钟展频方法及装置
技术领域
本公开的实施例涉及一种展频电路的参数确定方法、时钟展频方法、展频电路的参数确定装置、时钟展频装置。
背景技术
电磁干扰(EMI)是指电路系统通过传导或者辐射的方式，对于周边电路系统产生的影响，电磁干扰会引起电路性能的降低，甚至可能导致整个电路系统失效。时钟信号常常是电路系统中频率最高和边沿最陡的信号，多数电磁干扰问题的产生与高频的时钟信号有关。降低电磁干扰的方法包括屏蔽、滤波、隔离、信号边沿控制以及印刷电路板(PrintedCircuit Board，PCB)的布局布线(例如，在PCB中增加电源和接地(GND)层)等。然而，这些方法成本较高、效率低，同时对电路系统的性能也有一定负面影响。
展频时钟生成(Spread Spectrum Clock Generation,SSCG)是指通过在一定范围内动态调整时钟的输出频率，达到分散时钟信号的频谱的能量，从而降低电子系统电磁干扰的效果。
发明内容
本公开至少一些实施例提供一种展频电路的参数确定方法，包括：获取基准时间单位和目标频率；根据所述基准时间单位和所述目标频率，确定展频深度系数；判断所述展频深度系数是否大于等于基准展频深度系数；在所述展频深度系数小于所述基准展频深度系数时，调整所述基准时间单位直至其对应的展频深度系数大于等于所述基准展频深度系数；在所述展频深度系数大于等于所述基准展频深度系数的情况下，将所述展频深度系数确定为标称展频深度系数，并根据所述标称展频深度系数，确定标称频率控制字。
例如，在本公开一些实施例提供的展频电路的参数确定方法中，确定展频深度系数包括：根据所述基准时间单位和所述目标频率确定频率控制字；根据所述频率控制字，确定所述展频深度系数。
例如，在本公开一些实施例提供的展频电路的参数确定方法中，根据所述频率控制字，确定所述展频深度系数包括：确定展频方式；根据所述展频方式和所述频率控制字，确定所述展频深度系数。
例如，在本公开一些实施例提供的展频电路的参数确定方法中，所述展频方式包括边界展频、中心展频、上展频或下展频；当所述展频方式为所述边界展频时，所述展频深度系数表示为：
当所述展频方式为所述中心展频时，所述展频深度系数表示为：
或
当所述展频方式为所述上展频时，所述展频深度系数表示为：
当所述展频方式为所述下展频时，所述展频深度系数表示为：
其中，δmax表示所述展频深度系数，Iad为所述频率控制字的整数部分，rad为所述频率控制字的小数部分。
例如，在本公开一些实施例提供的展频电路的参数确定方法中，根据所述标称展频深度系数，确定标称频率控制字包括：根据所述标称展频深度系数，确定所述标称频率控制字的整数部分和小数部分，其中，所述标称频率控制字表示为：Fr＝Ir+rr，Fr表示所述标称频率控制字，Ir表示所述标称频率控制字Fr的整数部分，rr表示所述标称频率控制字Fr的小数部分。
例如，在本公开一些实施例提供的展频电路的参数确定方法中，在所述展频深度系数大于等于所述基准展频深度系数，且将所述展频深度系数确定为标称展频深度系数时，在所述展频方式为所述边界展频的情况下，所述标称频率控制字的整数部分Ir＝Iad，所述标称频率控制字的小数部分rr＝0.5；在所述展频方式为所述中心展频、所述上展频或所述下展频的情况下，所述标称频率控制字的整数部分Ir＝Iad，所述标称频率控制字的小数部分rr＝rad。
例如，在本公开一些实施例提供的展频电路的参数确定方法中，在所述展频深度系数大于等于所述基准展频深度系数时，将所述基准时间单位确定为标称基准时间单位，所述标称频率控制字与参考频率对应，所述参考频率表示为：
其中，fs r表示所述参考频率，fT表示所述目标频率，FT表示所述频率控制字，所述标称频率控制字表示为：Fr＝Ir+rr＝1/(fs r*Δ1)，Δ1表示所述标称基准时间单位。
本公开一些实施例还提供一种基于上述任一实施例所述的展频电路的参数确定方法的时钟展频方法，包括：获取参考频率控制字，其中，所述参考频率控制字为根据上述任一实施例所述的展频电路的参数确定方法得到的所述标称频率控制字；根据所述参考频率控制字和调制参数，确定目标频率控制字，其中，所述目标频率控制字随时间离散变化；根据所述目标频率控制字，生成展频后的展频输出信号，其中，所述展频输出信号与所述目标频率控制字对应。
例如，在本公开一些实施例提供的时钟展频方法中，所述调制参数包括调制模式和参考展频深度系数，所述参考展频深度系数为根据上述任一实施例所述的展频电路的参数确定方法得到的所述标称展频深度系数，所述目标频率控制字表示为：
其中，F(t)表示所述目标频率控制字，Fre表示所述参考频率控制字，δre表示所述参考展频深度系数，M(t)表示根据所述调制模式确定的调制函数，t表示时间。
例如，在本公开一些实施例提供的时钟展频方法中，所述调制函数为原始调制函数，则所述调制函数表示为：
M(t)＝ξ(t)，
其中，ξ(t)表示所述原始调制函数；或者，
所述调制函数为对原始调制函数进行补偿后的补偿调制函数，则所述调制函数表示为：
或
其中，E(ξ(t))表示所述补偿调制函数，ξ(t)表示所述原始调制函数。
例如，在本公开一些实施例提供的时钟展频方法中，所述调制参数包括调制模式，根据所述目标频率控制字，生成展频后的展频输出信号包括：确定参考基准时间单位；根据所述调制模式确定调制函数；基于所述调制函数、所述参考基准时间单位和所述目标频率控制字，确定所述展频输出信号，其中，所述展频输出信号的展频频率表示为：
其中，f(M(t))表示所述展频频率，F(t)表示所述目标频率控制字，且Fre表示所述参考频率控制字，δre表示所述参考展频深度系数，M(t)表示所述调制函数，Δre表示所述参考基准时间单位，fre表示与所述参考频率控制字对应的频率。
例如，在本公开一些实施例提供的时钟展频方法中，所述调制模式包括三角调制模式、锯齿调制模式、正弦调制模式或随机调制模式。
例如，在本公开一些实施例提供的时钟展频方法中，所述目标频率控制字的最大值Fmax和所述目标频率控制字的最小值Fmin满足以下公式：0≤Fmax-Fmin＜1。
本公开一些实施例还提供一种展频电路的参数确定装置，包括：存储器，用于存储计算机可读指令；处理器，用于运行所述计算机可读指令，所述计算机可读指令被所述处理器运行时执行根据上述任一实施例所述的展频电路的参数确定方法。
本公开一些实施例还提供一种时钟展频装置，包括：存储器，用于存储计算机可读指令；处理器，用于运行所述计算机可读指令，所述计算机可读指令被所述处理器运行时执行根据上述任一实施例所述的时钟展频方法。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一些实施例提供的一种展频电路的参数确定方法的流程图；
图2为本公开一些实施例提供的一种确定展频深度系数的流程图；
图3为本公开一些实施例提供的一种时钟展频方法的流程图；
图4为本公开一些实施例提供的一种时钟展频电路的示意性框图；
图5A示出了本公开一些实施例提供一种基准时间单位生成子电路的示意性框图；
图5B示出了本公开一些实施例提供另一种基准时间单位生成子电路的示意性结构图；
图6示出了本公开一些实施例提供的一种K个相位均匀间隔的基准输出信号的示意图；
图7示出了本公开一些实施例提供的一种展频子电路的示意性框图；
图8示出了本公开一些实施例提供的一种展频子电路的工作原理示意图；
图9A为本公开一些实施例提供的一种正弦调制模式下的频率调制的示意图；
图9B为本公开一些实施例提供的一种三角调制模式下的频率调制的示意图；
图9C为本公开一些实施例提供的一种锯齿调制模式下的频率调制的示意图；
图9D为本公开一些实施例提供的一种随机调制模式下的频率调制的示意图；
图10为本公开一些实施例提供的第一边界频率、第二边界频率和参考频率的分布示意图；
图11为本公开一些实施例提供的一种在不同展频深度下的展频前后频谱对比结果的示意图；
图12为本公开一些实施例提供的一种展频电路的参数确定装置的示意性框图；
图13为本公开一些实施例提供的一种时钟展频装置的示意性框图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。
随着技术的发展，时钟信号的频率越来越高，而高频的时钟信号具有较强的电磁干扰(EMI)。尽管理论分析表明，较大的调制深度(即频率偏移范围)能够确定性地提供更好的EMI抑制效果，然而在实际设计中，由于各种因素(例如，电路结构、工作过程等)的限制，在调制深度的设计上很保守，即调制深度具有一定的范围限制，并不能被设计得很大。受限于传统的时钟生成器，尤其是基于锁相环(Phase Locked Loop，PLL)的闭环方案实现上的困难，目前无法在不影响所驱动的电路正常工作的前提下实现所期望的大动态频率范围。由于传统时钟生成器在开启展频后输出的信号的频率具有较大的不确定性，在展频边界类型(展频边界类型包括中心展频、上展频和下展频)上，一般应用场景只倾向于使用下展频进行展频，因为以此种方式进行展频后，信号的频率仅向比该信号的原始频率降低的方向调制，理论上不会破坏现有电路设计的时间约束。由此可见，基于传统时钟生成器的时钟展频，展频深度系数和展频边界类型均被限制。
本公开至少一些实施例提供一种展频电路的参数确定方法、时钟展频方法、展频电路的参数确定装置、时钟展频装置。该展频电路的参数确定方法，包括：获取基准时间单位和目标频率；根据基准时间单位和目标频率，确定展频深度系数；判断展频深度系数是否大于等于基准展频深度系数；在展频深度系数小于基准展频深度系数时，调整基准时间单位直至其对应的展频深度系数大于等于基准展频深度系数；在展频深度系数大于等于基准展频深度系数的情况下，将展频深度系数确定为标称展频深度系数，并根据标称展频深度系数，确定标称频率控制字。
在本公开实施例提供的展频电路的参数确定方法中，基于时间平均频率直接周期合成(Time-Average-Frequency Direct-Period-Synthesis,TAF-DPS)技术，利用TAF-DPS生成展频时钟信号，该展频时钟信号的周期仅由两种周期构成，由此，可以解决在展频深度系数增大时，时钟品质不受控的问题；且在设计数字电路时，只需使用短周期来约束建立时间即可，因而在展频边界的选择上可以灵活处理。同时，展频边界根据所需频率对应的频率控制字自动调节，展频深度系数不受时钟电路限制，能够在不影响输出时钟信号品质的前提下实现展频深度系数(Modulation Depth)的最大化，解决传统展频时钟调制深度受限的问题，明显提高抑制EMI的能力。此外，该方法可以应用于所有类型的展频调制曲线形状。
下面结合附图对本公开的实施例进行详细说明，但是本公开并不限于这些具体的实施例。
图1为本公开一些实施例提供的一种展频电路的参数确定方法的流程图；图2为本公开一些实施例提供的一种确定展频深度系数的流程图。
例如，如图1所示，本公开一些实施例提供的展频电路的参数确定方法可以包括：
S10：获取基准时间单位和目标频率；
S20：根据基准时间单位和目标频率，确定展频深度系数；
S30：判断展频深度系数是否大于等于基准展频深度系数；
在展频深度系数大于等于基准展频深度系数的情况下，执行步骤S40，即将展频深度系数确定为标称展频深度系数，并根据标称展频深度系数，确定标称频率控制字；
在展频深度系数小于基准展频深度系数时，执行步骤S50，即调整基准时间单位直至其对应的展频深度系数大于等于基准展频深度系数。
本公开的实施例提供展频电路的参数确定方法可以应用于各种电路系统，且该电路系统可以包括基于时间平均频率直接周期合成技术的时钟展频电路，基于TAF-DPS技术，能够通过相同的时钟展频电路实现开启各种调制模式的展频功能，且能够在开启展频功能时不引入额外的噪声，即在不不影响电路系统正常工作的情况下，实现较大的频率动态调节范围，解决传统展频时钟调制深度受限的问题，明显提高电路系统的电磁干扰抑制性能。
例如，在步骤S10中，目标频率为电路系统的工作频率，工作频率可以根据用户的需求设置，也就是说，目标频率可以由用户基于电路系统的工作需求而确定。在本公开的实施例提供的展频电路的参数确定方法中，目标频率保持不变。
例如，电路系统可以包括基准时间单位生成器，在步骤S10中，基准时间单位可以由基准时间单位生成器生成。基准时间单位生成器可以包括基准时间单位生成子电路和调节子电路。基准时间单位生成子电路可以生成初始基准时间单位。初始基准时间单位可以为电路系统提供的固定周期时钟，基准时间单位生成子电路可以包括晶体振荡器(例如，有源晶体振荡器和无源晶体振荡器)、锁相环(Phase Locked Loop，PLL)、延迟锁相环(Delaylocked Loop，DLL)、约翰逊计数器(Johnson Counter)等。调节子电路可以对该初始基准时间单位进行初始调整，以得到基准时间单位。或者，该初始基准时间单位即可被获取作为步骤S10中的基准时间单位。例如，调节子电路可以包括分频器、倍频器等，以对初始基准时间单位进行分频或倍频等操作。
例如，如图2所示，在步骤S20中，确定展频深度系数可以包括：
S201：根据基准时间单位和目标频率确定频率控制字；
S202：根据频率控制字，确定展频深度系数。
例如，在步骤S201中，频率控制字可以表示为：
FT＝1/(fT*Δ0)＝Iad+rad (1)
其中，FT表示频率控制字，fT表示目标频率，Δ0表示基准时间单位，Iad表示频率控制字的整数部分，rad表示频率控制字的小数部分。当目标频率不变时，可以通过调节基准时间单位以调节频率控制字。
例如，展频深度系数可以表示目标频率对应的最大展频深度对应的系数。在一些实施例中，若目标频率为100MHz，该目标频率对应的最大展频深度为20MHz，即展频后的频率范围为90MHz至110MHz，则展频深度系数可以为0.2(即最大展频深度/目标频率)。
例如，步骤S202可以包括：确定展频方式；根据展频方式和频率控制字，确定展频深度系数。
例如，在步骤S202中，在展频方式确定的情况下，展频深度系数是基于频率控制字确定的，从而调节频率控制字即可实现调节展频深度系数。
例如，展频方式可以包括边界展频、中心展频、上展频或下展频。展频方式可以由用户根据需求而设定。边界展频是基于TAF-DPS时钟生成电路的特点而被提出的一种展频方式，边界展频的目标是最大化展频深度，从而有效地降低EMI影响，同时精确控制时钟对电路系统的操作的影响，可以解决在展频深度增大时，时钟品质不受控的问题。时钟展频电路可以基于边界展频实现最大化展频深度，从而在不影响电路系统正常工作的情况下，增强抑制EMI的能力。
当电路系统利用基于TAF-DPS的时钟展频电路进行时钟展频时，为了保证电路系统的正常工作不受影响，当电路系统开启展频功能和不开启展频功能时，时钟展频电路生成的信号的周期都只存在两周周期类型，则该时钟信号对应的频率控制字的最大值和最小值之差不大于1，即频率控制字在两个整数之间变化。基于此，下面讨论在不同的展频方式下，展频深度系数的表达式。
例如，当展频方式为边界展频时，展频深度系数表示为：
当展频方式为中心展频时，展频深度系数表示为：
并且
当展频方式为上展频时，展频深度系数表示为：
当展频方式为所述下展频时，展频深度系数表示为：
其中，δmax表示展频深度系数，Iad为上述公式(1)的频率控制字FT的整数部分，rad为上述公式(1)中的频率控制字FT的小数部分。
例如，当展频方式为中心展频时，若rad大于或等于0.5，则展频深度系数由公式(3)确定，若rad小于0.5，则展频深度系数由公式(4)确定。
例如，在步骤S30中，基准展频深度系数可以由用户根据实际需求设置。基准展频深度系数越大，则最终得到的标称展频深度系数越大，从而抑制EMI的效果越好。例如，当电路系统需要具有较强的抑制EMI的能力时，则用户可以设置较大的基准展频深度系数。
例如，当展频深度系数大于等于基准展频深度系数时，则基于当前的基准时间单位生成的展频时钟信号即可满足用户需要的EMI的抑制效果，从而在步骤S40中，当前的展频深度系数即可以为标称展频深度系数，当前的基准时间单位即可以为标称基准时间单位。
例如，在步骤S40中，根据标称展频深度系数，确定标称频率控制字包括：根据标称展频深度系数，确定标称频率控制字的整数部分和小数部分。
例如，标称频率控制字可以表示为：Fr＝Ir+rr，Fr表示标称频率控制字，Ir表示标称频率控制字Fr的整数部分，rr表示标称频率控制字Fr的小数部分。例如，在展频深度系数大于等于基准展频深度系数，且将展频深度系数确定为标称展频深度系数时，即标称展频深度系数即为上述展频深度系数δmax时，根据上述公式(2)至公式(6)则可以确定标称频率控制字Fr的整数部分和小数部分，例如，在展频方式为边界展频的情况下，标称频率控制字的整数部分Ir＝Iad，标称频率控制字的小数部分rr＝0.5，即在展频方式为边界展频的情况下，标称频率控制字Fr＝Ir+0.5，标称频率控制字Fr的整数部分与上述频率控制字FT的整数部分相同；在展频方式为所述中心展频、上展频或下展频的情况下，标称频率控制字的整数部分为Ir＝Iad，标称频率控制字Fr的小数部分为rr＝rad，即展频方式为中心展频、上展频或下展频的情况下，标称频率控制字Fr即为上述频率控制字FT。
例如，在步骤S40中，在展频深度系数大于等于基准展频深度系数时，将基准时间单位确定为标称基准时间单位，标称频率控制字Fr与参考频率对应，即参考频率为与标称频率控制字对应的频率，参考频率可以表示为：
其中，fs r表示参考频率。
例如，参考上面的公式(2)至公式(6)，当展频方式为边界展频时，参考频率fs r表示标称频率控制字Iad+0.5对应的频率；当展频方式为中心展频、上展频或下展频时，参考频率fs r表示标称频率控制字Iad+rad对应的频率。也就是说，当展频方式为中心展频、上展频或下展频时，参考频率fs r与目标频率fT相等。
例如，基于TAF-DPS的原理，标称频率控制字可以表示为：
Fr＝1/(fs r*Δ1)＝Ir+rr (7)，
其中，Fr表示标称频率控制字，Δ1表示标称基准时间单位。即参考频率fs r还可以表示为：fs r＝1/(Δ1*Fr)。例如，由于标称频率控制字Fr是与参考频率fs r对应的频率控制字，参考上面的公式(2)，当展频方式为边界展频时，标称频率控制字Fr的整数部分与频率控制字FT的整数部分相同，即Ir＝Iad，标称频率控制字Fr的小数部分rr可以为0.5，此时，参考频率fs r表示为：fs r＝1/(Δ1*Fr)＝1/((Iad+0.5)*Δ1)＝δmax/Δ1。
例如，当展频深度系数小于基准展频深度系数时，则基于当前的基准时间单位生成的展频时钟信号无法满足用户需求的EMI的抑制效果，从而在步骤S50中，需要调整当前的基准时间单位以使得展频深度系数被增大。例如，在步骤S50中，基准时间单位生成器中的调节子电路可以对当前的基准时间单位进行调整。
例如，对于边界展频，根据上面的公式(1)和(2)可知，在目标频率fT不变的情况下，当基准时间单位Δ0增大时，目标频率fT对应的频率控制字FT减小，则频率控制字FT的整数部分Iad也可能减小，从而展频深度系数增大，即当基准时间单位增大时，展频深度系数也增大，基准时间单位和展频深度系数成正相关，从而，在步骤S50中，调节子电路可以调整当前的基准时间单位以使得调整后的基准时间单位大于当前的基准时间单位，从而使基于调整后的基准时间单位确定的展频深度系数大于基于当前的基准时间单位确定的展频深度系数。
需要说明的是，在未对基准时间单位进行调整前，“当前的基准时间单位”可以表示步骤S10中获取的基准时间单位，该当前的基准时间单位可以为由基准时间单位生成子电路生成的初始基准时间单位或者由调节子电路对该初始基准时间单位进行初始调整后得到的基准时间单位；在对当前的基准时间单位(即步骤S10中获取的基准时间单位)进行第一次调整后，即在执行步骤S50中的调制基准时间单位的步骤一次后，可以得到第一调整后基准时间单位，此时，“当前的基准时间单位”可以表示第一调整后基准时间单位；在对当前的基准时间单位(即第一调整后基准时间单位)进行第二次调整后，即在执行步骤S50中的调制基准时间单位的步骤两次后，可以得到第二调整后基准时间单位，此时，“当前的基准时间单位”可以表示第二调整后基准时间单位；以此类推。
例如，在步骤S50后，当对基准时间单位进行调整后，可以返回到步骤S20中，并基于调整后的基准时间单位和目标频率确定展频深度系数。例如，当基准时间单位进行一次调整后，得到第一调整后基准时间单位；然后，基于第一调整后基准时间单位和目标频率重新确定其对应的展频深度系数。
例如，在步骤S50中，可以反复调整当前的基准时间单位，直到根据调制后的基准时间单位确定的调整后的展频深度系数大于等于基准展频深度系数。
需要说明的是，在步骤S50中，每当对基准时间单位进行一次调整，则需要返回到步骤S20，重复执行上述各个步骤S20-S50(值得注意的是，根据实际情况，步骤S40可能不执行，步骤S50也可能不执行)。例如，当对基准时间单位进行调整后，返回到步骤S20中，执行根据基准时间单位和目标频率确定与其对应的展频深度系数，然后，执行步骤S30，即判断该对应的展频深度系数是否大于基准展频深度系数，根据判断结果执行步骤S40或S50，当判断结果为对应的展频深度系数大于等于基准展频深度系数时，执行步骤S40；当判断结果为对应的展频深度系数小于基准展频深度系数时，执行步骤S50。循环执行上述步骤S20-S50。
例如，在一些示例中，在步骤S50中，对基准时间单位进行第一次调整以得到第一调整后基准时间单位；将第一调整后基准时间单位作为当前的基准时间单位；然后，执行步骤S20，根据该当前的基准时间单位(即第一调整后基准时间单位)和目标频率，确定第一调整后展频深度系数；然后，执行步骤S30，判断第一调整后展频深度系数是否大于等于基准展频深度系数，在第一调整后展频深度系数大于等于基准展频深度系数的情况下，将第一调整后展频深度系数确定为标称展频深度系数，将第一调整后基准时间单位确定为标称基准时间单位，并根据标称展频深度系数和标称基准时间单位，确定标称频率控制字；在第一调整后展频深度系数小于基准展频深度系数时，执行步骤S50，调整当前的基准时间单位(即第一调整后基准时间单位)以得到第二调整后基准时间单位，将第二调整后基准时间单位作为当前的基准时间单位。然后，基于第二调整后基准时间重复执行上述各个步骤S20-S50。依次类推，直到例如基于第N调整后基准时间单位确定的第N调整后展频深度系数大于等于基准展频深度系数，则结束上述循环过程。N为自然数。
本公开的一些实施例还提供一种时钟展频方法，该时钟展频方法是基于上述任一实施例提供的展频电路的参数确定方法实现的。
图3为本公开一些实施例提供的一种时钟展频方法的流程图，图4为本公开一些实施例提供的一种时钟展频电路的示意性框图。
例如，如图3所示，本公开的实施例提供的时钟展频方法可以包括：
S110：获取参考频率控制字；
S120：根据参考频率控制字和调制参数，确定目标频率控制字，其中，目标频率控制字随时间离散变化；
S130：根据目标频率控制字，生成展频后的展频输出信号，其中，展频输出信号与目标频率控制字对应。
在本公开实施例提供的时钟展频方法中，展频输出信号可以由两种确定周期的信号构成，展频输出信号的展频边界根据目标频率控制字自动调节，能够在不影响输出的展频输出信号的前提下实现较大的频率动态调节范围，解决展频时钟调制深度受限的问题，明显提高EMI抑制性能。
例如，在步骤S110中，参考频率控制字为根据上述任一实施例所述的展频电路的参数确定方法得到的标称频率控制字。
本公开实施例提供的时钟展频方法可以应用于基于TAF-DPS的时钟展频电路，下面结合图4描述本公开的实施例提供一种基于TAF-DPS的时钟展频电路和时钟展频方法。
例如，如图4所示，该时钟展频电路可以包括控制电路11和信号生成电路12。控制电路11被配置为根据参考频率控制字和调制参数生成目标频率控制字；信号生成电路12被配置为根据目标频率控制字，生成并输出展频后的展频输出信号。也就是说，上述步骤S110和步骤S120可以由控制电路11执行，上述步骤S130可以由信号生成电路12执行。
例如，控制电路11可以通过硬件的方式或者硬件和软件结合的方式实现。
例如，如图4所示，在步骤S120中，调制参数可以包括与展频输出信号对应的参考展频深度系数δre、调制速率VF和调制模式Am等。
例如，参考展频深度系数δr表示调制幅度。参考展频深度系数δre为根据上述任一实施例所述的展频电路的参数确定方法得到的标称展频深度系数。需要说明的是，关于标称频率控制字和标称展频深度系数的相关说明可以参考上述展频电路的参数确定方法的实施例中的相关描述，重复之处在此不再赘述。
例如，调制速率VF表示目标频率控制字随时间变化的速度。
例如，调制模式Am可以包括三角调制模式、正弦调制模式、随机调制模式和锯齿调制模式等。用户可以根据实际应用需求选择相应的调制模式，例如，不同时钟展频电路可以对应不同的调制模式。但不限于此，不同时钟展频电路也可以对应相同的调制模式。例如，同一个时钟展频电路也可以对应不同的调制模式，不同的调制模式可以分别与时钟展频电路的不同应用场景对应。本公开对调制模式的类型、选择方式等不作具体限制。
例如，在一些实施例中，参考展频深度系数δre、调制模式Am和调制速率VF均可以由用户根据实际需求设置。
例如，如图4所示，控制电路11可以根据参考展频深度系数δre、参考频率控制字Fre、调制模式Am和调制速率VF生成目标频率控制字。
例如，基于参考展频深度系数δre和调制模式Am，展频后的展频输出信号的频率的表达式可以表示为：
其中，fs表示展频输出信号的频率，fre可以表示参考频率控制字Fre对应的频率，δre表示参考展频深度系数，M(t)表示根据调制模式Am确定的调制函数，t表示时间。基于TAF-DPS生成的展频输出信号的频率与频率控制字一一对应且成反比例关系，具有小量线性的性质。因此，在将基于TAF-DPS的时钟展频电路应用于时钟展频时，可以采用与展频输出信号的频率相同的调制形式对频率控制字进行直接调制。
例如，基于上述分析，在步骤S120中，目标频率控制字表示为：
其中，F(t)表示目标频率控制字，I为目标频率控制字的整数部分，r(t)为目标频率控制字的小数部分，r(t)随时间离散变化，Fre表示参考频率控制字，即上面的公式(7)中的标称频率控制字。
例如，r(t)的范围为[0，1)，也就是说，r(t)在0至1之间变化，r(t)可以为0，但不能为1，从而目标频率控制字F(t)在两个整数之间变化。目标频率控制字的最大值和目标频率控制字的最小值满足以下公式：
0≤Fmax-Fmin＜1，
其中，Fmin表示频率控制字的最小值，Fmax表示频率控制字的最大值。
例如，目标频率控制字F(t)的整数部分I由参考频率控制字Fre确定。目标频率控制字F(t)的小数部分r(t)由参考展频深度系数δre、参考频率控制字Fre、调制模式Am和调制速率VF确定。例如，参考上面的公式(7)，目标频率控制字F(t)的整数部分I可以为标称频率控制字Fr(即参考频率控制字Fre)的整数部分Ir，为了保证输出的展频输出信号的品质，目标频率控制字F(t)的整数部分I在展频过程中始终保持不变。
例如，参考展频深度系数δre为正数。
例如，参考展频深度系数δre、参考频率控制字Fre、调制模式Am和调制速率VF可以通过数据接口由用户通过输入装置(例如，键盘、触摸屏、触摸板、鼠标、旋钮等)直接输入至控制电路11。
例如，控制电路11可以包括调制模式子电路，调制模式子电路被配置为采用三角调制模式、锯齿调制模式、正弦调制模式和随机调制模式等调制模式中的任一种调制模式生成不同形状(例如三角波形状、正弦波形状、锯齿波形状和随机曲线等)的调制函数M(t)的时间序列。
例如，调制模式子电路可以包括时序逻辑模块、PRBS(Pseudo-Random BinarySequence，伪随机二进制序列)模块、查找表等，时序逻辑模块可以包括加法器、存储器、减法器和比较器等。例如，对于三角调制模式、锯齿调制模式和正弦调制模式，调制函数M(t)是规律变化的近似曲线。因此，可以采用加法器、存储器、减法器和比较器等生成调制函数M(t)的时间序列。对于随机调制模式，调制函数M(t)是由一系列不规则变化的随机数值组成的，因此可以采用PRBS模块生成调制函数M(t)的时间序列，PRBS模块产生的伪随机数值有一个大的循环周期，从而可以近似的认为该伪随机数值是不规则变化。例如，PRBS电路可以包括一组寄存器。
例如，调制函数M(t)为随时间变化的受控函数，其变化的曲线为调制曲线(例如，正弦波曲线、三角波曲线、锯齿波曲线、Hershey-Kiss曲线、随机曲线等)，调制函数M(t)的变化的范围决定了不同的展频方式。例如，在一些实施例中，当展频方式为中心展频时，调制函数M(t)的取值范围可以为[-1,1]，也就是说，-1≤M(t)≤1；当展频方式为上展频时，调制函数M(t)的取值范围可以为[0,2]，也就是说，0≤M(t)≤2；当展频方式为下展频时，调制函数M(t)的取值范围可以为[-2,0]，也就是说，-2≤M(t)≤0。但不限于此，调制函数M(t)的取值范围可以根据实际需求设置，本公开对调制函数M(t)的取值范围和形式等不作具体限制。
例如，在一些实施例中，调制函数M(t)可以为原始调制函数，则调制函数M(t)可以表示为：
M(t)＝ξ(t) (9)，
其中，ξ(t)表示原始调制函数。从而，将公式(9)代入上述公式(8)中，可以得到目标频率控制字表示为：
例如，原始调制函数ξ(t)基于调制模式确定。例如，当调制模式为三角调制模式时，原始调制函数ξ(t)可以为三角函数；当调制模式为正弦调制模式时，原始调制函数ξ(t)可以为正弦函数。
例如，步骤S130可以包括：确定参考基准时间单位；根据调制模式确定调制函数；以及基于调制函数、参考基准时间单位和目标频率控制字，确定展频输出信号。
例如，如图4所示，信号生成电路12包括基准时间单位生成器120和展频子电路121。基准时间单位生成器12被配置生成并输出参考基准时间单位Δre，参考基准时间单位Δre可以为根据上述展频电路的参数确定方法确定的标称基准时间单位Δ1。
例如，基准时间单位生成器12包括基准时间单位生成子电路1201和调节子电路1202。
例如，基准时间单位生成子电路1201被配置生成并输出初始基准时间单位。
图5A示出了本公开一些实施例提供一种基准时间单位生成子电路的示意性框图；图5B示出了本公开一些实施例提供另一种基准时间单位生成子电路的示意性结构图；图6示出了本公开一些实施例提供的一种K个相位均匀间隔的基准输出信号的示意图。
例如，基准时间单位生成子电路1201被配置为生成并输出K个相位均匀间隔的基准输出信号以及初始基准时间单位。基准时间单位生成子电路1201可以利用锁相环(PhaseLocked Loop，PLL)、延迟锁相环(Delay locked Loop，DLL)或约翰逊计数器(JohnsonCounter)等来产生K个相位均匀间隔的基准输出信号。如图5A所示，在一些实施例中，基准时间单位生成子电路1201可以包括压控振荡器(VCO)1211、锁相环回路电路1212和K个输出端1213。压控振荡器1211被配置为以预定振荡频率振荡。锁相环回路电路1212被配置为将压控振荡器1211的输出频率锁定为基准输出频率。K个输出端1213被配置为输出K个相位均匀间隔的基准输出信号，其中，K为大于1的正整数。例如，K＝16、32、128或其他数值。
例如，初始基准时间单位可以表示为Δin，初始基准输出频率可以表示为fd。如图6所示，初始基准时间单位Δin是K个输出端1203输出的任意两个相邻的输出信号之间的时间跨度(time span)。初始基准时间单位Δin通常由多级压控振荡器1211生成。压控振荡器1211生成的信号的频率fvco可以通过锁相环回路电路1212锁定到已知的初始基准输出频率fd，即fd＝fvco。
例如，初始基准时间单位Δin可以使用以下公式计算：
Δin＝Td/K＝1/(K·fd)
其中，Td表示多级压控振荡器1201生成的信号的周期。fΔ表示初始基准时间单位的频率的值，即fΔ＝1/Δin＝K·fd。
例如，如图5B所示，锁相环回路电路1212包括相位检测器PFD、环路滤波器LPF和分频器FN。例如，在本公开实施例中，首先，例如具有输入频率的输入信号可以被输入到相位检测器，然后进入环路滤波器，接着进入压控振荡器，最后压控振荡器生成的具有预定振荡频率fvco的信号可以通过分频器进行分频以得到分频信号的分频频率fvco/N0，其中，N0表示分频器的分频系数，N0为实数，且N0大于或等于1。分频频率fvco/N0反馈到相位检测器，相位检测器用于比较参考信号的输入频率与分频频率fvco/N0，当输入频率与分频频率fvco/N的频率和相位均相等时，两者之间的误差为零，此时，锁相环回路电路1212处于锁定状态。
值得注意的是，图5B所示的电路结构仅是基准时间单位生成子电路1201的一种示例性的实现方式。基准时间单位生成子电路1201的具体结构并不限于此，其还可以由其他电路结构构建而成，本公开在此不作限制。例如，K和Δin可以根据实际需求预先设置，且固定不变。
例如，调节子电路1202被配置为根据初始基准时间单位得到基准时间单位。例如，在一些示例中，调节子电路1202被配置为对初始基准时间单位Δin进行调整以得到参考基准时间单位Δre，或者，在另一些示例中，调节子电路1202被配置为直接将初始基准时间单位Δin输出作为参考基准时间单位Δre。
图7示出了本公开一些实施例提供的一种展频子电路的示意性框图；图8示出了本公开一些实施例提供的一种展频子电路的工作原理示意图。
例如，如图7所示，展频子电路121包括第一输入模块1211、第二输入模块1212和输出模块1213。
例如，第一输入模块1211被配置为接收来自基准时间单位生成器120的K个相位均匀间隔的基准输出信号和参考基准时间单位Δre。第二输入模块1212被配置为接收来自控制电路11的目标频率控制字F(t)。输出模块1213用于生成第一周期和第二周期，根据第一周期和第二周期生成展频输出信号，以及输出该展频输出信号。第一周期和第二周期的出现可能性由目标频率控制字F(t)的小数部分r(t)的值控制。
例如，展频子电路121可以包括时间平均频率直接周期(TAF-DPS)合成器，即TAF-DPS合成器可以作为本公开实施例中的展频子电路121的一种具体实现方式。例如，TAF-DPS合成器可以使用专用集成电路(例如，ASIC)或者可编程逻辑器件(例如，FPGA)来实现。或者，TAF-DPS合成器可以使用传统的模拟电路器件来实现。本公开在此不作限定。
下面，将参考图8描述基于TAF-DPS合成器的展频子电路121的工作原理。
例如，如图8所示，基于TAF-DPS合成器510的展频子电路121具有两个输入：参考基准时间单位520和目标频率控制字530。目标频率控制字530表示为F(t)，F(t)＝I+r(t)，且I是大于1的整数，r(t)是分数，且随时间离散变化。
例如，TAF-DPS合成器510具有一个输出CLK 550。该输出CLK 550是合成的时间平均频率时钟信号。在本公开的实施例中，输出CLK 550即为展频输出信号。根据参考基准时间单位520，TAF-DPS合成器510可以产生两种类型的周期，即第一周期TA＝I·Δre和第二周期TB＝(I+1)·Δre。展频输出信号CLK 550是时钟脉冲串540，且该时钟脉冲串540由第一周期TA 541和第二周期TB 542以交织的方式构成。分数r(t)用于控制第二周期TB的出现概率，因此，r(t)也可以确定第一周期TA的出现概率。
例如，如图8所示，展频输出信号CLK 550的周期TTAF可以用下面的公式表示：
TTAF＝(1-r(t))·TA+r(t)·TB
＝TA+r(t)·(TB-TA)＝TA+r(t)·Δre＝I·Δre+r(t)·Δre＝(I+r(t))·Δre
因此，当目标频率控制字530为F(t)＝I+r(t)时，可以得到：
TTAF＝F(t)·Δre (10)
例如，基于上述公式(10)，展频输出信号CLK 550的频率fcss可以表示为：
fcss＝1/TTAF＝1/(F(t)·Δre) (11)
由上面的公式(10)和公式(11)可知，TAF-DPS合成器510输出的展频输出信号CLK550的周期TTAF与目标频率控制字530成线性比例，且一一对应，展频输出信号CLK 550的频率fcss与频率控制字530成反比例，具有小量线性的形状。当目标频率控制字530发生变化时，TAF-DPS合成器510输出的展频输出信号CLK 550的周期TTAF也将以相同的形式发生变化，展频输出信号CLK 550的频率也相应变化。
图9A为本公开一些实施例提供的一种正弦调制模式下的频率调制的示意图；图9B为本公开一些实施例提供的一种三角调制模式下的频率调制的示意图；图9C为本公开一些实施例提供的一种锯齿调制模式下的频率调制的示意图；图9D为本公开一些实施例提供的一种随机调制模式下的频率调制的示意图。
例如，在正弦调制模式下，当调制函数M(t)随时间变化的时间间隔较短时，调制函数M(t)近似为正弦波曲线，由此，目标频率控制字F(t)也近似为正弦波曲线，如公式(11)所示，基于TAF-DPS生成的展频输出信号的频率fcss与目标频率控制字530为对应的倒数形式，其具有小量线性的性质，从而，如图9A所示，展频输出信号的频率fcss也近似为一条随时间变化的正弦波曲线。类似地，在三角波调制模式下，如图9B所示，展频输出信号的频率fcss近似为一条随时间变化的三角波曲线；在锯齿调制模式下，如图9C所示，展频输出信号的频率fcss近似为一条随时间变化的锯齿波曲线；在随机调制模式下，如图9D所示，展频输出信号的频率fcss近似为一条随时间变化的随机曲线。
需要说明的是，在图9A至图9D中，横坐标表示时间t，纵坐标表示展频输出信号的频率fcss。
由此，在本公开实施例提供的时钟展频方法中，仅通过控制频率控制字F(t)，即可以实现对展频输出信号的频率的控制，当控制频率控制字F(t)具有不同调制模式下的波形，则可以实现相应调制模式的展频效果，即在频域上表现为在某个频段范围内扫频，如果频率控制字的最大值和最小值对应的频率差越大，则展频的范围就越宽，即降低电磁干扰的效果就越好。同时，当电路系统开启展频功能时，该电路系统的基本功能并不受影响，从而在电路系统正常工作时，可以一直开启展频功能，既保证了电路系统的安全性，又降低了电路系统的电磁干扰。
另外，当F(t)在两个整数之间变化时，展频输出信号CLK 550的周期只有两种类型，一种长周期TB，一种短周期TA。由此，在设计数字电路时，只需使用短周期来约束建立时间即可，保持时间与周期无关，只与边缘有关。对于包含该时钟展频电路的电路系统，当电路系统开启展频功能和不开启展频功能时，TAF-DPS合成器510输出的信号的周期都只存在两周周期类型，不影响电路系统的正常功能，既保证了电路系统的正常工作，又降低了电磁干扰。
例如，第一周期TA＝I·Δre和第二周期TB＝(I+1)·Δre，即用于合成展频输出信号的周期的两种基本周期TA和TB均与目标频率控制字的整数部分I有关，为保证输出的展频输出信号的品质，目标频率控制字F(t)的整数部分I在展频过程中始终保持不变，即I＝Ir(即标称频率控制字的整数部分)。在展频过程中，通过使目标频率控制字F(t)的小数部分r(t)随时间变化，从而使目标频率控制字F(t)随时间变化，最终，展频输出信号的频率fcss在一定范围内变化，实现时钟展频。由于TAF-DPS电路的开环直接数字合成原理，在展频过程中并不会引入额外的时钟抖动(jitter)，当目标频率控制字F(t)的整数部分I不变，则可以保证展频输出信号的频率在有效的范围内变化，使其能够保持电路系统间数据同步的完整性。
例如，结合上述的公式(7)和(8)，可以得到目标频率控制字表示为：
其中，I＝Ir，由于r(t)的范围为[0，1)，即当I保持不变时，则Ir≤F(t)<Ir+1，从而目标频率控制字的最大值Fmax为Ir+1，目标频率控制字的最小值Fmin为Ir。当采用边界展频时，则展频输出信号的频率的第一边界频率fs u和第二边界频率fs d分别对应相邻的整数端值，即充分利用了频率控制字的调节能力，最大化展频深度。
需要说明的是，当采用中心展频、上展频或下展频时，当标称频率控制字Fr确定的小数部分rr接近于0或者1时，则造成展频深度大幅受限。
图10为本公开一些实施例提供的第一边界频率、第二边界频率和参考频率的分布示意图。
例如，基于上述公式(11)，与标称频率控制字Fr对应的参考频率fs r可以表示为：
例如，基于上述参考频率fs r的公式，参考基准时间单位Δre可以表示为：
例如，根据公式(11)可知，展频输出信号的频率与频率控制字成反比例关系，从而展频输出信号的频率的最大值为1/(Fmin*Δre)，展频输出信号的频率的最小值为1/(Fmax*Δre)，从而展频输出信号的频率的展频深度可以表示为：FD＝1/(Fmin*Δre)-1/(Fmax*Δre)，其中，FD表示展频深度。
例如，第一边界频率fs u对应目标频率控制字的最小值Fmin，即第一边界频率fs u表示展频输出信号的频率的最大值1/(Fmin*Δre)。例如，第一边界频率fs u可以表示为：
例如，第二边界频率fs d对应目标频率控制字的最大值Fmax，即第二边界频率fs d表示展频输出信号的频率的最小值1/(Fmax*Δre)。例如，第二边界频率fs d可以表示为：
例如，如图10所示，参考频率fs r小于第一边界频率fs u且大于第二边界频率fs d。图10所示的Tr表示参考频率fs r对应的周期。
例如，如图10所示，当展频输出信号的频率为第一边界频率fs u时，展频输出信号的周期均由第一周期TA组成；当展频输出信号的频率为第二边界频率fs d时，展频输出信号的周期均由第二周期TB组成；当展频输出信号的频率为参考频率fs r时，展频输出信号的周期由第一周期TA和第二周期TB组成，第二周期TB的出现概率由rr确定，因此，rr也可以确定第一周期TA的出现概率。
例如，如图10所示，第一周期TA和第二周期TB之差为Δre。
例如，展频输出信号CLK 550的频率fcss的取值范围为(fs d,fs u]，从而fcss表示为：
例如，基于上述公式(8)和公式(11)，展频输出信号的展频频率可以表示为：
其中，f(M(t))表示展频频率，F(t)表示目标频率控制字，且Fre表示参考频率控制字，δre表示参考展频深度系数，M(t)表示调制函数，Δre表示参考基准时间单位，fre表示与参考频率控制字对应的频率。
例如，当调制函数M(t)为原始调制函数时，即将公式(9)代入上述公式(12)中，可以得到展频输出信号的展频频率可以表示为：
例如，根据上述公式(11)可知，目标频率控制字F(t)与展频输出信号的展频频率成反相关，因此，基于上述公式(13)确定的展频输出信号的展频频率存在关系非线性畸变和值域偏移。若要精确补偿倒数关系造成的非线性畸变和值域偏移，可以对原始调制函数进行补偿变换，并将补偿后的调制函数用于频率调制，从而使展频输出信号的展频频率更准确。
例如，在另一些实施例中，调制函数M(t)可以为对原始调制函数进行补偿后的补偿调制函数，则调制函数M(t)可以表示为：
或
其中，E(ξ(t))表示补偿调制函数，ξ(t)表示原始调制函数。
例如，将补偿调制函数E(ξ(t))代入上述公式(8)中，可以得到补偿后的目标频率控制字F(t)表示为：
或者
例如，将补偿调制函数E(ξ(t))代入上述公式(12)中，可以得到补偿后的展频输出信号的频率可以表示为：
或者
图11为本公开一些实施例提供的一种在不同展频深度下的展频前后频谱对比结果的示意图。
例如，在一些实施例中，K＝16，初始基准输出频率fd为100MHz，从而初始基准时间单位Δin＝(16*100MHz)-1＝0.625ns，将该初始基准时间单位Δin获取为参考基准时间单位Δre，从而参考基准时间单位Δre也为0.625ns。基于参考基准时间单位Δre合成频率为140MHz的输出信号，即目标频率fT为140MHz。图11所示的各条频谱曲线均是基于参考基准时间单位Δre＝0.625ns得到的。
例如，如图11所示，曲线500表示没有经过展频的频率曲线，例如，目标频率的曲线。曲线501表示当展频深度系数为5000ppm时的第一展频频率的曲线，曲线502表示当展频深度系数为10000ppm时的第二展频频率的曲线，曲线503表示当展频深度系数为50000ppm时的第三展频频率的曲线，曲线504表示在边界展频时的第四展频频率的曲线。例如，第一展频频率、第二展频频率和第三展频频率均是采用下展频的方式进行展频而得到的，第一展频频率、第二展频频率、第三展频频率和第四展频频率均是采用三角调制模式进行展频而得到的。第一展频频率、第二展频频率、第三展频频率和第四展频频率对应的调制速率(modulation rate)均为30kHz。
例如，在边界展频下，第四展频频率的最大值为145.455MHZ，第四展频频率的最小值为133.333MHZ。
例如，目标频率对应的频率控制字为：FT＝Iad+rad＝1/(fT*Δre)＝(140MHz*0.625ns)-1＝11.4285，也就是说，Iad为11，rad为0.4285。
例如，当展频方式为边界展频时，基于上述公式(2)，展频深度系数表示为：
例如，如图11所示，当展频深度系数越大，即展频深度越大，则能更好地分散时钟信号的频谱的能量。第四展频频率的展频深度系数大于第一展频频率、第二展频频率、第三展频频率中的任一个的展频深度系数，即第四展频频率的展频深度大于第一展频频率、第二展频频率、第三展频频率中任意一个的的展频深度。也就是说，边界展频能够实现最大化地分散能量。从实验结果可以看出，边界展频能够在保持时钟信号质量的同时实现展频深度的最大化，有效抑制频谱峰值，降低EMI尖峰噪声。边界展频可以应用于所有类型的展频调制曲线形状。
本公开一些实施例还提供一种展频电路的参数确定装置。图12为本公开一些实施例提供的一种展频电路的参数确定装置的示意性框图。
例如，如图12所示，本公开一些实施例提供的展频电路的参数确定装置600可以包括存储器60和处理器61。
例如，存储器60可以用于存储计算机可读指令。例如，处理器61可以用于运行计算机可读指令，计算机可读指令被处理器61运行时能够执行根据上述任一实施例所述的展频电路的参数确定方法。
例如，处理器61可以是中央处理单元(CPU)、张量处理器(TPU)等具有数据处理能力和/或程序执行能力的器件，并且可以控制展频电路的参数确定装置600中的其它组件以执行期望的功能。中央处理元(CPU)可以为X86或ARM架构等。
例如，存储器60可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机可读指令，处理器61可以运行所述计算机可读指令，以实现展频电路的参数确定装置600的各种功能。
例如，存储器60和处理器61之间可以通过网络或总线系统实现数据传输。存储器60和处理器61之间可以直接或间接地互相通信。
例如，存储器60还可以存储基准展频深度系数、标称展频深度系数和标称频率控制字等数据。
需要说明的是，关于利用展频电路的参数确定装置60执行展频电路的参数确定方法的过程的详细说明可以参考展频电路的参数确定方法的实施例中的相关描述，重复之处不再赘述。
本公开一些实施例还提供一种时钟展频装置。图13为本公开一些实施例提供的一种时钟展频装置的示意性框图。
例如，如图13所示，本公开一些实施例提供的时钟展频装置700可以包括存储器70和处理器71。
例如，存储器70可以用于存储计算机可读指令。处理器71可以用于运行计算机可读指令，计算机可读指令被处理器71运行时能够执行根据上述任一实施例所述的时钟展频方法。
例如，处理器71可以是中央处理单元(CPU)、张量处理器(TPU)等具有数据处理能力和/或程序执行能力的器件，并且可以控制时钟展频装置700中的其它组件以执行期望的功能。中央处理元(CPU)可以为X86或ARM架构等。
例如，存储器70可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机可读指令，处理器71可以运行所述计算机可读指令，以实现时钟展频装置700的各种功能。
例如，存储器70和处理器71之间可以通过网络或总线系统实现数据传输。存储器70和处理器71之间可以直接或间接地互相通信。
例如，存储器70还可以存储参考频率控制字Fre、调制速率VF、参考展频深度系数δre等。
需要说明的是，关于利用时钟展频装置700执行时钟展频方法的过程的详细说明可以参考时钟展频方法的实施例中的相关描述，重复之处在此不再赘述。
本公开一些实施例还提供一种时钟展频装置。例如，时钟展频装置可以包括展频电路的参数确定电路、控制电路和信号生成电路。例如，展频电路的参数确定电路用于生成并输出标称频率控制字、标称展频深度系数等参数。控制电路用于获取参考频率控制字和调制参数，以及根据参考频率控制字和调制参数确定目标频率控制字，其中，目标频率控制字随时间离散变化。例如，参考频率控制字即为展频电路的参数确定电路生成的标称频率控制字，也就是说，控制电路用于获取标称频率控制字作为参考频率控制字。信号生成电路被配置为根据目标频率控制字，生成并输出展频后的展频输出信号。
需要说明的是，展频电路的参数确定电路可以包括上述任一实施例所述的展频电路的参数确定装置。关于控制电路和信号生成电路的相关说明可以分别参考上述时钟展频方法的实施例中关于控制电路11和信号生成电路12的相关描述，在此不再赘述。
本公开至少一实施例还提供一种电子设备。例如，电子设备可以包括上述任一项所述的时钟展频装置。
例如，该电子设备可以为液晶显示装置等，时钟展频装置可以应用于液晶显示装置的逻辑板(TCON)中。由于该时钟展频装置基于TAF-DPS实现时钟展频，当开启液晶显示装置的展频功能，该液晶显示装置的显示效果不受影响。
需要说明的是，关于时钟展频装置的详细说明可以参考上述时钟展频装置的实施例中的相关描述，在此不再赘述。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种展频电路的参数确定方法，包括：
获取基准时间单位和目标频率；
根据所述基准时间单位和所述目标频率，确定展频深度系数；
判断所述展频深度系数是否大于等于基准展频深度系数；
在所述展频深度系数小于所述基准展频深度系数时，调整所述基准时间单位直至其对应的展频深度系数大于等于所述基准展频深度系数；
在所述展频深度系数大于等于所述基准展频深度系数的情况下，将所述展频深度系数确定为标称展频深度系数，并根据所述标称展频深度系数，确定标称频率控制字。
2.根据权利要求1所述的展频电路的参数确定方法，其中，确定展频深度系数包括：
根据所述基准时间单位和所述目标频率确定频率控制字；
根据所述频率控制字，确定所述展频深度系数。
3.根据权利要求2所述的展频电路的参数确定方法，其中，根据所述频率控制字，确定所述展频深度系数包括：
确定展频方式；
根据所述展频方式和所述频率控制字，确定所述展频深度系数。
4.根据权利要求3所述的展频电路的参数确定方法，其中，所述展频方式包括边界展频、中心展频、上展频或下展频；
当所述展频方式为所述边界展频时，所述展频深度系数表示为：
当所述展频方式为所述中心展频时，所述展频深度系数表示为：
或
当所述展频方式为所述上展频时，所述展频深度系数表示为：
当所述展频方式为所述下展频时，所述展频深度系数表示为：
其中，δmax表示所述展频深度系数，Iad为所述频率控制字的整数部分，rad为所述频率控制字的小数部分。
5.根据权利要求4所述的展频电路的参数确定方法，其中，根据所述标称展频深度系数，确定标称频率控制字包括：
根据所述标称展频深度系数，确定所述标称频率控制字的整数部分和小数部分，
其中，所述标称频率控制字表示为：Fr＝Ir+rr，Fr表示所述标称频率控制字，Ir表示所述标称频率控制字Fr的整数部分，rr表示所述标称频率控制字Fr的小数部分。
6.根据权利要求5所述的展频电路的参数确定方法，其中，在所述展频深度系数大于等于所述基准展频深度系数，且将所述展频深度系数确定为标称展频深度系数时，
在所述展频方式为所述边界展频的情况下，所述标称频率控制字的整数部分Ir＝Iad，所述标称频率控制字的小数部分rr＝0.5；
在所述展频方式为所述中心展频、所述上展频或所述下展频的情况下，所述标称频率控制字的整数部分Ir＝Iad，所述标称频率控制字的小数部分rr＝rad。
7.根据权利要求5或6所述的展频电路的参数确定方法，其中，在所述展频深度系数大于等于所述基准展频深度系数时，将所述基准时间单位确定为标称基准时间单位，
所述标称频率控制字与参考频率对应，所述参考频率表示为：
其中，表示所述参考频率，fT表示所述目标频率，FT表示所述频率控制字，
所述标称频率控制字表示为：Δ1表示所述标称基准时间单位。
8.一种基于权利要求1-7的任一所述的展频电路的参数确定方法的时钟展频方法，包括：
获取参考频率控制字，其中，所述参考频率控制字为根据所述权利要求1-7的任一所述的展频电路的参数确定方法得到的所述标称频率控制字；
根据所述参考频率控制字和调制参数，确定目标频率控制字，其中，所述目标频率控制字随时间离散变化；
根据所述目标频率控制字，生成展频后的展频输出信号，其中，所述展频输出信号与所述目标频率控制字对应。
9.根据权利要求8所述的时钟展频方法，其中，所述调制参数包括调制模式和参考展频深度系数，所述参考展频深度系数为根据所述权利要求1-7的任一所述的展频电路的参数确定方法得到的所述标称展频深度系数，
所述目标频率控制字表示为：
其中，F(t)表示所述目标频率控制字，Fre表示所述参考频率控制字，δre表示所述参考展频深度系数，M(t)表示根据所述调制模式确定的调制函数，t表示时间。
10.根据权利要求9所述的时钟展频方法，其中，所述调制函数为原始调制函数，则所述调制函数表示为：
M(t)＝ξ(t)，
其中，ξ(t)表示所述原始调制函数；或者，
所述调制函数为对原始调制函数进行补偿后的补偿调制函数，则所述调制函数表示为：
或
其中，E(ξ(t))表示所述补偿调制函数，ξ(t)表示所述原始调制函数。
11.根据权利要求8所述的时钟展频方法，其中，所述调制参数包括调制模式，
根据所述目标频率控制字，生成展频后的展频输出信号包括：
确定参考基准时间单位；
根据所述调制模式确定调制函数；
基于所述调制函数、所述参考基准时间单位和所述目标频率控制字，确定所述展频输出信号，
其中，所述展频输出信号的展频频率表示为：
其中，f(M(t))表示所述展频频率，F(t)表示所述目标频率控制字，且Fre表示所述参考频率控制字，δre表示所述参考展频深度系数，M(t)表示所述调制函数，Δre表示所述参考基准时间单位，fre表示与所述参考频率控制字对应的频率。
12.根据权利要求11所述的时钟展频方法，其中，所述调制函数为原始调制函数，则所述调制函数表示为：
M(t)＝ξ(t)，
其中，ξ(t)表示所述原始调制函数；或者，
所述调制函数为对原始调制函数进行补偿后的补偿调制函数，则所述调制函数表示为：
或
其中，E(ξ(t))表示所述补偿调制函数，ξ(t)表示所述原始调制函数。
13.根据权利要求9-12任一项所述的时钟展频方法，其中，所述调制模式包括三角调制模式、锯齿调制模式、正弦调制模式或随机调制模式。
14.根据权利要求8-13任一项所述的时钟展频方法，其中，所述目标频率控制字的最大值Fmax和所述目标频率控制字的最小值Fmin满足以下公式：0≤Fmax-Fmin＜1。
15.一种展频电路的参数确定装置，包括：
存储器，用于存储计算机可读指令；以及
处理器，用于运行所述计算机可读指令，所述计算机可读指令被所述处理器运行时执行根据权利要求1-7任一项所述的展频电路的参数确定方法。
16.一种时钟展频装置，包括：
存储器，用于存储计算机可读指令；以及
处理器，用于运行所述计算机可读指令，所述计算机可读指令被所述处理器运行时执行根据权利要求8-14任一项所述的时钟展频方法。
CN201980000531.1A 2019-04-23 2019-04-23 展频电路的参数确定方法及装置、时钟展频方法及装置 Active CN110214418B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/083899 WO2020215206A1 (zh) 2019-04-23 2019-04-23 展频电路的参数确定方法及装置、时钟展频方法及装置

Publications (2)

Publication Number Publication Date
CN110214418A true CN110214418A (zh) 2019-09-06
CN110214418B CN110214418B (zh) 2022-12-27

Family

ID=67797955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000531.1A Active CN110214418B (zh) 2019-04-23 2019-04-23 展频电路的参数确定方法及装置、时钟展频方法及装置

Country Status (3)

Country Link
US (1) US11139819B2 (zh)
CN (1) CN110214418B (zh)
WO (1) WO2020215206A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710313A (zh) * 2020-07-14 2020-09-25 京东方科技集团股份有限公司 显示面板水波纹的消除方法及消除装置、显示装置
WO2022017033A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
CN115733601A (zh) * 2022-10-12 2023-03-03 龙芯中科技术股份有限公司 时钟信号的展频处理方法、装置、电子设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446962B (zh) * 2020-04-03 2023-12-12 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850554B1 (en) * 1999-11-09 2005-02-01 Cypress Semiconductor Corp. Circuit and method for controlling a spread spectrum transition
CN101404569A (zh) * 2007-11-23 2009-04-08 硅谷数模半导体（北京）有限公司 对参考时钟信号进行展频的装置和方法
US20100090775A1 (en) * 2008-10-09 2010-04-15 Muzahid Bin Huda Method and Apparatus for Dynamic Modulation
CN105049002A (zh) * 2015-07-02 2015-11-11 深圳市韬略科技有限公司 一种电磁兼容的展频装置和产生展频时钟信号的方法
CN105933001A (zh) * 2016-04-19 2016-09-07 福州瑞芯微电子股份有限公司 一种减少电路中电磁干扰的装置及方法
CN109217846A (zh) * 2018-07-30 2019-01-15 重庆湃芯入微科技有限公司 一种用于时钟展频的可重构三角波发生器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791387A (en) * 1986-12-16 1988-12-13 Matsushita Electric Industrial Co., Ltd. Microwave band frequency synthesizer
US5488627A (en) 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5631920A (en) 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US6591230B1 (en) * 1999-11-12 2003-07-08 Texas Instruments Incorporated Coprocessor for synthesizing signals based upon quadratic polynomial sinusoids
DE60307974T2 (de) * 2002-12-24 2007-02-15 Fujitsu Ltd., Kawasaki Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung
JP4373267B2 (ja) * 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
US20080080655A1 (en) * 2006-10-02 2008-04-03 International Business Machines Corporation Precise frequency rail to rail spread spectrum generation
US7894564B2 (en) * 2006-11-07 2011-02-22 Via Technologies, Inc. Phase modulation method for spread spectrum clock generator
US8120389B2 (en) * 2008-08-05 2012-02-21 Texas Instruments Incorporated Digital to frequency synthesis using flying-adder with dithered command input
JP5257089B2 (ja) * 2009-01-15 2013-08-07 株式会社リコー 画像読取装置および画像形成装置
JP5696777B2 (ja) * 2011-03-01 2015-04-08 富士通株式会社 クロックジェネレータ及びそれを含むシステム
US9280928B2 (en) * 2013-10-17 2016-03-08 Sct Technology, Ltd. Apparatus and method for driving LED display
JP6360386B2 (ja) * 2014-08-12 2018-07-18 ルネサスエレクトロニクス株式会社 スペクトラム拡散クロック生成回路
US10973440B1 (en) * 2014-10-26 2021-04-13 David Martin Mobile control using gait velocity
JP6572542B2 (ja) * 2015-01-26 2019-09-11 株式会社ソシオネクスト 論理シミュレーション方法、論理シミュレーション装置及びプログラム
US10164529B2 (en) * 2015-09-16 2018-12-25 Semiconductor Components Industries, Llc Spread spectrum clock generator and method
US9923566B1 (en) * 2016-08-30 2018-03-20 Stmicroelectronics International N.V. Spread spectrum clock generator
CN106708166B (zh) * 2017-01-09 2020-03-10 京东方科技集团股份有限公司 信号生成器和信号生成方法
US10686458B1 (en) * 2017-08-01 2020-06-16 Liming Xiu Method and apparatus for improving frequency source frequency accuracy and frequency stability
CN107665661B (zh) * 2017-10-24 2019-12-13 惠科股份有限公司 一种显示装置及其驱动方法和驱动系统
CN108429551B (zh) * 2018-01-31 2022-07-05 京东方科技集团股份有限公司 一种电子设备的控制方法及电子设备
CN108446084B (zh) * 2018-03-05 2021-08-24 深圳创维数字技术有限公司 一种展频控制方法、电子设备及存储介质
JP7343499B2 (ja) * 2019-01-02 2023-09-12 京東方科技集團股▲ふん▼有限公司 周波数調整器及びその周波数調整方法、電子機器
JP2022522910A (ja) * 2019-01-02 2022-04-21 京東方科技集團股▲ふん▼有限公司 周波数ロックループ、電子機器及び周波数生成方法
US11381229B2 (en) * 2019-04-23 2022-07-05 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
JP2021057635A (ja) * 2019-09-26 2021-04-08 京セラドキュメントソリューションズ株式会社 画像処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850554B1 (en) * 1999-11-09 2005-02-01 Cypress Semiconductor Corp. Circuit and method for controlling a spread spectrum transition
CN101404569A (zh) * 2007-11-23 2009-04-08 硅谷数模半导体（北京）有限公司 对参考时钟信号进行展频的装置和方法
US20100090775A1 (en) * 2008-10-09 2010-04-15 Muzahid Bin Huda Method and Apparatus for Dynamic Modulation
CN105049002A (zh) * 2015-07-02 2015-11-11 深圳市韬略科技有限公司 一种电磁兼容的展频装置和产生展频时钟信号的方法
CN105933001A (zh) * 2016-04-19 2016-09-07 福州瑞芯微电子股份有限公司 一种减少电路中电磁干扰的装置及方法
CN109217846A (zh) * 2018-07-30 2019-01-15 重庆湃芯入微科技有限公司 一种用于时钟展频的可重构三角波发生器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
石铭等: "展频时钟生成器的设计与仿真", 《微电子学与计算机》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710313A (zh) * 2020-07-14 2020-09-25 京东方科技集团股份有限公司 显示面板水波纹的消除方法及消除装置、显示装置
CN111710313B (zh) * 2020-07-14 2022-06-03 京东方科技集团股份有限公司 显示面板水波纹的消除方法及消除装置、显示装置
WO2022017033A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
US11831321B2 (en) 2020-07-23 2023-11-28 Boe Technology Group Co., Ltd. Clock signal generation circuit and method, and electronic device
CN115733601A (zh) * 2022-10-12 2023-03-03 龙芯中科技术股份有限公司 时钟信号的展频处理方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
US20210242874A1 (en) 2021-08-05
US11139819B2 (en) 2021-10-05
WO2020215206A1 (zh) 2020-10-29
CN110214418B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
CN110199477B (zh) 时钟展频电路、电子设备和时钟展频方法
CN110214418A (zh) 展频电路的参数确定方法及装置、时钟展频方法及装置
US8433024B2 (en) Spread spectrum clock generator and method for adjusting spread amount
US6294936B1 (en) Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
KR101654218B1 (ko) 스프레드 스펙트럼 클럭 발생기
CN105281763B (zh) 具有扩展频谱时钟生成的高频振荡器
US9280928B2 (en) Apparatus and method for driving LED display
US20130099839A1 (en) Segmented fractional-n pll
EP0521859A1 (en) PLL FREQUENCY SYNTHESISER WITH HARD LIMITER CONTROLLED BY A DIRECT DIGITAL SYNTHESISER.
Xiu The concept of time-average-frequency and mathematical analysis of flying-adder frequency synthesis architecture
US6943598B2 (en) Reduced-size integrated phase-locked loop
US20100073052A1 (en) Fractional resolution integer-n frequency synthesizer
TW201424271A (zh) 展頻時脈產生器
JP4903969B2 (ja) 回転周波数合成器
US7579916B1 (en) Low noise frequency synthesizer
US8009719B2 (en) Digital spread spectrum method based on precise phase delta-sigma algorithm
US8588275B2 (en) Electronic device and method for spread spectrum clock (SSC) modulation
US7443905B1 (en) Apparatus and method for spread spectrum clock generator with accumulator
CN106941351A (zh) 用于随机扩频调制器的双校准环路
Sotiriadis Diophantine frequency synthesis
US10200045B2 (en) Spread spectrum clock generator circuit
CN1909373A (zh) 产生扩频及/或超频时钟的方法及其电路
US8994422B2 (en) Use of Frequency addition in a PLL control loop
JP2001331236A (ja) ディジタル式プログラム可能拡散スペクトル・クロック発生器
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant