CN105049002A - 一种电磁兼容的展频装置和产生展频时钟信号的方法 - Google Patents

一种电磁兼容的展频装置和产生展频时钟信号的方法 Download PDF

Info

Publication number
CN105049002A
CN105049002A CN201510383407.1A CN201510383407A CN105049002A CN 105049002 A CN105049002 A CN 105049002A CN 201510383407 A CN201510383407 A CN 201510383407A CN 105049002 A CN105049002 A CN 105049002A
Authority
CN
China
Prior art keywords
exhibition
clock signal
spread spectrum
modulation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510383407.1A
Other languages
English (en)
Other versions
CN105049002B (zh
Inventor
杨晔龙
张小林
卓志达
李义君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Top-Flight Technology Co Ltd
Original Assignee
Shenzhen Top-Flight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Top-Flight Technology Co Ltd filed Critical Shenzhen Top-Flight Technology Co Ltd
Priority to CN201510383407.1A priority Critical patent/CN105049002B/zh
Publication of CN105049002A publication Critical patent/CN105049002A/zh
Application granted granted Critical
Publication of CN105049002B publication Critical patent/CN105049002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及电磁兼容技术领域，具体涉及一种电磁兼容的展频装置，展频单元，其与时钟源连接，其用于根据展频率将时钟信号进行相位调制，并输出展频时钟信号；展频率调节单元，其与展频单元连接，其用于设置展频单元的展频率。还涉及一种产生展频时钟信号的方法，包括步骤：S1、设置展频率；S2、根据展频率将接收到的时钟信号进行相位调制，并输出展频时钟信号。本发明通过设计一种用于抑制晶振电路EMI发射的展频装置和产生展频时钟信号的方法，降低晶振时钟基波及谐波的信号频谱幅值，从而抑制时钟源的EMI发射，保持信号的完整性；同时，展频装置可直接设置在晶振电路上，结构简单，成本低。

Description

一种电磁兼容的展频装置和产生展频时钟信号的方法
技术领域
本发明涉及电磁兼容技术领域，具体涉及一种电磁兼容的展频装置和产生展频时钟信号的方法。
背景技术
随着电子产品智能化、高速化的发展，电磁兼容已经成为考核电子产品质量的一项重要指标。根据国际电子委员会标准IEC对电磁兼容的定义，其主要包括EMI(电磁发射)和EMS(电磁抗扰)两部分。如图1所示，晶振电路始终作为电子产品的核心功能器件，用于产生时钟信号，其直接与MCU连接，同时也是EMI发射的主要源头，因此对晶振时钟的EMI抑制显得尤为重要。
现有对于晶振时钟EMI抑制的方案主要包括接地、屏蔽、滤波三种传统方式，但是上述方式会由于某些外部因素导致其抑制效果不理想，具体是：
1、接地，接地可能会把晶振的时钟信号干扰引入地平面造成负面效果；
2、采用金属屏蔽罩对晶振电路进行屏蔽，金属屏蔽罩虽然可以对晶振发射进行抑制，但由于电子产品有着小型化、集成化设计的趋势，且PCB走线错综复杂，晶振干扰易通过PCB走线之间的窜扰发射出去。
3、对晶振电路进行滤波处理，可以降低晶振时钟的输出幅值，减少EMI发射，但滤波电路的存在会改变晶振时钟信号的信号波形，如晶振时钟信号的上升和下降沿时间，破坏时钟信号的信号完整性，影响系统工作的稳定性。
上述的传统整改手段虽然在一定程度上可以降低EMI发射，但由于其不是在时钟源头进行EMI抑制，因此需要花费大量时间对晶振时钟发射的传播路径进行排查，在EMI整改过程中耗费大量时间。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种电磁兼容的展频装置，提高晶振时钟EMI的抑制效果。
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种产生展频时钟信号的方法，提高晶振时钟EMI的抑制效果。
本发明解决其技术问题所采用的技术方案是，提供一种电磁兼容的展频装置，该展频装置设置在时钟源和处理器之间，用于提高晶振时钟EMI的抑制效果，其包括展频单元、展频率调节单元和输出匹配单元：
展频单元，其与时钟源连接，其用于根据展频率将时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号；
展频率调节单元，其与展频单元连接，其用于设置展频单元的展频率，提高电路兼容性；
输出匹配单元，其置于展频单元与处理器之间，其用于调节展频单元输出幅值，提高电路兼容性。
其中，较佳方案是：该展频单元包括但不限于一种展频IC，其包括相位产生器和相位调节器：
相位产生器，其输入端与时钟源连接，其输出端与相位调制器连接，其还与展频率调节单元连接，其根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
其中，较佳方案是：该相位调制器包括一调制率模块，该调制率模块用于设置相位调制器的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
其中，较佳方案是：还包括一演算单元，其用于计算出调制周期，该演算单元与相位调制器连接，其用于满足不同电路对调制频率的要求。
其中，较佳方案是：该展频率调节单元包括控制电路，该控制电路包括第一控制输入端和第二控制输入端。
其中，较佳方案是：该控制电路还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
其中，较佳方案是：还包括一个电阻分压网络，其与展频单元连接，其用于调节展频单元的输出幅值。
本发明解决其技术问题所采用的技术方案是，提供一种产生展频时钟信号的方法，包括步骤：
S1、设置展频率；
S2、根据展频率将接收到的时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号。
其中，较佳方案是，在步骤S1中还包括步骤：
S21、根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
S22、检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
其中，较佳方案是，在步骤S21中有序排列的方式是：设置调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
本发明的有益效果在于，与现有技术相比，本发明通过设计一种用于抑制晶振电路EMI发射的展频装置和产生展频时钟信号的方法，从时钟源头对EMI发射进行抑制，降低晶振时钟基波及谐波的信号频谱幅值，从而快速有效的解决晶振时钟的EMI发射问题，提高晶振时钟EMI的抑制效果，保持信号的完整性；同时，展频装置可直接设置在晶振电路上，结构简单，成本低。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是现有技术的晶振的电路连接图；
图2是本发明时钟源与展频装置的结构框图；
图3是本发明时钟源与展频装置的具体结构框图；
图4是本发明时钟源与展频装置的电路图；
图5是本发明时钟信号调制前的波形图；
图6是本发明时钟信号调制后的波形图；
图7是本发明时钟信号调制前的频谱图；
图8是本发明时钟信号调制后的波形图；
图9是本发明产生展频时钟信号的方法框图；
图10是本发明相位调制的方法框图。
具体实施方式
现结合附图，对本发明的较佳实施例作详细说明。
如图2所示，本发明提供一种展频装置的优选实施例，其中图2是时钟源与展频装置的结构框图。
一种电磁兼容的展频装置，包括展频单元10和展频率调节单元20，展频单元10分别与时钟源30和展频率调节单元20连接，时钟源30将时钟信号发送到展频单元10中，展频单元10将时钟信号进行相位调制，输出展频时钟信号。
具体地，展频率调节单元20用于设置展频单元10的展频率，提高电路兼容性；展频单元10根据展频率将时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号，用于抑制时钟源30的EMI发射。
本实施例中的展频单元10，可直接设置在时钟源30和处理器40之间，降低时钟源30的EMI发射，快速解决EMI过高的问题；同时无需将原有电路重新设计，减少工作量，降低成本，有利于降低产品的EMI。
如图3和图4所示，本发明提供一种展频装置的较佳实施例，其中图3是时钟源与展频装置的具体结构框图，图4是时钟源与展频装置的电路图。
展频单元10包括相位产生器11和相位调制器12，相位产生器11的输入端与时钟源30连接，相位产生器11的输出端与相位调制器12连接，相位产生器11的展频率控制端或展频率输入端与展频率调节单元20连接，相位调制器12的输出端与处理器40连接。
具体地，相位产生器11根据已设展频率，将接收到的时钟信号进行初步调制，产生具有相位差的调制时钟信号，并输出到相位调制器12中；相位调制器12接收相位产生器11输出的调制时钟信号，并检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
进一步地，展频单元10还包括一演算单元13，其用于计算出调制周期，演算单元13与相位调制器12连接，其中，调制周期是展频时钟信号的周期。
本实施例中，相位产生器11与展频率调节单元20的工作方式包括两种：
1、相位产生器11的展频率由展频率调节单元20提供，故相位产生器11包括一展频率输入端，展频率调节单元20通过展频率输入端与相位产生器11连接，用于设置相位产生器11的内部展频率，具体为：相位调制器12包括一调制率模块121，调制率模块121用于设置相位调制器12的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间线性变换；
2、相位产生器11内部产生展频率，故相位产生器11包括一展频率控制端，展频率调节单元20通过展频率控制端与相位产生器11连接，用于设置相位产生器11的内部展频率。
根据上述相位产生器11与展频率调节单元20第二种方式，可知，展频率调节单元20包括控制电路21，控制电路21包括第一控制输入端和第二控制输入端。其中，控制电路21还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
具体地，并参考图4，主IC的引脚6和引脚7与主IC内部的展频率调节单元20连接(图4未显示)，主IC的引脚6和引脚7有与主IC外部的控制电路21连接，控制电路21包括与引脚6连接的电阻R2、与电阻R2连接的第一控制输入端(图4中接地，即输入低电平)，还包括与引脚7连接的电阻R5、电阻R6、与电阻R6连接的第二控制输入端(图4中接电源，即输入高电平)，其中，电阻R5与第一控制输入端连接。其中，主IC可看作展频单元10。
其中，第一控制输入端和第二控制输入端分别连接低电平或高电平，在本实施例中(其中，第一控制输入端简称SS0，第二控制输入端简称SS1，电阻2、电阻R5和电阻R6均为100欧)，根据不同的连接方式，其展频率调节的大小不一样，包括四种连接方式：
1、SS0接低电平、SS1接低电平时，峰峰值为53KHz，误差为0.11％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12dBm；
2、SS0接高电平、SS1接低电平时，峰峰值为101KHz，误差为0.21％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12.8dBm；
3、SS0接低电平、SS1接高电平时，峰峰值为138KHz，误差为0.29％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量16.4dBm；
4、SS0接高电平、SS1接高电平时，峰峰值为171KHz，误差为0.36％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量17.2dBm。
其中，电阻R2为第一展频调节电阻，电阻R5和电阻R6为第二展频调节电阻，在第一控制输入端和第二控制输入端输入高低电平已确定下，通过调节第一展频调节电阻或第二展频调节电阻，即调节电阻R2、电阻R5和电阻R6的大小，也可调节展频率的大小。
值得一提的是，展频率调节单元20的展频率越高，其抑制效果越好，同时，展频率越高，处理器40检测识别时钟源30的准确性就越低。
进一步地，展频装置还包括输出匹配单元50，输出匹配单元50设置在展频单元10和处理器40之间，输出匹配单元50与处理器40的XIN引脚连接，处理器40的XOUT引脚悬空。
具体地，并参考图4，输出匹配单元50包括相互并联的电阻R3和电阻R7，电阻R3的一端接入主IC的引脚5，主IC通过引脚5输出调制后的时钟信号，电阻R3的另一端与处理器40连接，电阻R7的一端接地，电阻R7的另一端与处理器40连接，其中，电阻R3和电阻R7与处理器40的XIN引脚连接。
进一步地，展频装置还包括使能控制单元，用于控制展频装置的开关。
具体地，并参考图4，使能控制单元包括与主IC的引脚3连接的电阻R4、与电阻R4连接的电源，即主IC的引脚3高电平工作，低电平关闭。
进一步地，展频装置还包括一个电阻分压网络，其与展频单元10连接，其用于调节展频单元10的输出幅值。
如图5、图6、图7和图8所示，本发明提供展频电路的工作原理的较佳实施例，其中，图5是时钟信号调制前的波形图，图6是时钟信号调制后的波形图，图7是时钟信号调制前的频谱图，图8是时钟信号调制后的波形图。
本展频装置通过对时钟源30的时钟信号的频率进行调制，包括相位产生器11将时钟信号调制成具有相位差(无序)的调制时钟信号，相位调制器12再将调制时钟信号具有正负摆动变化(有序)的展频时钟信号。其调制前后时钟信号波形具体参考如图5和图6，图5是是调制前的时钟信号的波形图，其为周期性信号，频率固定，图6是调制后的展频时钟信号的波形图，具有正负摆动变化，通过展频率调节单元20，可对调制后的时钟信号进行展频率调节。
根据周期信号及非周期信号的傅里叶变化公式可得出，周期性信号的频谱如图7所示，非周期性信号的频谱如图8所示。展频装置将时钟信号的能量扩展到一个具有多个旁波带的频谱范围，基波及其谐波的能量都会有效的降低。
具体参考图8，E0是调制前的时钟信号的能量，E0ss是调制后的时钟信号的基波能量，其谐波的能量均低于基波的能量。其中，Δf为调制宽度，fM为调制率，ΔE为调制后基波下降的能量，即被抑制的能量。
如图9和图10所示，本发明提供一种产生展频时钟信号的方法的较佳实施例，其中，图9是本发明产生展频时钟信号的方法框图，图10是本发明相位调制的方法框图。
一种产生展频时钟信号的方法，包括步骤：
S1、设置展频率；
S2、根据展频率将接收到的时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号。
其中，展频率调节单元20用于设置展频单元10的展频率，提高电路兼容性；展频单元10根据展频率将时钟信号进行相位调制，用于抑制时钟源30的EMI发射。
进一步地，在步骤S1中还包括步骤：
S21、根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
S22、检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
其中，相位产生器11根据已设展频率，将接收到的时钟信号进行初步调制；相位调制器12接收相位产生器11输出的调制时钟信号，产生展频时钟信号。
具体地，在步骤S21中有序排列的方式是：设置调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间线性变换。
以上所述者，仅为本发明最佳实施例而已，并非用于限制本发明的范围，凡依本发明申请专利范围所作的等效变化或修饰，皆为本发明所涵盖。

Claims (10)

1.一种电磁兼容的展频装置，其特征在于，该展频装置设置在时钟源和处理器之间，用于提高晶振时钟EMI的抑制效果，其包括展频单元、展频率调节单元和输出匹配单元：
展频单元，其与时钟源连接，其用于根据展频率将时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号；
展频率调节单元，其与展频单元连接，其用于设置展频单元的展频率，提高电路兼容性；
输出匹配单元，其置于展频单元与处理器之间，其用于调节展频单元输出幅值，提高电路兼容性。
2.根据权利要求1所述的展频装置，其特征在于，该展频单元包括但不限于一种展频IC，其包括相位产生器和相位调节器：
相位产生器，其输入端与时钟源连接，其输出端与相位调制器连接，其还与展频率调节单元连接，其根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
3.根据权利要求2所述的展频装置，其特征在于：该相位调制器包括一调制率模块，该调制率模块用于设置相位调制器的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
4.根据权利要求3所述的展频装置，其特征在于：还包括一演算单元，其用于计算出调制周期，该演算单元与相位调制器连接，其用于满足不同电路对调制频率的要求。
5.根据权利要求1所述的展频装置，其特征在于：该展频率调节单元包括控制电路，该控制电路包括第一控制输入端和第二控制输入端。
6.根据权利要求5所述的展频装置，其特征在于：该控制电路还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
7.根据权利要求1所述的展频装置，其特征在于：还包括一个电阻分压网络，其与展频单元连接，其用于调节展频单元的输出幅值。
8.一种产生展频时钟信号的方法，其特征在于，包括步骤：
S1、设置展频率；
S2、根据展频率将接收到的时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号。
9.根据权利要求8所述的方法，其特征在于，在步骤S1中还包括步骤：
S21、根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
S22、检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
10.根据权利要求9所述的方法，其特征在于，在步骤S21中有序排列的方式是：设置调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
CN201510383407.1A 2015-07-02 2015-07-02 一种电磁兼容的展频装置和产生展频时钟信号的方法 Active CN105049002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510383407.1A CN105049002B (zh) 2015-07-02 2015-07-02 一种电磁兼容的展频装置和产生展频时钟信号的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510383407.1A CN105049002B (zh) 2015-07-02 2015-07-02 一种电磁兼容的展频装置和产生展频时钟信号的方法

Publications (2)

Publication Number Publication Date
CN105049002A true CN105049002A (zh) 2015-11-11
CN105049002B CN105049002B (zh) 2018-07-31

Family

ID=54455246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510383407.1A Active CN105049002B (zh) 2015-07-02 2015-07-02 一种电磁兼容的展频装置和产生展频时钟信号的方法

Country Status (1)

Country Link
CN (1) CN105049002B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105656455A (zh) * 2015-12-30 2016-06-08 深圳市韬略科技有限公司 一种产生低电磁干扰时钟信号的一体封装结构
CN106788583A (zh) * 2016-11-25 2017-05-31 依偎科技（南昌）有限公司 一种电子设备及信号处理方法
CN107277415A (zh) * 2017-06-08 2017-10-20 晶晨半导体(上海)股份有限公司 一种提高高清晰度多媒体接口的抗电磁干扰能力的方法
CN109639259A (zh) * 2018-12-05 2019-04-16 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
CN110199477A (zh) * 2019-04-23 2019-09-03 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法
CN110214418A (zh) * 2019-04-23 2019-09-06 京东方科技集团股份有限公司 展频电路的参数确定方法及装置、时钟展频方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034885A (zh) * 2006-09-07 2007-09-12 威盛电子股份有限公司 产生低电磁干扰的时钟信号的方法及系统
CN101102108A (zh) * 2006-11-07 2008-01-09 威盛电子股份有限公司 时脉信号产生方法以及系统以及锁相电路
US20080256381A1 (en) * 2007-04-12 2008-10-16 International Business Machines Corporation Method and system for analog frequency clocking in processor cores

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034885A (zh) * 2006-09-07 2007-09-12 威盛电子股份有限公司 产生低电磁干扰的时钟信号的方法及系统
CN101102108A (zh) * 2006-11-07 2008-01-09 威盛电子股份有限公司 时脉信号产生方法以及系统以及锁相电路
US20080256381A1 (en) * 2007-04-12 2008-10-16 International Business Machines Corporation Method and system for analog frequency clocking in processor cores

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105656455A (zh) * 2015-12-30 2016-06-08 深圳市韬略科技有限公司 一种产生低电磁干扰时钟信号的一体封装结构
CN106788583A (zh) * 2016-11-25 2017-05-31 依偎科技（南昌）有限公司 一种电子设备及信号处理方法
CN107277415A (zh) * 2017-06-08 2017-10-20 晶晨半导体(上海)股份有限公司 一种提高高清晰度多媒体接口的抗电磁干扰能力的方法
CN109639259A (zh) * 2018-12-05 2019-04-16 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
CN110199477A (zh) * 2019-04-23 2019-09-03 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法
CN110214418A (zh) * 2019-04-23 2019-09-06 京东方科技集团股份有限公司 展频电路的参数确定方法及装置、时钟展频方法及装置
CN110199477B (zh) * 2019-04-23 2022-02-01 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法
CN110214418B (zh) * 2019-04-23 2022-12-27 京东方科技集团股份有限公司 展频电路的参数确定方法及装置、时钟展频方法及装置

Also Published As

Publication number Publication date
CN105049002B (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
CN105049002A (zh) 一种电磁兼容的展频装置和产生展频时钟信号的方法
CN205451752U (zh) 一种低电磁干扰的显示装置
CN106356021B (zh) 降低led显示屏电磁干扰的方法和led显示控制卡
CN205385531U (zh) 一种低电磁干扰的摄像装置
CN103487649B (zh) 一种兼容连续波和脉冲调制载波频率测量的方法及装置
RU2015151605A (ru) Управление синхронизацией для несогласованного приемника сигнала
US7295048B2 (en) Method and apparatus for generating spread spectrum clock signals having harmonic emission suppressions
CN106027002A (zh) 一种纳秒级微波窄脉冲调制器
CN101908012A (zh) 时钟信号测试装置及测试方法
CN103956754B (zh) 基于实时显示的一键式电力系统稳定器参数整定方法
CN207440207U (zh) 一种远程幅频特性测试装置
CN103092256A (zh) 时钟频率调整电路及其时钟频率调整方法
CN106772292A (zh) 一种测试标校设备标校源
CN202714850U (zh) 心电图机自动检定机
CN204666810U (zh) 基于dds的雷达信号模拟发生器
CN107241529B (zh) 一种ttl视频输出系统及其方法
CN105116802A (zh) 一种确定性时钟抖动的产生装置及方法
WO2015172481A1 (zh) 时序控制器的信号频率的设定装置、方法以及显示设备
Chang SERDES Transceiver for Supply-Induced Jitter Sensitivity Methodology Based on PDN analysis
CN112290934B (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
Oh et al. Power integrity analysis for core timing models
CN107834354A (zh) 一种应用于高峰值功率激光器的信号发生器
CN102768499B (zh) 一种提高dds信号源控制可靠性的系统
CN202395753U (zh) 100MHz～850MHz宽带激励信号源
CN105656455A (zh) 一种产生低电磁干扰时钟信号的一体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant