CN105656455A - 一种产生低电磁干扰时钟信号的一体封装结构 - Google Patents

一种产生低电磁干扰时钟信号的一体封装结构 Download PDF

Info

Publication number
CN105656455A
CN105656455A CN201511025608.0A CN201511025608A CN105656455A CN 105656455 A CN105656455 A CN 105656455A CN 201511025608 A CN201511025608 A CN 201511025608A CN 105656455 A CN105656455 A CN 105656455A
Authority
CN
China
Prior art keywords
phase
packaging structure
clock source
integral packaging
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511025608.0A
Other languages
English (en)
Inventor
杨晔龙
张小林
卓志达
李义君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Top-Flight Technology Co Ltd
Original Assignee
Shenzhen Top-Flight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Top-Flight Technology Co Ltd filed Critical Shenzhen Top-Flight Technology Co Ltd
Priority to CN201511025608.0A priority Critical patent/CN105656455A/zh
Publication of CN105656455A publication Critical patent/CN105656455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Abstract

本发明涉及抑制电磁干扰领域，具体涉及一种产生低电磁干扰时钟信号的一体封装结构，包括依次连接的时钟源模块、相位产生器和相位调制器，该时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中；其中，时钟源模块，其包括无源晶振和振荡电路模块；相位产生器产生具有相位差的调制时钟信号；相位调制器产生展频时钟信号。本发明通过设计一种产生低电磁干扰时钟信号的一体封装结构，将时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中，提高晶振时钟EMI的抑制效果，保持信号的完整性；同时，一体封装结构便于直接更换时钟源头，不改变电路的原本排布结构，便于更换，提高工作效率。

Description

一种产生低电磁干扰时钟信号的一体封装结构
技术领域
本发明涉及抑制电磁干扰领域，具体涉及一种产生低电磁干扰时钟信号的一体封装结构。
背景技术
随着电子产品智能化、高速化的发展，电磁兼容已经成为考核电子产品质量的一项重要指标。根据国际电子委员会标准IEC对电磁兼容的定义，其主要包括EMI(电磁发射)和EMS(电磁抗扰)两部分。如图1所示，晶振电路(有源晶振)始终作为电子产品的核心功能器件，用于产生时钟信号，其直接与MCU连接，同时也是EMI发射的主要源头，因此对晶振时钟的EMI抑制显得尤为重要。
现有对于晶振时钟EMI抑制的方案主要包括屏蔽、滤波两种传统方式，但是上述方式会由于某些外部因素导致其抑制效果不理想，具体是：
1、采用金属屏蔽罩对晶振电路进行屏蔽，金属屏蔽罩虽然可以对晶振发射进行抑制，但由于电子产品有着小型化、集成化设计的趋势，且PCB走线错综复杂，晶振干扰易通过PCB走线之间的窜扰发射出去。
2、对晶振电路进行滤波处理，可以降低晶振时钟的输出幅值，减少EMI发射，但滤波电路的存在会改变晶振时钟信号的信号波形，如晶振时钟信号的上升和下降沿时间，破坏时钟信号的信号完整性，影响系统工作的稳定性。
上述的传统整改手段虽然在一定程度上可以降低EMI发射，但由于其不是在时钟源头进行EMI抑制，因此需要花费大量时间对晶振时钟发射的传播路径进行排查，在EMI整改过程中耗费大量时间。
此外，若在晶振时钟源与MCU之间设置相关抑制EMI的电路结构，虽然能在源头上对晶振时钟的EMI进行抑制，但是采用上述方式会对原本设计完成的电路板结构进行修改，特别是在电路板制作完成后想通过上述方式进行EMI抑制，更是一件非常困难的事情，不适用于大规模已成型的电路主板。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种产生低电磁干扰时钟信号的一体封装结构，便于已成型电路主板的EMI抑制。
本发明解决其技术问题所采用的技术方案是：提供一种产生低电磁干扰时钟信号的一体封装结构，包括依次连接的时钟源模块、相位产生器和相位调制器，该时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中；其中，
时钟源模块，其包括无源晶振和振荡电路模块，该时钟源模块通过无源晶振和振荡电路模块产生时钟源信号并发送到相位产生器中；
相位产生器，其输入端与时钟源模块连接，其输出端与相位调制器连接，其还包括一展频率，将接收到的时钟源信号根据展频率进行初步调制，产生具有相位差的调制时钟信号；
相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
其中，较佳方案是：还包括一演算单元，其与相位调制器连接，该演算单元用于计算出调制周期，满足不同电路对调制频率的要求。
其中，较佳方案是：还包括一展频率设置单元，其与相位产生器连接，该展频率设置单元用于设置展频单元的展频率，提高电路兼容性。
其中，较佳方案是：该展频率设置单元包括第一控制输入端和第二控制输入端，该展频率设置单元根据第一控制输入端和第二控制输入端接收的控制信号，设置展频单元的展频率。
其中，较佳方案是：该一体封装结构包括一基板、设置在基板上的电路板和与电路板连接的引脚，该电路板上设置有与时钟源模块、相位产生器和相位调制器对应的电路结构，该一体封装结构通过引脚将展频时钟信号传输到外部芯片的时钟信号引脚上。
其中，较佳方案是：该引脚包括一电源引脚和信号输出引脚，该电源引脚与振荡电路模块连接，该信号输出引脚与相位调制器连接。
其中，较佳方案是：该引脚还包括悬空引脚和与振荡电路模块连接的接地引脚，该悬空引脚、接地引脚、信号输出引脚和电源引脚按逆时针顺序设置在一体封装结构上。
其中，较佳方案是：该基板为双层基板结构，该时钟源模块设置在底层的基板上，该相位产生器和相位调制器均设置在顶层的基板上。
本发明的有益效果在于，与现有技术相比，本发明通过设计一种产生低电磁干扰时钟信号的一体封装结构，将时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中，直接产生具有EMI抑制的展频时钟信号，从时钟源头对EMI发射进行抑制，降低晶振时钟基波及谐波的信号频谱幅值，从而快速有效的解决晶振时钟的EMI发射问题，提高晶振时钟EMI的抑制效果，保持信号的完整性；同时，一体封装结构便于直接更换时钟晶振，不改变电路的原本排布结构，便于更换，提高工作效率。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是现有技术的晶振的电路连接图；
图2是本发明一体封装结构的结构框图；
图3是本发明一体封装结构与外部芯片的连接框图；
图4是本发明一体封装结构的具体结构框图；
图5是本发明一体封装结构的引脚的封装结构示意图；
图6是本发明一体封装结构的封装结构示意图；
图7是本发明时钟信号调制前的波形图；
图8是本发明时钟信号调制后的波形图；
图9是本发明时钟信号调制前的频谱图；
图10是发明时钟信号调制后的频谱图。
具体实施方式
现结合附图，对本发明的较佳实施例作详细说明。
如图2和图3所示，本发明提供一种一体封装结构的优选实施例。
一种产生低电磁干扰时钟信号的一体封装结构1，包括依次连接的时钟源模块10、相位产生器20和相位调制器30，该时钟源模块10、相位产生器20和相位调制器30均集成在一标准通用的封装结构中。同时，将一体封装结构1于外部电源3连接，提供一体封装结构1产生时钟信号及后续波形处理的电源，一体封装结构1又与外部芯片2连接，一体封装结构1产生具有EMI抑制的时钟信号并传输到外部芯片2中，作为外部芯片2的时钟信号，一体封装结构1便于直接更换时钟源头，不改变电路的原本排布结构，便于直接更换。
具体地，时钟源模块10包括无源晶振11和振荡电路模块12，时钟源模块10通过无源晶振11和振荡电路模块12产生时钟源信号并发送到相位产生器20中；相位产生器20输入端与时钟源模块10连接，相位产生器20输出端与相位调制器30连接，相位产生器20还包括一展频率，将接收到的时钟源信号根据展频率进行初步调制，产生具有相位差的调制时钟信号；相位调制器30接收相位产生器20输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
如图4所示，本发明提供一种一体封装结构的较佳实施例。
一体封装结构1还包括演算单元40和展频率设置单元50，演算单元40与相位调制器30连接，展频率设置单元50与相位产生器20连接。
具体地，演算单元40用于计算出调制周期，满足不同电路对调制频率的要求；展频率设置单元50用于设置展频单元的展频率，提高电路兼容性。
进一步地，展频率设置单元50包括第一控制输入端和第二控制输入端，展频率设置单元50根据第一控制输入端和第二控制输入端接收的控制信号，设置展频单元的展频率。第一控制输入端和第二控制输入端分别连接低电平或高电平，在本实施例中(其中，第一控制输入端简称SS0，第二控制输入端简称SS1)，根据不同的连接方式，其展频率调节的大小不一样，包括四种连接方式：
1、SS0接低电平、SS1接低电平时，峰峰值为53KHz，误差为0.11％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12dBm；
2、SS0接高电平、SS1接低电平时，峰峰值为101KHz，误差为0.21％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12.8dBm；
3、SS0接低电平、SS1接高电平时，峰峰值为138KHz，误差为0.29％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量16.4dBm；
4、SS0接高电平、SS1接高电平时，峰峰值为171KHz，误差为0.36％，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量17.2dBm。
其中，第一控制输入端和第二控制输入端还与电阻连接，第一控制输入端和第二控制输入端通过电阻接收各自的控制信号。在第一控制输入端和第二控制输入端输入高低电平已确定下，通过设置不同阻值的电阻，也可调节展频率的大小。
值得一提的是，展频率设置单元50的展频率越高，其抑制效果越好，同时，展频率越高，一体封装结构1输出展频时钟信号的准确性越低。
在本发明中，由于时钟源模块10、相位产生器20和相位调制器30均集成在一标准通用的封装结构中，特别是演算单元40和展频率设置单元50也是与时钟源模块10、相位产生器20和相位调制器30封装在一起，一体封装结构1的晶振频率、展频率都是预先设置好，根据实际需求生产不同规格的一体封装结构1，即生产不同晶振频率以及不同展频率的一体封装结构1。
如图5和图6所示，本发明提供一种一体封装结构的较佳实施例。
一体封装结构1包括一基板、设置在基板上的电路板和与电路板连接的引脚，电路板上设置有与时钟源模块10、相位产生器20和相位调制器30对应的电路结构，一体封装结构1通过引脚将展频时钟信号传输到外部芯片2的时钟信号引脚上。
同时，引脚包括一电源引脚101、信号输出引脚102、悬空引脚103和接地引脚104，电源引脚101与振荡电路模块12连接，信号输出引脚102与相位调制器30连接，接地引脚104与振荡电路模块12连接，电源引脚101与外部电源3连接，提供一体封装结构1产生时钟信号及后续波形处理的电源，信号输出引脚102与外部芯片2连接，一体封装结构1产生具有EMI抑制的时钟信号并传输到外部芯片2中。
进一步地，电源引脚101、接地引脚104、信号输出引脚102和悬空引脚103按逆时针顺序设置在一体封装结构1上，具体参考图5。此设计与现有的有源晶振封装形式一致，便于之间将本发明的一体封装结构1与有源晶振替换，在不改变原有电路结构的基础上，引脚位置也不改变，为外部芯片2提供具有EMI抑制的时钟信号。
同时，参考图6，本实施例还提供一种一体封装结构的内部结构设计方案，具体是：在一体封装结构外壳107内，基板为双层基板结构，包括设置在底层的第一基板1051和设置在顶层的第二基板1052，设置有时钟源模块10的时钟源电路板1062设置在第一基板1051上，该相位产生器20和相位调制器30构成的处理电路板1061设置在第二基板1052上。此设计方案减少水平方向的横截面积，通过提高一体封装结构1的高度增大一体封装结构外壳107内的体积，便于一体封装结构1直接与现有的有源晶振直接置换，不影响产品电路板的整体布局。
如图7、图8、图9和图10所示，本发明提供展频电路的工作原理的较佳实施例。
一体封装结构1对时钟源模块10产生的时钟信号的频率进行调制，包括相位产生器20将时钟信号调制成具有相位差(无序)的调制时钟信号，相位调制器30再将调制时钟信号具有正负摆动变化(有序)的展频时钟信号。其调制前后时钟信号波形具体参考如图7和图8，图7是是调制前的时钟信号的波形图，其为周期性信号，频率固定，图8是调制后的展频时钟信号的波形图，具有正负摆动变化，可对调制后的时钟信号进行展频率调节。
根据周期信号及非周期信号的傅里叶变化公式可得出，周期性信号的频谱如图9所示，非周期性信号的频谱如图10所示。一体封装结构1将时钟信号的能量扩展到一个具有多个旁波带的频谱范围，基波及其谐波的能量都会有效的降低。
具体参考图10，E0是调制前的时钟信号的能量，E0ss是调制后的时钟信号的基波能量，其谐波的能量均低于基波的能量。其中，Δf为调制宽度，fM为调制率，ΔE为调制后基波下降的能量，即被抑制的能量。
以上所述者，仅为本发明最佳实施例而已，并非用于限制本发明的范围，凡依本发明申请专利范围所作的等效变化或修饰，皆为本发明所涵盖。

Claims (8)

1.一种产生低电磁干扰时钟信号的一体封装结构，其特征在于：包括依次连接的时钟源模块、相位产生器和相位调制器，该时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中；其中，
时钟源模块，其包括无源晶振和振荡电路模块，该时钟源模块通过无源晶振和振荡电路模块产生时钟源信号并发送到相位产生器中；
相位产生器，其输入端与时钟源模块连接，其输出端与相位调制器连接，其还包括一展频率，将接收到的时钟源信号根据展频率进行初步调制，产生具有相位差的调制时钟信号；
相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
2.根据权利要求1所述的一体封装结构，其特征在于：还包括一演算单元，其与相位调制器连接，该演算单元用于计算出调制周期，满足不同电路对调制频率的要求。
3.根据权利要求1所述的一体封装结构，其特征在于：还包括一展频率设置单元，其与相位产生器连接，该展频率设置单元用于设置展频单元的展频率，提高电路兼容性。
4.根据权利要求3所述的一体封装结构，其特征在于：该展频率设置单元包括第一控制输入端和第二控制输入端，该展频率设置单元根据第一控制输入端和第二控制输入端接收的控制信号，设置展频单元的展频率。
5.根据权利要求1所述的一体封装结构，其特征在于：该一体封装结构包括一基板、设置在基板上的电路板和与电路板连接的引脚，该电路板上设置有与时钟源模块、相位产生器和相位调制器对应的电路结构，该一体封装结构通过引脚将展频时钟信号传输到外部芯片的时钟信号引脚上。
6.根据权利要求5所述的一体封装结构，其特征在于：该引脚包括一电源引脚和信号输出引脚，该电源引脚与振荡电路模块连接，该信号输出引脚与相位调制器连接。
7.根据权利要求6所述的一体封装结构，其特征在于：该引脚还包括悬空引脚和与振荡电路模块连接的接地引脚，该悬空引脚、接地引脚、信号输出引脚和电源引脚按逆时针顺序设置在一体封装结构上。
8.根据权利要求5所述的一体封装结构，其特征在于：该基板为双层基板结构，该时钟源模块设置在底层的基板上，该相位产生器和相位调制器均设置在顶层的基板上。
CN201511025608.0A 2015-12-30 2015-12-30 一种产生低电磁干扰时钟信号的一体封装结构 Pending CN105656455A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511025608.0A CN105656455A (zh) 2015-12-30 2015-12-30 一种产生低电磁干扰时钟信号的一体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511025608.0A CN105656455A (zh) 2015-12-30 2015-12-30 一种产生低电磁干扰时钟信号的一体封装结构

Publications (1)

Publication Number Publication Date
CN105656455A true CN105656455A (zh) 2016-06-08

Family

ID=56490962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511025608.0A Pending CN105656455A (zh) 2015-12-30 2015-12-30 一种产生低电磁干扰时钟信号的一体封装结构

Country Status (1)

Country Link
CN (1) CN105656455A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107222696B (zh) * 2017-05-27 2019-11-12 四川长虹电器股份有限公司 一种液晶电视ddr和vbyone展频的设置系统和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599246A (zh) * 2003-09-08 2005-03-23 三星电子株式会社 扩频时钟发生器
CN1781258A (zh) * 2003-03-19 2006-05-31 日本电波工业株式会社 高频无线电装置
CN101034885A (zh) * 2006-09-07 2007-09-12 威盛电子股份有限公司 产生低电磁干扰的时钟信号的方法及系统
US20100039157A1 (en) * 2006-09-13 2010-02-18 Shunichi Kaeriyama Clock adjusting circuit and semiconductor integrated circuit device
CN105049002A (zh) * 2015-07-02 2015-11-11 深圳市韬略科技有限公司 一种电磁兼容的展频装置和产生展频时钟信号的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781258A (zh) * 2003-03-19 2006-05-31 日本电波工业株式会社 高频无线电装置
CN1599246A (zh) * 2003-09-08 2005-03-23 三星电子株式会社 扩频时钟发生器
CN101034885A (zh) * 2006-09-07 2007-09-12 威盛电子股份有限公司 产生低电磁干扰的时钟信号的方法及系统
US20100039157A1 (en) * 2006-09-13 2010-02-18 Shunichi Kaeriyama Clock adjusting circuit and semiconductor integrated circuit device
CN105049002A (zh) * 2015-07-02 2015-11-11 深圳市韬略科技有限公司 一种电磁兼容的展频装置和产生展频时钟信号的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107222696B (zh) * 2017-05-27 2019-11-12 四川长虹电器股份有限公司 一种液晶电视ddr和vbyone展频的设置系统和方法

Similar Documents

Publication Publication Date Title
CN105049002B (zh) 一种电磁兼容的展频装置和产生展频时钟信号的方法
CN205451752U (zh) 一种低电磁干扰的显示装置
CN105656455A (zh) 一种产生低电磁干扰时钟信号的一体封装结构
Badaroglu et al. Digital ground bounce reduction by supply current shaping and clock frequency modulation
Domurat-Linde et al. Influence of IGBT-module switching characteristics to radio frequency noise
CN205385531U (zh) 一种低电磁干扰的摄像装置
WO2022062534A1 (zh) 一种pcb板上的晶振电路、pcb板以及服务器
CN100367711C (zh) 具有滤波装置的网口
CN107256309A (zh) 一种高性能pcb的si、pi和emc协同设计方法
CN205378339U (zh) 晶振在pcb板中的接地结构
CN205722748U (zh) 一种低压差分信号的防电磁干扰电路及显示屏接口电路
CN203467065U (zh) 一种印刷电路板
CN212518917U (zh) 一种基于晶体管的无源倍频电路
CN210670714U (zh) 一种高速多层平面电路板
CN207234737U (zh) 一种低噪声信号发生器
CN203166892U (zh) 一种用于车载系统的无线音频接收装置
CN103997335B (zh) 时序控制器的信号频率的设定装置、方法以及显示设备
CN203587213U (zh) 一种电子秤
Changlin et al. Electromagnetic compatibility analysis and design for digital signal controllers
CN104992003A (zh) 一种开关电源的仿真设计方法
CN205071463U (zh) Pcb电路板抗电磁干扰结构
JPH10200055A (ja) 集積回路のスプリアス放射減少端末構造
CN106597101B (zh) 一种基于电磁发射要素的频谱特征复现装置及方法
Su et al. Degradation of the conducted radio frequency immunity of microcontrollers due to electromagnetic resonances in foot-point loops
KR20110099966A (ko) 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608

RJ01 Rejection of invention patent application after publication