CN212518917U - 一种基于晶体管的无源倍频电路 - Google Patents

Abstract

本实用新型公开了一种基于晶体管的无源倍频电路，设置有顺次相连的输入匹配电路、晶体管、输出匹配电路及带通滤波器，本实用新型的倍频电路不需额外连接电源，而传统晶体管倍频电路需要外加电源，相对之下，本实用新型节约了能耗。并且采用晶体管作为倍频电路的核心器件，而晶体管作为基础分立器件，从而简化了倍频器件的选型。激励信号经过倍频电路后相位噪声会恶化，相位噪声恶化可根据理论公式20logN进行计算，但实际工作时倍频电路会产生附加相位噪声，该附加相位噪声会加剧倍频输出信号的相位噪声恶化。本实用新型设计的倍频电路，无需接入外部供电，并且经过数次的实验及说明书附图均可看出，本实用新型的倍频电路具有很低的附加相位噪声。

Description

一种基于晶体管的无源倍频电路

技术领域

本实用新型涉及倍频电路领域，尤其涉及一种基于晶体管的无源倍频电路。

背景技术

随着电子技术的高速发展，现代电子整机设备对单元电路的电性能要求也越来越高，要求电路功耗更低、电路体积更小。倍频电路作为频率再生的重要手段，在频率合成、高频信号产生等方面有着非常重要的应用。

倍频电路是指完成对输入激励信号再生整数倍频率信号的电路结构。

在频率合成技术中，有诸多方法可以实现倍频，例如，采用肖特基二极管、变容二极管、阶跃二极管、有源晶体管、非门及其辅助电路的方法实现倍频。

本申请人申请的中国实用新型专利201922354943.5，一种地附加相位噪声倍频电路，该实用新型可以简化倍频电路的设计，实现小型化，低附加相位噪声，但亦需要外部对其供电，产生附加功耗。

传统方法上，采用有源晶体管倍频，外部必须对晶体管加电，使之工作于饱和状态产生谐波，再通过谐振电路选取目标频率实现倍频，这种电路属于有源倍频电路，特点是必须外加电源，这会造成附加功耗，且晶体管需要偏置电路、直流馈电谐振电路，这使晶体管倍频电路具有一定的复杂性。

为了解决上述问题，一种不需要供电，避免产生附加功耗的无源倍频电路的设计为本领域需要解决的技术问题。

实用新型内容

本实用新型的目的在提供了一种基于晶体管的无源倍频电路，使晶体管倍频电路不需要供电，避免产生附加功耗。

为了实现上述目的，本实用新型采用的技术方案如下：

一种基于晶体管的无源倍频电路，包括用于产生倍频信号的晶体管，与晶体管相连的输入匹配电路，与晶体管相连的输出匹配电路，以及与输出匹配电路相连的带通滤波器；

其中，输入匹配电路用于对晶体管的输入进行匹配，输出匹配电路用于对晶体管的输出进行匹配，带通滤波器用于滤取目标频率信号。

进一步地，晶体管为NPN型三极管。

进一步地，输入匹配电路包括连接于晶体管的基极的电容C1及电感L1，电容C1及电感L1的另一端接地。

进一步地，输出匹配电路包括连接于晶体管的发射极的电容C2及电感L2，电容C2及电感L2的另一端接地。

进一步地，晶体管的集电极接地，带通滤波器连接于晶体管的发射极。

与现有技术相比，本实用新型具有以下有益效果：

(1)本实用新型的设置有顺次相连的输入匹配电路、晶体管、输出匹配电路及带通滤波器，本实用新型的倍频电路不需额外连接电源，而传统晶体管倍频电路需要外加电源，相对之下，本实用新型节约了能耗。并且采用晶体管作为倍频电路的核心器件，而晶体管作为基础分立器件，从而简化了倍频器件的选型。激励信号经过倍频电路后相位噪声会恶化，相位噪声恶化可根据理论公式20logN进行计算，但实际工作时倍频电路会产生附加相位噪声，该附加相位噪声会加剧倍频输出信号的相位噪声恶化。本实用新型设计的倍频电路，无需接入外部供电，并且经过数次的实验及说明书附图均可看出，本实用新型的倍频电路具有很低的附加相位噪声。

(2)本实用新型晶体管不需要基极偏置电路，简化了电路设计，使得晶体管倍频电路更加小巧，减小了体积，批量生产时电路一致性较好，调试量少，有效避免了传统晶体管倍频电路调试复杂的问题。

(3)本实用新型的晶体管倍频电路无需有源偏置电路，有效避免了传统晶体管偏置电路引起的相位噪声恶化的问题。

附图说明

图1为本实用新型实施例提供的一种基于晶体管的无源倍频电路的工作原理图。

图2为本实用新型实施例提供的倍频电路图。

上述附图中，附图标记对应的部件名称如下：

1-输入匹配电路，2-晶体管，3-输出匹配电路，4-滤波器。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

请参阅图1，一种基于晶体管的无源倍频电路，包括用于产生倍频信号的晶体管2，与晶体管2相连的输入匹配电路1，与晶体管2相连的输出匹配电路3，以及与输出匹配电路3相连的带通滤波器4。其中，输入匹配电路1用于对晶体管2的输入进行匹配，输出匹配电路3用于对晶体管2的输出进行匹配，带通滤波器4用于滤取目标频率信号。

本实用新型的倍频电路不需额外连接电源，而传统晶体管倍频电路需要外加电源，相对之下，本实用新型节约了能耗。并且采用晶体管作为倍频电路的核心器件，而晶体管作为基础分立器件，从而简化了倍频器件的选型，并且不需要基极偏置电路，简化了电路设计，使得晶体管倍频电路更加小巧，减小了体积，批量生产时电路一致性较好，调试量少，有效避免了传统晶体管倍频电路调试复杂的问题。

请参阅图2，在非限制性示例中，晶体管2为NPN型三极管。输入匹配电路1包括连接于晶体管的基极的电容C1及电感L1，电容C1及电感L1的另一端接地。输入匹配电路包括连接于晶体管的发射极的电容C2及电感L2，电容 C2及电感L2的另一端接地。晶体管2的集电极接地，带通滤波器4连接于晶体管2的发射极。

晶体管倍频电路无需有源偏置电路，有效避免了传统晶体管偏置电路引起的相位噪声恶化的问题。激励信号经过倍频电路后相位噪声会恶化，相位噪声恶化可根据理论公式20logN进行计算，但实际工作时倍频电路会产生附加相位噪声，该附加相位噪声会加剧倍频输出信号的相位噪声恶化。本实用新型设计的倍频电路，无需接入外部供电，并且经过数次的实验及说明书附图均可看出，本实用新型的倍频电路具有很低的附加相位噪声。

在其他实施例中，为了实现更好的杂散抑制，还可以再增加带通滤波器4 的数量即可，本实施例中带通滤波器4仅用一级滤波器即可。

倍频电路中相位噪声的恶化程度可以通过公式20lgN来计算，然后实际倍频时，倍频电路会存在附加相位噪声加剧相位噪声恶化的情况，利用本电路在 500MHz激励信号下相位噪声测试通过实验得出：@100Hz时，理论值为-116.5dB； @1kHz时，理论值为-131.2dB；@10kHz时，理论值为-137.3dB；@100kHz时，理论值为-139dB；@1MHz时，理论值为-144.2dB。

本实施例中，激励信号500MHz，二倍频到1000MHz，相位噪声恶化程度经过20lgN来计算，即恶化6dB，由此可以得出倍频后相位噪声理论值分为 @100Hz时，理论值为-110.5dB；@1kHz时，理论值为-125.2dB；@10kHz时，理论值为-131.3dB；@100kHz时，理论值为-133dB；@1MHz时，理论值为-138.2 dB。

倍频输出1000MHz后，实际测试相位噪声比基准频率处弱的测试结果： @100Hz时，实际测试值为-110.2dB；@1kHz时，实际测试值为-125.9dB；@10kHz 时，实际测试值为-131.6dB；@100kHz时，实际测试值为-133.4dB；@1MHz 时，实际测试值为-139.8dB。

由500MHz激励信号下相位噪声测试结果和倍频输出1000MHz时相位噪声测试结果，得出如下数据：

表1

由表1可以看出，相位噪声恶化基本符合理论公式计算，因此倍频电路具有很低的附加相位噪声。表中个别数据实际相位噪声恶化优于理论，属于测试误差。

本实用新型的基于晶体管的无源倍频电路，结构简单，无论是从电路结构本身，还是元器件的选择上，都大大简化了，使得电路调试量少，有效避免了传统晶体管倍频电路调试复杂的问题。并且无需外加电源，节约了电路的功耗。精简了有源偏置电路，有效避免了传统晶体管偏置电路引起的相位噪声恶化问题。既能很好的保持倍频电路低附加相位噪声，有很好的实现了倍频电路的小型化。

上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而做出的变化，均应属于本实用新型的保护范围之内。

Claims (5)

1.一种基于晶体管的无源倍频电路，其特征在于，包括用于产生倍频信号的晶体管，与晶体管相连的输入匹配电路，与晶体管相连的输出匹配电路，以及与输出匹配电路相连的带通滤波器；

其中，输入匹配电路用于对晶体管的输入进行匹配，输出匹配电路用于对晶体管的输出进行匹配，带通滤波器用于滤取目标频率信号。

2.根据权利要求1所述的一种基于晶体管的无源倍频电路，其特征在于，所述晶体管为NPN型三极管。

3.根据权利要求2所述的一种基于晶体管的无源倍频电路，其特征在于，所述输入匹配电路包括连接于晶体管的基极的电容C1及电感L1，电容C1及电感L1的另一端接地。

4.根据权利要求3所述的一种基于晶体管的无源倍频电路，其特征在于，所述输出匹配电路包括连接于晶体管的发射极的电容C2及电感L2，电容C2及电感L2的另一端接地。

5.根据权利要求4所述的一种基于晶体管的无源倍频电路，其特征在于，所述晶体管的集电极接地，所述带通滤波器连接于所述晶体管的发射极。

Images