CN110190003B - 一种叠加式多芯片qfn封装方法 - Google Patents
一种叠加式多芯片qfn封装方法 Download PDFInfo
- Publication number
- CN110190003B CN110190003B CN201910494470.0A CN201910494470A CN110190003B CN 110190003 B CN110190003 B CN 110190003B CN 201910494470 A CN201910494470 A CN 201910494470A CN 110190003 B CN110190003 B CN 110190003B
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- placing
- machine
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003292 glue Substances 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052709 silver Inorganic materials 0.000 claims abstract description 8
- 239000004332 silver Substances 0.000 claims abstract description 8
- 235000012431 wafers Nutrition 0.000 claims description 127
- 238000005520 cutting process Methods 0.000 claims description 35
- 238000004140 cleaning Methods 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 19
- 239000012790 adhesive layer Substances 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 229920002799 BoPET Polymers 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000005341 toughened glass Substances 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000002313 adhesive film Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开了一种叠加式多芯片QFN封装方法，通过设置厚度为0.025mm胶层的胶膜的来替代传统厚度为0.05mm的银浆，使得芯片整体高度降低0.025mm。采用20um软铜线的反向键合方式，将最大高度仅有0.1mm的植球点设置在顶层的中间晶圆上，使用20um软铜线从植球点侧面引线将中间晶圆与第一晶圆连接，使得芯片整体高度降低0.1mm，满足QFN封装要求，同时，能有效加大中间晶圆与第一晶圆连接的线弧长度，一方面是提高了作业可行性，另一方面长线弧能应力低，有效提高连接的可靠性；采用25um软铜线的的常规键合方式，能有效降低生产成本。
Description
技术领域
本发明涉及一种封装方法，尤其涉及一种叠加式多芯片QFN封装方法。
背景技术
随着IC芯片行业的发展，电子产品微型趋势，对封装产品的要求越来越高，产品厚度薄型化，体积小型化，功能多型化已成主流。QFN产品就是满足以上要求，但是常见的大部分产品单一的IC，或者2颗IC芯片，或多颗小IC芯片同时放在一个平面上的封装形式。如果3个IC必须组装在一颗产品里面，实行多功能性，但是芯片面积超过了产品基座平面或者非常接近，无法平放时，就必然想到叠加封装。但是众所周知，QFN产品的厚度本身就只有0.75mm，而芯片厚度0.2mm,叠加就是0.4mm，再加上2次银胶厚度0.05mm，以及线弧高度0.2mm整体就0.65mm，再加上激光打标字体深度，根本就无法实现。另外叠加芯片之间的焊接就更困难，毕竟不在一个平面上，会有共振性，导致焊线时反弹，特别是两颗IC之间的使用铜线焊接，就更加困难了，而使用金线成本会很高。鉴于上述缺陷，实有必要设计一种叠加式多芯片QFN封装方法。
发明内容
本发明的目的在于提供一种叠加式多芯片QFN封装方法，该封装方法采用反向键合方式和胶膜，能有效降低芯片的整体高度和制造成本。
为解决上述技术问题，本发明提供一种叠加式多芯片QFN封装方法，该叠加式多芯片QFN封装方法包括以下步骤：1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：
a)将贴膜机升温至65℃；
b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；
c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4-0.5MPa，所述胶膜包括胶层和PET膜层；
d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；
2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；
3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3-5s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。
4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；
5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。
6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；
7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来。
8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配置块，随后将料框置入烤箱进行烘烤6-6.5h，所述的烤箱温度为175℃
9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3-3.5h，所述的烤箱温度为150℃；
10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。
本发明进一步的改进如下：
进一步的，所述步骤1)中胶层与第二芯片晶圆片之间的粘接力为胶层与PET膜层之间的粘接力的1.2-1.3倍。
进一步的，所述步骤1)中胶层的厚度为0.022-0.028mm。
进一步的，所述步骤2)中烘烤的温度为170-180℃。
进一步的，所述步骤3)中第一段加热区的工作温度为130-135℃。
进一步的，所述步骤3)中第二段加热区的工作温度为150-155℃。
进一步的，所述步骤8)中耐高温钢化玻璃的厚度为10mm。
与现有技术相比，该叠加式多芯片QFN封装方法通过设置厚度为0.025mm胶层的胶膜的来替代传统厚度为0.05mm的银浆，使得芯片整体高度降低0.025mm。采用20um软铜线的反向键合方式，将最大高度仅有0.1mm的植球点设置在顶层的中间晶圆上，使用20um软铜线从植球点侧面引线将中间晶圆与第一晶圆连接，使得芯片整体高度降低0.1mm，满足QFN封装要求，同时，能有效加大中间晶圆与第一晶圆连接的线弧长度，一方面是提高了作业可行性，另一方面长线弧能应力低，有效提高连接的可靠性；采用25um软铜线的的常规键合方式，能有效降低生产成本。采用二次的等离子清洗，能有效去除晶圆表面的除异物和氧化物，提升键合良率。
附图说明
图1示出本发明流程图
具体实施方式
实施例1
如图1所示，一种叠加式多芯片QFN封装方法，该封装方法包括以下步骤：
1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：
a)将贴膜机升温至65℃；
b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；
c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4MPa，所述胶膜包括胶层和PET膜层；
d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；
2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；
3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。
4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30min；
5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。
6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗30min；
7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来。
8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配置块，随后将料框置入烤箱进行烘烤6h，所述的烤箱温度为175℃
9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3h，所述的烤箱温度为150℃；
10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。
本发明所述步骤1)中胶层与第二芯片晶圆片之间的粘接力为胶层与PET膜层之间的粘接力的1.2倍，所述步骤1)中胶层的厚度为0.022mm，所述步骤2)中烘烤的温度为170℃，所述步骤3)中第一段加热区的工作温度为130℃，所述步骤3)中第二段加热区的工作温度为150℃，所述步骤8)中耐高温钢化玻璃的厚度为10mm。
实施例2
如图1所示，一种叠加式多芯片QFN封装方法，该封装方法包括以下步骤：
1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：
a)将贴膜机升温至65℃；
b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；
c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.5MPa，所述胶膜包括胶层和PET膜层；
d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；
2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；
3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留5s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。
4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗35min；
5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。
6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗35min；
7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来。
8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配置块，随后将料框置入烤箱进行烘烤6.5h，所述的烤箱温度为175℃
9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3-3.5h，所述的烤箱温度为150℃；
10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。
本发明所述步骤1)中胶层与第二芯片晶圆片之间的粘接力为胶层与PET膜层之间的粘接力的1.3倍，所述步骤1)中胶层的厚度为0.028mm，所述步骤2)中烘烤的温度为180℃，所述步骤3)中第一段加热区的工作温度为135℃，所述步骤3)中第二段加热区的工作温度为155℃，所述步骤8)中耐高温钢化玻璃的厚度为10mm。
实施例3
如图1所示，一种叠加式多芯片QFN封装方法，该封装方法包括以下步骤：
1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：
a)将贴膜机升温至65℃；
b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；
c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.45MPa，所述胶膜包括胶层和PET膜层；
d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；
2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；
3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留4s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。
4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗33min；
5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。
6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗33min；
7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来。
8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配置块，随后将料框置入烤箱进行烘烤6.3h，所述的烤箱温度为175℃
9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3.3h，所述的烤箱温度为150℃；
10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。
本发明所述步骤1)中胶层与第二芯片晶圆片之间的粘接力为胶层与PET膜层之间的粘接力的1.25倍，所述步骤1)中胶层的厚度为0.025mm，所述步骤2)中烘烤的温度为175℃，所述步骤3)中第一段加热区的工作温度为133℃，所述步骤3)中第二段加热区的工作温度为153℃，所述步骤8)中耐高温钢化玻璃的厚度为10mm。
本发明不局限于上述具体的实施方式，本领域的普通技术人员从上述构思出发，不经过创造性的劳动，所做出的种种变换，均落在本发明的保护范围之内。
Claims (2)
1.一种叠加式多芯片QFN封装方法，其特征在于该封装方法包括以下步骤：
1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：
a)将贴膜机升温至65℃；
b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；
c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4-0.5MPa，所述胶膜包括胶层和PET膜层，所述胶层与第二芯片晶圆片之间的粘接力为胶层与PET膜层之间的粘接力的1.2-1.3倍，所述胶层的厚度为0.022-0.028mm；
d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；
2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；
3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3-5s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架，所述第一段加热区的工作温度为130-135℃，所述第二段加热区的工作温度为150-155℃；
4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；
5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点，使用20um软铜线从植球点侧面引线将中间晶圆与第一晶圆连接。
6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；
7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来；
8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配重块，随后将料框置入烤箱进行烘烤6-6.5h，所述的烤箱温度为175℃，所述耐高温钢化玻璃的厚度为10mm；
9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3-3.5h，所述的烤箱温度为150℃；
10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。
2.如权利要求1所述的叠加式多芯片QFN封装方法，其特征在于所述步骤2)中烘烤的温度为170-180℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910494470.0A CN110190003B (zh) | 2019-06-10 | 2019-06-10 | 一种叠加式多芯片qfn封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910494470.0A CN110190003B (zh) | 2019-06-10 | 2019-06-10 | 一种叠加式多芯片qfn封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110190003A CN110190003A (zh) | 2019-08-30 |
| CN110190003B true CN110190003B (zh) | 2021-07-30 |
Family
ID=67720833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910494470.0A Active CN110190003B (zh) | 2019-06-10 | 2019-06-10 | 一种叠加式多芯片qfn封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190003B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263081A (zh) * | 2011-07-29 | 2011-11-30 | 天水华天科技股份有限公司 | 带双凸点的四边扁平无引脚双ic芯片封装件及其生产方法 |
| CN107507782A (zh) * | 2017-07-13 | 2017-12-22 | 池州泰美达电子有限公司 | 一种薄铝层焊盘间铜线键合方法 |
| CN108695227A (zh) * | 2018-06-21 | 2018-10-23 | 上海飞骧电子科技有限公司 | 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片 |
| CN109243986A (zh) * | 2018-08-20 | 2019-01-18 | 浙江亚芯微电子股份有限公司 | 一种多芯片封装工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140011687A (ko) * | 2012-07-18 | 2014-01-29 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
-
2019
- 2019-06-10 CN CN201910494470.0A patent/CN110190003B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263081A (zh) * | 2011-07-29 | 2011-11-30 | 天水华天科技股份有限公司 | 带双凸点的四边扁平无引脚双ic芯片封装件及其生产方法 |
| CN107507782A (zh) * | 2017-07-13 | 2017-12-22 | 池州泰美达电子有限公司 | 一种薄铝层焊盘间铜线键合方法 |
| CN108695227A (zh) * | 2018-06-21 | 2018-10-23 | 上海飞骧电子科技有限公司 | 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片 |
| CN109243986A (zh) * | 2018-08-20 | 2019-01-18 | 浙江亚芯微电子股份有限公司 | 一种多芯片封装工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110190003A (zh) | 2019-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100524974B1 (ko) | 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법 | |
| KR20010101115A (ko) | 반도체 장치, 그 제조 방법 및 전자 장치 | |
| WO2013082970A1 (zh) | 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法 | |
| US20100248426A1 (en) | Method of making chip-on-lead package | |
| JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
| CN110690189A (zh) | 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法 | |
| CN110190003B (zh) | 一种叠加式多芯片qfn封装方法 | |
| CN202332836U (zh) | 一种多重定位的集成电路引线框架版 | |
| CN218568791U (zh) | 一种芯片贴装设备 | |
| CN203481262U (zh) | 固晶机 | |
| CN101587846B (zh) | 接合晶片的装置及方法及整平接合晶片的方法 | |
| CN108069386B (zh) | 一种陶瓷基板结构及切割方法 | |
| CN101303985B (zh) | 堆叠式封装结构的制作方法 | |
| TWI726812B (zh) | 區塊預排之固晶方法 | |
| EP2636712A1 (en) | Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device | |
| CN100444361C (zh) | 芯片封装结构 | |
| CN113948427B (zh) | 用于半导体封装的一体化封装装置及封装方法 | |
| CN116031169B (zh) | 一种小芯片焊料厚度平整性的控制方法 | |
| CN219842978U (zh) | 减小底部填充胶溢胶范围的小尺寸Hybrid封装结构 | |
| CN214542221U (zh) | 一种新型引线框架 | |
| CN215220716U (zh) | 多基岛芯片封装结构 | |
| CN216818282U (zh) | 一种半导体封装设备 | |
| CN110729203B (zh) | 一种敞开式心电图感应器封装工艺 | |
| CN103594425B (zh) | 软性基材的封装工艺及其结构 | |
| KR100351919B1 (ko) | 반도체 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 247100 Electronic Information Industrial Park 10, Chizhou economic and Technological Development Zone, Anhui Applicant after: Chizhou Huayu Electronic Technology Co.,Ltd. Address before: 247100 Electronic Information Industrial Park 10, Chizhou economic and Technological Development Zone, Anhui Applicant before: CHIZHOU HISEMI ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A superimposed multi-chip QFN packaging method Effective date of registration: 20220916 Granted publication date: 20210730 Pledgee: China Co. truction Bank Corp Chizhou branch Pledgor: Chizhou Huayu Electronic Technology Co.,Ltd. Registration number: Y2022980015312 |