CN110168937B - 模拟数字转换器、固态图像传感装置和电子系统 - Google Patents

模拟数字转换器、固态图像传感装置和电子系统 Download PDF

Info

Publication number
CN110168937B
CN110168937B CN201780082928.0A CN201780082928A CN110168937B CN 110168937 B CN110168937 B CN 110168937B CN 201780082928 A CN201780082928 A CN 201780082928A CN 110168937 B CN110168937 B CN 110168937B
Authority
CN
China
Prior art keywords
digital
analog
conversion unit
analog conversion
current steering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780082928.0A
Other languages
English (en)
Other versions
CN110168937A (zh
Inventor
马上崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110168937A publication Critical patent/CN110168937A/zh
Application granted granted Critical
Publication of CN110168937B publication Critical patent/CN110168937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

包括积分电路单元、量化电路单元、第一电流导引数字模拟转换单元和第二电流导引数字模拟转换单元，该积分电路单元对模拟输入信号的值和反馈值之间的差分进行积分，该量化电路单元将积分电路单元的输出转换为数字值，该第一电流导引数字模拟转换单元根据量化电路单元的输出生成反馈值，该第二电流导引数字模拟转换单元不同于该第一电流导引数字模拟转换单元。此外，该第一电流导引数字模拟转换单元的输出终端或该第二电流导引数字模拟转换单元的输出终端连接至该积分电路单元的输入终端。

Description

模拟数字转换器、固态图像传感装置和电子系统
技术领域
本公开涉及一种模拟数字转换器、一种固态图像传感装置和一种电子系统。
背景技术
作为模拟数字转换器(AD转换器)的一种，已知Δ-Σ模拟数字转换器(例如参见专利文献1)。在ΔΣ模拟数字转换器中的连续时间型ΔΣ模拟数字转换器中，存在反馈回路中从电流导引数字模拟转换单元(DA转换单元)的电源中偶尔产生低频噪声的情况。此外，在多阶(plural-order)ΔΣ模拟数字转换器中，从连接到第一级积分器的电流导引数字模拟转换单元的产生的低频噪声按照原样包括在模拟数字转换器的输出中，而没有经过ΔΣ调制施加的降噪效果。
存在多个采样中的特定采样中偶尔出现其中低频噪音中的随机电报噪声特别高的晶体管的情况。在ΔΣ模拟数字转换器被用作针对CMOS图像传感器的列处理单元的模拟数字转换器的情况下，例如，这一随机电报噪声作为垂直条纹随机噪声产生并且引起图像质量的退化。请注意，由随机电报噪声引起的问题仅在ΔΣ模拟数字转换器用于CMOS图像传感器的情况下不发生。
引用目录
专利文献
专利文献1：日本专利申请特许公开号2012-165088
发明内容
本发明解决的问题
随机电报噪声是一种小型化晶体管中观察到的随机噪声。因此，降低随机电报噪声的一般方法是增加充当设置于反馈回路(在下文中有时称为"电流源晶体管")中的电流导引数字模拟转换单元的电源的晶体管的面积。然而，在增加了电流源晶体管的面积的情况下，模拟数字转换器的面积增加了。
另一种可以提出的方法是设计操作点以便电流源晶体管的跨导gm可以相对较低以降低从电流导引数字模拟转换单元的电流源晶体管的栅极处产生的噪声电压向输出电流的转换增益。然而，在这种情况下，由于使用了该方法使得电流源晶体管的过驱动电压相对较高，所以很容易地减小了ΔΣ模拟数字转换器的动态范围和积分器的可容许信号振幅。
本公开的一个目的是提供一种模拟数字转换器，其使得随机电报噪声能够降低而不需要增加电流导引数字模拟转换单元的电流源晶体管的面积，以及涉及一种操作点以便跨导gm可以相对较低。本公开的另一目的是提供一种使用模拟数字转换器的固态图像传感装置以及包括该固态图像传感装置的电子系统。问题的解决方案
为了实现上述目的，根据本公开的模拟数字转换器包括：
积分电路单元，其对模拟输入信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元。
所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端。
为了实现上述目的，根据本公开的一种固态图像传感装置包括：
像素阵列单元，其包括单位像素，所述单位像素各自包括以矩阵形式排列的光电转换单元；和
列处理单元，其包括将从所述单位像素输出的模拟像素信号转换为数字像素信号的模拟数字转换器。
作为模拟数字转换器，使用如上配置的模拟数字转换器。此外，为了实现上述目的，根据本公开的电子系统包括如上配置的固态图像传感装置。
在如上配置的模拟数字转换器包括第二电流导引数字模拟转换单元以及第一电流导引数字模拟转换单元的情况下，转换单元的电源处的随机电报噪音均变坏的概率极低。其原因是偶尔出现其中随机电报噪声特别高的晶体管。在这种情况下，从电源产生较低随机电报噪声的电流导引数字模拟转换单元的输出终端连接至积分电路单元的输入终端，或两个电流导引数字模拟转换单元的输出终端交替地连接。因此，与产生较高随机电报噪声的电流导引数字模拟转换单元的输出终端连接至积分电路单元的输入终端的情况相比，进一步降低了随机电报噪声。
本发明的效果
根据本公开，可以降低随机电报噪声而不需要增加电流导引数字模拟转换单元的电流源晶体管的面积以及设计操作点以便跨导gm可以相对较低。请注意，本公开的效果不限于此处描述的那些效果，而是可以是本说明书中描述的任何效果。此外，本说明书中描述的效果仅是说明性的。本公开的效果不限于本说明书中描述的那些，并且可以包括附加效果。
附图说明
图1是示出根据示例1的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图2是根据示例1的连续时间型ΔΣ模拟数字转换器的各部分的信号的时序波形图。
图3是示出在第一连接模式中第一电流导引数字模拟转换单元和第二电流导引数字模拟转换单元与积分电路单元的连接状态的电路图。
图4是示出了在第二连接模式中第一电流导引数字模拟转换单元和第二电流导引数字模拟转换单元与积分电路单元的连接状态的电路图。
图5是示出了根据传统示例的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图6是示出了根据2的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图7是根据示例2的连续时间型ΔΣ模拟数字转换器的各部分的信号的时序波形图。
图8是示出了根据示例3的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图9是示出了根据示例4的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图10是示出了根据5的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图11是示出了根据示例6的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图12是示出了根据本公开的、作为固态图像传感装置的示例的CMOS图像传感器的基本系统配置的示意性配置图。
图13是示出了根据示例7的连续时间型ΔΣ模拟数字转换器的电路配置的概览的电路图。
图14是示出了堆栈式CMOS图像传感器的结构的概览的分解透视图。
图15是示出了根据本公开的、作为电子系统的示例的图像传感装置的配置的方框图。
具体实施方式
在下文，将参考附图具体描述执行根据本公开的模式(在下文称为"实施方式")。根据本公开的技术不限于该实施方式。在以下描述中，相同的组件或具有相同的功能的组件用相同的参考符号表示，并且省略重复组件的描述。请注意，将以以下顺序进行描述。
1、根据本公开的模拟数字转换器、固态图像传感装置和电子系统的概览
2、根据本公开的模拟数字转换器
2-1.示例1(二阶ΔΣ模拟数字转换器的示例)
2-2.示例2(示例1的变型示例：控制电路单元的电路配置不同的示例)
2-3.示例3(示例2的变型示例：第一级积分器的种类不同的示例)
2-4.示例4(将第二电流导引数字模拟转换单元设置为备用设备的示例)
2-5.示例5(示例4的变型示例)
2-6.示例6(三阶ΔΣ模拟数字转换器的示例)
2-7.变型示例
3.根据本公开的固态图像传感装置(CMOS图像传感器的示例)
3-1.基本系统配置
3-2.示例7(使用属于相邻像素列中的模拟数字转换器的电流导引数字模拟转换单元的示例)
3-3.堆栈式结构
4.根据本公开的电子系统(图像传感装置的示例)
5.本公开可以使用的配置
<根据本公开的模拟数字转换器、固态图像传感装置和电子系统的概述>
根据本公开的模拟数字转换器、固态图像传感装置和电子系统可以采用以下方式：将第二电流导引数字模拟转换单元设置于与设置有第一电流导引数字模拟转换单元的模拟数字转换器相同的模拟数字转换器中。
根据本公开的、具有上述优选配置和方式的模拟数字转换器、固态图像传感装置和电子系统可以包括至少两个以级联方式连接的积分器。在该情况下，该第一电流导引数字模拟转换单元优选地是将反馈值提供给积分电路单元的第一级的积分器的数字模拟转换单元，该第二电流导引数字模拟转换单元优选地是将反馈值提供给积分电路单元的第二级的积分器的数字模拟转换单元。
此外，在根据本公开的、具有上述优选配置和方式的模拟数字转换器、固态图像传感装置和电子系统中，该第一电流导引数字模拟转换单元可以包括第一开关元件和第二开关元件，该第一开关元件选择性地在其输出终端处连接至第一级的积分器，而该第二开关元件选择性地在其输出终端连接至第二级的积分器。此外，第二电流导引数字模拟转换单元可以包括第三开关元件和第四开关元件，该第三开关元件选择性地在其输出终端处连接至第二级的积分器，而该第四开关元件选择性地在其输出终端处连接至第一级的积分器。
此外，在根据本公开的、具有上述优选配置和方式的模拟数字转换器、固态图像传感装置和电子系统中，可以包括执行第一连接模式和连接模式之间的切换控制的控制电路单元。第一连接模式是其中第一电流导引数字模拟转换单元的输出终端经由第一开关元件连接至第一级的积分器并且第二电流导引数字模拟转换单元的输出终端经由第三开关元件连接至第二级的积分器的连接模式。第二连接模式是其中第一电流导引数字模拟转换单元的输出终端经由第二开关元件连接至第二级的积分器并且第二电流导引数字模拟转换单元的输出终端经由第四开关元件连接至第一级的积分器的连接模式。
此外，在根据本公开的、具有上述优选配置和方式的模拟数字转换器、固态图像传感装置和电子系统中，控制电路单元可以与量化电路单元的量化操作同步地、以交替方式执行第一连接模式和连接模式之间的切换控制。
此外，在根据本公开的、具有上述优选配置和方式的模拟数字转换器、固态图像传感装置和电子系统中，在与设置有第一电流导引数字模拟转换单元的模拟数字转换器相同的模拟数字转换器中设置多个第二电流导引数字模拟转换单元。在该情况下，在第一电流导引数字模拟转换单元和多个第二电流导引数字模拟转换单元中产生最低的随机电报噪声的数字模拟转换单元的输出终端连接至积分电路单元的输入终端。此外，第一电流导引数字模拟转换单元的开关电路部分可以由第一电流导引数字模拟转换单元和第二电流导引数字模拟转换单元所共用。
此外，在根据本公开的、具有上述优选配置和方式的模拟数字转换器、固态图像传感装置和电子系统中，可以在与设置有第一电流导引数字模拟转换单元的模拟数字转换器邻近的模拟数字转换器中设置该第二电流导引数字模拟转换单元。
作为选择，在根据本公开的、具有上述优选配置和方式的固态图像传感装置中，可以在列处理单元中相邻模拟数字转换器中设置该第二电流导引数字模拟转换单元。模拟数字转换器可以设置在每个像素列中，或者模拟数字转换器可以设置在多个像素列的每一组中并且可以基于时分在多个像素列中使用。相应地，在模拟数字转换器设置在每个像素列中的情况下，例如，设置于相邻像素列上的模拟数字转换器中的数字模拟转换单元优选地用作第二电流导引数字模拟转换单元。
此外，根据本公开的、具有上述优选配置和方式的固态图像传感装置可以具有所谓的堆栈式结构，其中将设置有像素阵列单元的半导体衬底和设置有包括模拟数字转换器的列处理单元的半导体衬底进行堆叠。
<根据本公开的模拟数字转换器>
根据本公开的模拟数字转换器(AD转换器)是在反馈回路中包括电流导引数字模拟转换单元(DA转换单元)的连续时间型ΔΣ模拟数字转换器。根据本实施方式的连续时间型ΔΣ模拟数字转换器设置为尤其降低从电流导引数字模拟转换单元的电源中产生的低频噪音中的随机电报噪声，该随机电报噪声按照原样包括在模拟数字转换器的输出中而未经过ΔΣ调制发挥的降噪效果。
更具体地说，根据本实施方式的连续时间型ΔΣ模拟数字转换器实现了随机电报噪声的降低而不需要增加电流导引数字模拟转换单元的电流源晶体管的面积以及设计操作点以便电流源晶体管的跨导gm可以相对较低。在下文，将描述根据本实施方式的、适于实现随机电报噪声的降低的连续时间型ΔΣ模拟数字转换器。
[示例1]
示例1是二阶ΔΣ模拟数字转换器的示例。图1中示出了根据示例1的连续时间型ΔΣ模拟数字转换器的电路配置的概览。
如图1中所示，根据示例1的连续时间型ΔΣ模拟数字转换器包括积分电路单元10、量化电路单元20、第一电流导引数字模拟转换单元30、第二电流导引数字模拟转换单元40和控制电路单元50。第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40设置于ΔΣ模拟数字转换器1的反馈回路中。
积分电路单元10包括两个级联积分器，即，第一级积分器11和第二级积分器12，并且将模拟输入信号IN的值和反馈值之间的差分进行积分。第一级积分器11包括连接在积分器11的输入终端N1和基准电位点(例如，GND)之间的电容元件C1。第二级积分器12包括将电压转换为电流的gm放大器121并且包括连接在gm放大器121的输出终端N2(积分器12的输入终端)和基准电位点(例如，GND)之间的电容元件C2。
例如，量化电路单元20包括比较器21。量化电路单元20与时钟信号CLK同步地将积分电路单元10的输出与基准电压Vref进行比较，从而将积分电路单元10的输出进行量化，并将该输出作为1位数字信号OUT进行输出。从该1位数字信号OUT中，通过未示出的后级低频滤波器(数字滤波器)将除了所需频带的成分以外的成分除去，将数字信号OUT转换为数字信号。
第一电流导引数字模拟转换单元30根据量化电路单元20的输出生成反馈值，并将反馈值提供给第一级积分器11。具体地，第一电流导引数字模拟转换单元30包括电源I1和包括四个开关元件31至34的差动开关电路。
四个开关元件31到34中的每一个的一端共同地连接至电源I1的输入终端。充当第一开关元件的开关元件31的另一端经由线L1电连接至第一级积分器11的输入终端N1。充当第二开关元件的开关元件32的另一端经由线L2电连接至第二级积分器12的输入终端N2。
开关元件33和34彼此串联连接并且经由晶体管35连接至电源Vdd的结点。将预定偏压施加于晶体管35的栅极以使晶体管35起到负载元件的作用。
用与第一电流导引数字模拟转换单元相似的方式，将第二电流导引数字模拟转换单元40设置于ΔΣ模拟数字转换器1中，根据量化电路单元20的生成反馈值，并将反馈值提供给第二级积分器12。具体地，第二电流导引数字模拟转换单元40包括电源I2和包括四个开关元件41至44的差动开关电路。
四个开关元件41到44中的每一个的一端共同地连接至电源I2的输入终端。充当第三开关元件的开关元件41的另一端经由线L3电连接至第二级积分器12的输入终端N2。充当第四开关元件的开关元件42的另一端经由线L4电连接至第一个级积分器11的输入终端N1。
开关元件43和44彼此串联连接并且经由晶体管45连接至电源Vdd的结点。将预定偏压施加于晶体管45的栅极以使晶体管45起到负载元件的作用。
控制电路单元50与量化电路单元20的操作同步地执行第一电流导引数字模拟转换单元30的四个开关元件31至34的连接模式和第二电流导引数字模拟转换单元40的四个开关元件41至44的连接模式之间的切换控制。具体地，控制电路单元50包括两个D型触发器51和52、两个逆变电路53和54以及两个NOR电路55和56。
触发器51使用Q输出作为针对第一电流导引数字模拟转换单元30的开关元件32和第二电流导引40的开关元件42的切换控制信号SWgate2。触发器51还使用Q输出的逆变输出作为针对第一电流导引数字模拟转换单元30的开关元件34和第二电流导引40的开关元件44的切换控制信号SWgatey。
触发器52使用Q输出作为针对第一电流导引数字模拟转换单元30的开关元件31和第二电流导引40的开关元件41的切换控制信号SWgate1。触发器52还使用Q输出的逆变输出作为针对第一电流导引数字模拟转换单元30的开关元件33和第二电流导引40的开关元件43的切换控制信号SWgatex。
逆变电路53将比较器21的输出信号的极性进行逆变并提供该输出信号作为两个NOR电路55和56的每一个的一个输入。逆变电路54将时钟信号CLKdiv2的极性进行逆变，时钟信号CLKdiv2是通过将时钟信号CLK(其是比较器21的操作的基准)的频率除以1/2(周期为2倍)而获得。NOR电路55接收在逆变电路54进行极性逆变的时钟信号CLKdiv2作为其另一输入。NOR电路56直接地接收时钟信号CLKdiv2作为其另一输入。
NOR电路55的输出变为触发器51的D输入。NOR电路56的输出变为触发器52的D输入。触发器51和触发器52接收时钟信号CLK(其是比较器21的操作的基准)的反相时钟信号作为时钟输入。
具有上述电路配置的控制电路单元50与量化电路单元20的操作同步地执行第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40中的第一连接模式和第二连接模式之间的交替切换控制。
在这里，第一连接模式是其中第一电流导引数字模拟转换单元30的输出终端经由开关元件31连接至第一级的积分器11并且第二电流导引数字模拟转换单元40的输出终端经由开关元件41连接至第二级的积分器12的连接模式。切换到第一连接模式是通过切换控制信号SWgate1受控地执行的。
第二连接模式是其中第一电流导引数字模拟转换单元30的输出终端经由开关元件32连接至第二级积分器12并且第二电流导引数字模拟转换单元40的输出终端经由开关元件42连接至第一级积分器11的连接模式。切换到第二连接模式是通过切换控制信号SWgate2受控地执行的。
图2中示出了根据示例1的连续时间型ΔΣ模拟数字转换器的各部分的信号的时序波形图表。图2示出了时钟信号CLK(其是比较器21的操作的基准)的时序波形、比较器21的输出、通过将时钟信号CLK的频率除以1/2获得的时钟信号CLKdiv2、切换至第一连接模式的切换控制信号SWgate1，以及切换至第二连接模式的切换控制信号SWgate2。
在其中时钟信号CLKdiv2为高(H)电平的状态下，控制电路单元50通过取决于比较器21的输出信号的切换控制信号SWgate1将第一电流导引数字模拟转换单元30的开关元件31和第二电流导引数字模拟转换单元40的开关元件41转为接通(关闭)状态或断开(打开)状态。控制电路单元50还通过切换控制信号SWgate2将第一电流导引数字模拟转换单元30的开关元件32和第二电流导引数字模拟转换单元40的开关元件42转为断开(打开)状态。
这种连接模式，即，时钟信号CLKdiv2为高电平(逻辑上的“1”)的连接模式，为第一连接模式。图3示出了在连接模式为第一连接模式并且比较器21的输出为高(H)的情况下第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40与积分电路单元10的连接状态。
在其中时钟信号CLKdiv2为低(L)电平的状态下，控制电路单元50通过取决于比较器21的输出信号的切换控制信号SWgate2将第一电流导引数字模拟转换单元30的开关元件32和第二电流导引数字模拟转换单元40的开关元件42转为处于接通状态或断开状态。控制电路单元50还通过切换控制信号SWgate1将第一电流导引数字模拟转换单元30的开关元件31和第二电流导引数字模拟转换单元40的开关元件41转为断开状态。
这种连接模式，即，时钟信号CLKdiv2为低电平(逻辑上“0”)的情况下的连接模式，是第二连接模式。图3示出了其中连接模式是第二连接模式并且比较器21的输出是高(H)的情况下第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40与积分电路单元10的连接状态。
如上所述，在根据示例1的连续时间型ΔΣ模拟数字转换器1中，与量化电路单元20的操作同步地交替生成第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40与第一级积分器11和第二级积分器12的连接状态。此外，在第一级积分器11的输入终端N1中输入第一电流导引数字模拟转换单元30或第二电流导引数字模拟转换单元40提供的反馈值时，使用该反馈值来导出该反馈值和模拟输入信号的值之间的差分。
同时，在根据传统示例的连续时间型ΔΣ模拟数字转换器中，连接状态被固定为连接模式为第一连接模式的状态。图5示出了根据传统示例的连续时间型ΔΣ模拟数字转换器的电路配置的概览。如在传统示例中，在第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40与第一级积分器11和第二级积分器12的连接状态是固定的情况下，从连接到积分器11的第一电流导引数字模拟转换单元30的电源I1生成的低频噪声，尤其是随机电报噪声，按照原样包括在输出OUT中，而没有经过ΔΣ调制发挥的降噪效果。
同时，随机电报噪声特别高的晶体管偶尔出现。由此，在设置有第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40的情况下，电源I1和I2处的随机电报噪声都变差的概率变得极低。
在ΔΣ模拟数字转换器中，人们知道从反馈回路内部的数字模拟转换单元(即，比第二级积分器12更向内连接的数字模拟转换单元)生成的低频噪声由于ΔΣ调制而显著地衰减，并因此对噪声特性没有影响。
考虑到这一方面，在根据示例1的ΔΣ模拟数字转换器中，在从第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40输出的反馈值的去向在每次反馈时都切换的状态下使用第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40。
因此，在连接到ΔΣ模拟数字转换器1的第一级积分器11的第一电流导引数字模拟转换单元30的电源I1处的随机电报噪声特别高的情况下，ΔΣ模拟数字转换器1的输出OUT中出现的随机电报噪声可以减少大约一半。更具体地说，因为第一电流导引数字模拟转换单元30连接至第二级积分器12以使电源I1处的随机电报噪声由于ΔΣ调制而显著地衰减，所以输出OUT中出现的随机电报噪声减少大约一半。
同时，在最初比第二级积分器12更向内地连接的第二电流导引数字模拟转换单元40的电源I2处的随机电报噪声特别高的情况下，一半的随机电报噪声将进入第一级积分器11。在该情况下，在ΔΣ模拟数字转换器1的输出OUT中出现的随机电报噪声将增加。然而，这在实际使用中不是问题，因为当随机电报噪声的大小为一半时随机电报噪声的出现概率提高了大约两位。
如上所述，在根据示例1的ΔΣ模拟数字转换器1的情况下，可以降低随机电报噪声而不需要增加电流导引数字模拟转换单元的电流源晶体管的面积以及设计操作点以便电流源晶体管的跨导gm可以相对较低。因而，可以提高产量比。
降低随机电报噪声的一般方法是增加电流源晶体管的面积。在该情况下，电流导引数字模拟转换单元的电流源晶体管的尺寸的增加可能大到影响整个ΔΣ模拟数字转换器的尺寸。相反地，在根据示例1的ΔΣ模拟数字转换器的情况下，随机噪声的降低程度可以施加于电流源晶体管的尺寸减小，这可以对模拟数字转换器的尺寸缩减租做出贡献。
作为选择，随机噪声的降低的程度可以施加于电流源晶体管的过驱动电压的降低。因此，由于模拟数字转换器1的输入动态范围和积分电路单元10的可容许信号振幅可以扩大到那种程度，这引起以下优点，例如信噪比的改善、输出信号到输入信号的线性度的改善和低电源电压设计的容易性。
同时，在示例1中，虽然从第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40输出的反馈值的去向在每次反馈时切换，但是本公开不限于此种控制模式。也就是说，反馈值的输出去向的连接状态固定为任何一个连接状态，以预先检查哪种连接状态引起较少的随机电报噪声。然后将连接状态固定为引起较少随机电报噪声的那一个连接状态。因此，在实际利用中可以进一步地减少随机电报噪声。这种固定连接状态可以通过将时钟信号CLKdiv2固定为高电平或低电平并将连接状态固定为图3中的连接状态或图4中的连接状态(无论哪个引起较少的随机电报噪声)而实现。
[示例2]
示例2是示例1的变型示例。在示例2中，控制电路单元50的电路配置不同于示例1。根据示例2的连续时间型ΔΣ模拟数字转换器的电路配置在图6中示出，根据示例2的连续时间型ΔΣ模拟数字转换器的各部分处信号的时序波形图在图7中示出。
如图6中所示，控制电路单位50包括D型触发器51、两个逆变电路53和54、一个缓冲电路57和两个NOR电路58和59。触发器51接收经由缓冲电路57传输的比较器21的输出信号作为D输入，并且接收时钟信号CLK(是21的操作的基准)的反相时钟信号作为时钟输入。逆变电路53将触发器51的Q输出的极性进行逆变并且使用极性逆变的Q信号作为用于第一电流导引数字模拟转换单元30的开关元件33和第二电流导引数字模拟转换单元40的开关元件的切换控制信号SWgatex。
NOR电路58接收时钟信号CLKdiv2和Q输出的逆变输出作为两个输入，并使用其输出作为用于第一电流导引数字模拟转换单元30的开关元件32和第二电流导引数字模拟转换单元40的开关元件42的切换控制信号SWgate2，其中时钟信号CLKdiv2是通过将时钟信号CLK的频率除以1/2而获得。NOR电路59接收触发器51的Q输出的逆变输出和穿过逆变电路54的时钟信号CLKdiv2作为两个输入并且使用其输出作为用于第一电流导引数字模拟转换单元30的开关元件31和第二电流导引数字模拟转换单元40的开关元件41的切换控制信号SWgate1。
在根据示例2的、包括具有上述电路配置的控制电路单元50的ΔΣ模拟数字转换器1中，在每次反馈时切换第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40输出的反馈值的去向的状态下使用第一电流导引数字模拟转换单元30第二电流导引数字模拟转换单元40。因此，以与示例1的情况类似的方式，可以减少随机电报噪声而不需要增加电流源晶体管的面积以及设计操作点以便电流源晶体管的跨导gm可以相对较低。
请注意，在第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40的每一个中，虽然负荷端的开关元件的数目在示例1中为两个而在示例2中为一个，但是在电路操作上没有差异。
[示例3]
示例3是示例2的变型示例。在示例3中的，第一级积分器11的类型不同于示例2。根据示例3的连续时间型ΔΣ模拟数字转换器的电路配置在图8中示出。
如图8中所示，第一级积分器11具有其中使用运算放大器111的电路配置。运算放大器111的逆变(-)输入终端设置有经由电阻元件R1的模拟信号，而其非逆变(+)输入终端设置有基准电压Vref。此外，在运算放大器111的逆变输入终端和输出终端之间，连接电容元件C1。
在具有上述电路配置的第一级积分器11中，当在运算放大器111的逆变输入终端中输入第一电流导引数字模拟转换单元30或第二电流导引数字模拟转换单元40提供的反馈值时，使用该反馈值来导出反馈值和模拟输入信号的值之间的差分。通过使用运算放大器111，可以以更稳定的方式获得积分波形。
除第一级积分器11以外的配置与图6中示出的根据示例2的ΔΣ模拟数字转换器1的配置相等。因此，在根据示例3的连续时间型ΔΣ模拟数字转换器中以及示例1和示例2的情况下，可以减少随机电报噪声而不需要增加电流源晶体管的面积以及设计操作点以便电流源晶体管的跨导gm可以相对较低。
[示例4]
示例4是这样的示例，其中在仅包括用于第一级积分器11的数字模拟转换单元的二阶ΔΣ模拟数字转换器1中，设置第二电流导引数字模拟转换单元40作为第一电流导引数字模拟转换单元30的备用设备。根据示例4的连续时间型ΔΣ模拟数字转换器的电路配置在图9中示出。
根据示例4的ΔΣ模拟数字转换器1是在反馈回路中仅包括一个电流导引数字模拟转换单元(第一电流导引数字模拟转换单元30)的模拟数字转换器。在该情况下，由于不存在向第二级积分器12提供反馈值的电流导引数字模拟转换单元，所以第二级积分器12具有其中电阻元件R2和电容元件C2串联连接在输入终端N2和基准电位点(例如，GND)之间的电路配置。
根据示例4的ΔΣ模拟数字转换器不使用第二电流导引数字模拟转换单元40作为向第二级积分器12提供反馈值的数字模拟转换单元，但是包括第二电流导引数字模拟转换单元40作为所述第一电流导引数字模拟转换单元30的备用设备。此外，所述第一电流导引数字模拟转换单元30或第二电流导引数字模拟转换单元(无论哪个生成更低的随机电报噪声)的输出终端以固定方式连接至第一级积分器11的输入终端N1。
第一电流导引数字模拟转换单元30包括选择性地向电源I1提供偏压Bias的开关元件37和有选择地将用于该偏压Bias的电源I1的输入终端接地的开关元件38。第二电流导引数字模拟转换单元40还包括功能类似的开关元件47和48。
此外，所述第一电流导引数字模拟转换单元30或第二电流导引数字模拟转换单元40分开关元件37或47(无论哪个产生更低的随机电报噪声)处于接通(关闭)状态。因而，提供了偏压Bias，并激活了电源I1或I2。
在根据示例4的ΔΣ模拟数字转换器1中，在第一电流导引数字模拟转换单元30或第二电流导引数字模拟转换单元40(无论哪个不被使用)中，开关元件38或48处于接通(关闭)状态以将用于偏压Bias的电源I1或I2的输入终端接地(降低电平)。因而，第一电流导引数字模拟转换单元30或第二电流导引数字模拟转换单元40的电源I1或I2(无论哪个不被使用)被失活(inactivated)，这样防止偏置电流徒劳地流入电源I1或I2。
虽然待制备的第二电流导引数字模拟转换单元40的数目在本示例中是一个，但是该数目不限于一个而且可以是多个。在该情况下，在所述第一电流导引数字模拟转换单元30和多个第二电流导引数字模拟转换单元40中产生最低的随机电报噪声的数字模拟转换单元的输出终端毅固定方式连接至第一级积分器11的输入终端N1。
在如上配置的根据示例4的ΔΣ模拟数字转换器1的情况下，通过将产生最低的随机电报噪声的数字模拟转换单元以固定方式连接至第一级积分器11的输入终端N1，与连接产生较高的随机电报噪声的数字模拟转换单元的情况相比，可以进一步降低随机电报噪声。请注意，在作为反馈回路中仅包括一个电流导引数字模拟转换单元的ΔΣ模拟数字转换器1中，由于设置第二电流导引数字模拟转换单元40作为备用设备，所以面积比没有设置备用设备的情况更大。然而，与设置整个ΔΣ模拟数字转换器作为备用设备的情况相比，ΔΣ模拟数字转换器1的面积可以更小。
[示例5]
示例5是示例4的变型示例。根据示例5的连续时间型ΔΣ模拟数字转换器的配置在图10中示出。根据示例5的ΔΣ模拟数字转换器1具有如下电路配置：作为备用设备设置的第二电流导引数字模拟转换单元40包括电源I2和开关元件47和48，不包括开关电路部分(开关元件41和43等等)。
换句话说，根据示例5的ΔΣ模拟数字转换器具有如下配置：第一电流导引数字模拟转换单元30的开关电路部分由第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40所共用。
在如上配置的根据示例5的ΔΣ模拟数字转换器1中，可以获得和示例4的情况相类似的效果。此外，利用由第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40所共用的第一电流导引数字模拟转换单元30的开关电路部分产生与示例4的情况相比更进一步减小面积的优点。
[示例6]
示例6是三阶ΔΣ模拟数字转换器的示例。根据示例6的连续时间ΔΣ模拟数字转换器的电路配置的概览在图11中示出。
根据示例6是ΔΣ模拟数字转换器1具有其中第一级积分器11和第二级积分器12与示例1的情况一样的电路配置。然而，该电路配置不限于此电路配置，而可以是其中第一级积分器11使用如例如示例3中的运算放大器111的电路配置。第三级积分器13包括gm放大器131以及在gm放大器131的输出终端和基准电位点(例如，GND)之间串联连接的电阻元件R3和电容元件C3。
积分电路单元10以外的配置，即，量化电路单元20、第一电流导引数字模拟转换单元30、第二电流导引数字模拟转换单元40和控制电路单元50的配置基本上等同于示例1或示例2的情况的配置。因此，在根据示例6以及示例1的情况的ΔΣ模拟数字转换器1中，可以减少随机电报噪声而不需要增加电流源晶体管的面积以及设计操作点以便电流源晶体管的跨导gm可以相对较低。
请注意，示例4和示例5的技术可以被用于根据示例6的ΔΣ模拟数字转换器1。
[变型示例]
虽然以上作为示例描述了其中以与第一电流导引数字模拟转换单元30类似的方式设置于ΔΣ模拟数字转换器的数字模拟转换单元被被用作第二电流导引数字模拟转换单元40的情况，但是本公开不限于此。即，在邻近该设置有第一电流导引数字模拟转换单元的ΔΣ模拟数字转换器的ΔΣ模拟数字转换器中设置的数字模拟转换单元可以被用作第二电流导引数字模拟转换单元40。以下将作为示例7描述其具体示例。
根据示例1至示例6的每个连续时间型ΔΣ模拟数字转换器1能被用作将从单位像素输出的模拟像素信号转换为固态图像传感装置例如CMOS图像传感器中的数字信号的模拟数字转换器。然而，根据示例1至示例6的每个连续时间型ΔΣ模拟数字转换器1不仅能应用于固态图像传感装置，还能应用于各种领域的装置，例如通讯装置和声频系统中的接收单元的信号处理系统。在下文，将作为示例描述根据1至示例6的每个连续时间型ΔΣ模拟数字转换器1被用于固态图像传感装置的情况。
<根据本公开的固态图像传感装置>
[基本系统构造]
图12是示出了根据本公开的固态图像传感装置的基本系统配置的概略性配置图。这里，通过以用作一种X-Y地址系统固态图像传感装置的CMOS图像传感器作为实例来描述固态图像传感装置。CMOS图像传感器是通过应用CMOS处理或部分地利用CMOS处理生产的图像传感器。
本示例中的CMOS图像传感器60具有如下配置：设置有形成在未示出的半导体衬底(芯片)上的像素阵列单元61和集成在和像素阵列单元61相同的半导体衬底上的外围电路单元。外围电路单元包括，例如，垂直驱动装置62、列处理单元63、水平驱动装置64和系统控制单元65。
CMOS图像传感器60进一步包括信号处理单元68和数据存储单元69。信号处理单元68和数据存储单元69可以安装在与CMOS图像传感器60相同的衬底上或者可以布置在与CMOS图像传感器60不同的衬底上。此外，信号处理单元68和数据存储单元69的处理可以通过设置在与CMOS图像传感器60不同的衬底上的外部信号处理单元例如数字信号处理器(DSP)电路和软件来执行。
像素阵列单元61具有如下配置：各自包括执行光电变换以根据所接收的光量生成和存储光电电荷的光电转换单元的单位像素(在下文有时简称为"像素")70是在行和列方向上或以矩阵形式二维布置的。这里，行方向是指在像素行上的像素的排列方向(即，水平方向)，列方向是指像素列上的像素的排列方向(即，垂直方向)。
在像素阵列单元61中，相对于矩阵形成的像素布置，像素驱动线66(661至66m)在各像素行上沿着行方向排列，而垂直信号线67(671至67n)在各像素列上沿着列方向排列。像素驱动线66在从像素读取信号的时候传输下述用于执行驱动的驱动信号。在图12中，虽然像素驱动线66包括一条线，但是线的数目不限于一条。像素驱动线66的一端连接至垂直驱动装置62的对应于各行的输出端。
垂直驱动装置62包括移位寄存器、地址解码器等等，并且同时全部地、每行地或类似地驱动像素阵列单元61中的各个像素70。换句话说，垂直驱动装置62用作和控制垂直驱动装置62的系统控制单元65一起驱动像素阵列单元61中的各个像素70的驱动单元。虽然省略了垂直驱动装置62的具体配置的示图，但是垂直驱动装置62通常包括两个扫描系统，包括读出扫描系统和扫出(sweep-out)扫描系统。
读出扫描系统按照每行顺序地有选择地扫描像素阵列单元61中的单位像素70以从单位像素70读出信号。从单位像素70读出的信号是模拟信号。扫出扫描系统以比读出扫描早快门速度的时间来对将要进行读出扫描系统的读出扫描的读出行执行扫出扫描。
由于扫出扫描系统的这一扫出扫描，将不必要的电荷从读出行的单位像素70的光电转换单元中扫出，从而使光电转换单元重置。还有，由于通过扫出扫描系统扫出(重置)不必要的电荷，执行了所谓的电子快门操作。这里，电子快门操作是指将光电转换单元的光电电荷丢弃并且重新开始曝光(开始存储光电电荷)的操作。
通过读出扫描系统的读出操作读出的信号相应于先前读出操作或电子快门操作之后接收的光的量。同样，从先前的读出操作的读出时间或先前的电子快门操作的扫出时间到目前的读出操作的读出时间的时段为单位像素70中光电电荷的曝光时间。
将选择性地由垂直驱动装置62扫描的像素行上各像素70输出的信号经由各像素列的各垂直信号线67输入至列处理单元63。
列处理单元63包括模拟数字转换器(AD转换器)631，其按照像素阵列单元61的每个像素列或多个像素列将经由垂直信号线67从所选择的行上的每个像素70输出的模拟像素信号转换为数字信号。列处理单元63可以配置为不仅执行AD转换处理，还执行其他信号处理例如噪声消除处理。噪声消除处理的示例可以是例如相关双采样(CDS)处理和双数据采样(DDS)处理。例如，通过CDS处理，可以消除重置噪音和例如像素70中的放大晶体管的阈值变化等像素固有的固定模式噪声。
水平驱动装置64包括移位寄存器、地址解码器等等并且顺序地、选择性地扫描列处理单元63的、对应于每个像素列或多个像素列的单位电路。由于水平驱动装置64的选择性的扫描，顺序地输出列处理单元63中按照每个单位电路经过信号处理例如AD转换的像素信号。
系统控制单元65包括生成各种定时信号的定时信号发生器等等，并且基于定时信号发生器中生成的多种定时信号而针对垂直驱动装置62、列处理单元63、水平驱动装置64等等执行驱动控制。
信号处理单元68至少具有操作处理功能并且执行各种信号处理例如对从列处理单元63输出的像素信号进行的操作处理。数据存储单元69暂时存储信号处理单元68中进行处理时信号处理所需的数据。
在如上配置的CMOS图像传感器中，作为按照像素阵列单元的每个像素列或每组多个像素列而设置于列处理单元63中的模拟数字转换器631，可以使用根据示例1至示例6的任一个的上述ΔΣ模拟数字转换器1。在根据示例1至示例6中任一个的ΔΣ模拟数字转换器1，随机电报噪声可以减少而不需要增加电流导引数字模拟转换单元的电流源晶体管的以及设计操作点以便电流源晶体管的跨导gm可以相对较低。
在CMOS图像传感器60中，随机电报噪声作为垂直条纹随机噪声产生并且引起图像质量的恶化。相反地，通过利用根据示例1至示例6的任一个的ΔΣ模拟数字转换器1作为列处理单元63的模拟数字转换器631，可以减少模拟数字转换器631中产生的随机电报噪声，并且可以因此改善图像质量。
此外，由于随机噪声的降低的程度可以作用于电流源晶体管的尺寸减小，因此可以缩小模拟数字转换器631的尺寸。这可以对列处理单元63的尺寸缩减和CMOS图像传感器60的芯片尺寸的缩小做出贡献。
同时，如上所述，在与设置有第一电流导引数字模拟转换单元30的ΔΣ模拟数字转换器邻近的ΔΣ模拟数字转换器中设置的数字模拟转换单元可以被用作第二电流导引数字模拟转换单元40。其具体示例将作为示例7在以下进行描述。
[示例7]
示例7是使用属于相邻像素列的模拟数字转换器631的电流导引数字模拟转换单元作为第二电流导引数字模拟转换单元40的示例。根据示例7的连续时间型ΔΣ模拟数字转换器的电路配置的概览在图13中示出。
这里，将以下述情况作为示例进行描述：例如，在列处理单元63中，模拟数字转换器631布置为与像素阵列单元61的像素列具有一对一对应关系。请注意，在图13中，为了简化数字，示出了两个模拟数字转换器631_i和631_i+1，其对应于两个像素列，包括某像素列i和邻近于给像素列i的像素列i+1。
像素列i上的模拟数字转换器631_i使用属于相邻像素列i+1上的模拟数字转换器631_i+1的第一电流导引数字模拟转换单元30作为第二电流导引数字模拟转换单元40。同样，在像素列i上的模拟数字转换器631_i中，通过控制电路单元50在控制之下在每次反馈时切换从属于模拟数字转换器631_i本身的第一电流导引数字模拟转换单元30和属于相邻的模拟数字转换器631_i+1的第一电流导引数字模拟转换单元30输出的反馈值的去向。
像素列i+1上的模拟数字转换器631_i+1与其相反。即，模拟数字转换器631_i+1使用属于相邻像素列i上的模拟数字转换器631_i的第一电流导引数字模拟转换单元30作为第二电流导引数字模拟转换单元40。同样，在像素列i+1上的模拟数字转换器631_i+1中，通过控制电路单元50在控制之下在每次反馈时切换从属于模拟数字转换器631_i+1本身的第一电流导引数字模拟转换单元30和属于相邻的模拟数字转换器631_i的第一电流导引数字模拟转换单元30输出的反馈值的去向。
在如上配置的根据示例7的ΔΣ模拟数字转换器中，认为在模拟数字转换器631_i或者相邻像素列上的模拟数字转换器631_i+1中的一个的电源处的随机电报噪声是特别高的。在该情况下，根据示例7，由于从两个像素列上的模拟数字转换器631_i和631_i+1两者都输出减半的随机电报噪声，并且由于随机电报噪声引起的图像质量的恶化不太显著，所以可以改善拍摄图像的图像质量。
请注意，在示例7中，虽然已经作为示例描述了将本公开应用于原本在反馈回路中仅包括唯一一个电流导引数字模拟转换单元(第一电流导引数字模拟转换单元30)的类型的ΔΣ模拟数字转换器的情况，但是本公开不限于此。换句话说，如在示例等等中的情况下，本公开可以被用于包括第一电流导引数字模拟转换单元30和第二电流导引数字模拟转换单元40的类型的ΔΣ模拟数字转换器中。
此外，可以获得将根据示例1至示例6的单个像素列上的模拟数字转换器631中的切换与根据示例7的相邻像素列上的模拟数字转换器631之间的切换相结合的模式。
此外，虽然在示例7中，已经作为示例描述了其中在模拟数字转换器631布置在各像素列上的情况下，属于相邻像素列上的模拟数字转换器的电流导引数字模拟转换单元被用作第二电流导引数字模拟转换单元40的情况，但是本公开不限于此。具体地，存在以下情况：其中按照多个像素列的每个组设置模拟数字转换器631，并且在该情况下，属于列处理单元63中的相邻模拟数字转换器的电流导引数字模拟转换单元被用作第二电流导引数字模拟转换单元40。
请注意，CMOS图像传感器60的上述系统配置仅是说明性的，本公开不限于此。可利用的系统配置示例是以下系统配置：其中将数据存储单元69布置在列处理单元63的下游，并且其中通过数据存储单元69将列处理单元63输出的像素信号提供给信号处理单元68。另一个可利用的系统配置示例是其中将数据存储单元69和信号处理单元68与列处理单元63并列设置的系统配置。
[堆栈式结构]
此外，以上已经以所谓的水平配置的CMOS图像传感器为例描述了上述的CMOS图像传感器60，其中包括包含模拟数字转换器631、信号处理单元68等等的列处理单元63的外围电路单元形成在与像素阵列单元61相同的半导体衬底上，但是本公开不限于应用于水平配置的CMOS图像传感器。即，本公开可以被用于多个半导体衬底互相堆叠的、所谓的堆栈式CMOS图像传感器。作为可以例举的堆栈式结构的一个具体示例，如图14中所示，例如，其中将设置有像素阵列单元61的半导体衬底81和设置有包括模拟数字转换器631和包含信号处理单元68、数据存储单元69等等的外围电路单元的列处理单元63的半导体衬底82进行堆叠的堆栈式结构。
根据堆栈式CMOS图像传感器60，由于第一层上的半导体衬底81(的面积)可以足够大得形成像素阵列单元61，所以可以减小第一层上半导体衬底81的尺寸(面积)和整个芯片的尺寸。此外，由于适合于形成像素的工艺可以被用于第一层上的半导体衬底81，并且适合于形成电路的工艺可以被用于第二层上的半导体衬底82，所以具有将制造图像传感器60的工艺最优化的优点。
请注意，虽然这里已经示出了双层堆栈式结构，但是堆栈式结构的层的数目不限于两个并且可以是三个或更多个。
<根据本公开的电子系统>
根据本公开的上述固态图像传感装置可以作为图像传感单元(图像拍摄单元)用于各种电子系统中，例如图像传感装置比如数字式静物摄影机和摄像机、具有图像传感功能的便携式终端装置比如移动式电话，和利用固态图像传感装置用于图像读取单元的复印机。请注意，固态图像传感装置可以以芯片状态形成或以其中图像传感单元和信号处理单元或光学系统整体地封装的、具有图像传感功能的模块状态形成。有时将上述安装在电子系统中的模块状态的装置，即照相机模块，用作图像传感装置。
[图像传感装置]
图15是示出了根据本公开的、作为电子系统的示例的图像传感装置的配置的方框图。如图15中所示，根据本示例的图像传感装置100包括包含透镜群组等的图像传感光学系统101、图像传感单元102、DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107、电源系统108等等。也，图像传感装置100具有如下配置：DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108通过总线109彼此连接。
图像传感光学系统101捕获来自对象的入射光(图像光)并且在图像传感单元102的图像传感表面上形成其图像。图像传感单元102按照每个像素将其图像已经由光学系统101形成在图像传感表面上的入射光的光量转换为电信号并将该电信号输出作为像素信号。DSP电路103例如执行一般的摄像机信号处理，例如白平衡处理、去马赛克处理和γ修正处理。
帧存储器104根据需要在DSP电路103中的信号处理的过程中用于数据的存储。显示设备105包括面板式显示设备比如液晶显示器和电发光(EL)显示设备并且显示在图像传感单元102拍摄的移动图像或静止图像。记录设备106将在图像传感单元102拍摄的移动图像或静止图像记录在记录介质比如便携式半导体存储器、光盘和硬盘驱动器(HDD)中。
操作系统107生成有关在用户的操作下图像传感装置100所具有的各种功能的操作指令。电源系统108根据需要将作为用于DSP电路103、帧存储器104、显示设备105、记录设备106和操作系统107的操作电力的各种电力提供给这些供给目标。
在如上配置的图像传感装置100中，根据本公开的上述CMOS图像传感器60可以用作图像传感单元102。由于根据本公开的CMOS图像传感器60可以减少随机电报噪声，所以可以改善图像质量。因此，通过利用根据本公开的CMOS图像传感器60作为图像传感单元102，可以改善所拍摄图像的图像质量。
此外，在根据本公开的CMOS图像传感器60中，由于不规则噪声的降低的程度可以作用于电流源晶体管的尺寸减小，所以列处理单元63的尺寸和CMOS图像传感器60的芯片尺寸可以随着模拟数字转换器631的尺寸减小而减小。因此，利用根据本公开的CMOS图像传感器60作为图像传感单元102可以对包括图像传感单元102的图像传感光学系统的尺寸减小做出贡献。
<本公开可以采用的配置>
请注意，本公开还可以采用以下配置。
《A.模拟数字转换器》
[A-1]一种模拟数字转换器，其包含：
积分电路单元，其对模拟输入信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元，
其中，所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端。
[A-2]根据上述[A-1]所述的模拟数字转换器，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器相同的模拟数字转换器中。
[A-3]根据上述[A-2]所述的模拟数字转换器，其中所述积分电路单元包括至少两个以级联方式连接的积分器，
所述第一电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第一级的所述积分器的数字模拟转换单元，以及
所述第二电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第二级的所述积分器的数字模拟转换单元。
[A-4]根据上述[A-3]所述的模拟数字转换器，其中所述第一电流导引数字模拟转换单元包括第一开关元件和第二开关元件，所述第一开关元件选择性地在其输出终端处连接至所述第一级的所述积分器，所述第二开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，以及
所述第二电流导引数字模拟转换单元包括第三开关元件和第四开关元件，所述第三开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，所述第四开关元件选择性地在其输出终端处连接至所述第一级的所述积分器。
[A-5]根据权利要求上述[A-4]所述的模拟数字转换器，进一步包含：
控制电路单元，其执行第一连接模式和第二连接模式之间的切换控制，在所述第一连接模式中，所述第一电流导引数字模拟转换单元的所述输出终端经由所述第一开关元件连接至所述第一级的所述积分器并且所述第二电流导引数字模拟转换单元的所述输出终端经由所述第三开关元件连接至所述第二级的所述积分器，
在所述第二连接模式中，所述第一电流导引数字模拟转换单元的所述输出终端经由所述第二开关元件连接至所述第二级的所述积分器并且所述第二电流导引数字模拟转换单元的所述输出终端经由所述第四开关元件连接至所述第一级的所述积分器。
[A-6]根据上述[A-5]所述的模拟数字转换器，其中所述控制电路单元以交替的方式、与所述量化电路单元的量化操作同步执行所述第一连接模式和所述第二连接模式之间的所述切换控制。
[A-7]根据上述[A-2]所述的模拟数字转换器，其中所述第一电流导引数字模拟转换单元的输出终端或者所述第二电流导引数字模拟转换单元的输出终端，无论哪个产生较小的随机电报噪声，以固定的方式连接至所述积分电路单元的输入终端。
[A-8]根据上述[A-7]所述的模拟数字转换器，其中所述第一电流导引数字模拟转换单元的开关电路部分由所述第一电流导引数字模拟转换单元和所述第二电流导引数字模拟转换单元所共用。
[A-9]根据上述[A-1]所述的模拟数字转换器，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器邻近的模拟数字转换器中。
《B.固态图像传感装置》
[B-1]一种固态图像传感装置，其包含：
像素阵列单元，其包括以矩阵形式排列的单位像素，所述单位像素各自包括光电转换单元；和
列处理单元，其包括将从所述单位像素输出的模拟像素信号转换为数字像素信号的模拟数字转换器，
其中，所述模拟数字转换器包括：
积分电路单元，其对所述模拟像素信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元，并且
所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端。
[B-2]根据上述[B-1]所述的固态图像传感装置，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器相同的模拟数字转换器中。
[B-3]根据上述[B-2]所述的固态图像传感装置，其中所述积分电路单元包括至少两个以级联方式连接的积分器，
所述第一电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第一级的所述积分器的数字模拟转换单元，以及
所述第二电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第二级的所述积分器的数字模拟转换单元。
[B-4]根据上述[B-3]所述的固态图像传感装置，其中所述第一电流导引数字模拟转换单元包括第一开关元件和第二开关元件，所述第一开关元件选择性地在其输出终端处连接至所述第一级的所述积分器，所述第二开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，以及
所述第二电流导引数字模拟转换单元包括第三开关元件和第四开关元件，所述第三开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，所述第四开关元件选择性地在其输出终端处连接至所述第一级的所述积分器。
[B-5]根据上述[B-4]所述的固态图像传感装置，进一步包含；
控制电路单元，其执行第一连接模式和第二连接模式之间的切换控制，在所述第一连接模式中，所述第一电流导引数字模拟转换单元的输出终端经由所述第一开关元件连接至所述第一级的所述积分器并且所述第二电流导引数字模拟转换单元的输出终端经由所述第三开关元件连接至所述第二级的所述积分器，
在所述第二连接模式中，所述第一电流导引数字模拟转换单元的输出终端经由所述第二开关元件连接至所述第二级的所述积分器并且所述第二电流导引数字模拟转换单元的输出终端经由所述第四开关元件连接至所述第一级的所述积分器。
[B-6]根据上述[B-5]所述的固态图像传感装置，其中所述控制电路单元以交替的方式、与所述量化电路单元的量化操作同步执行所述第一连接模式和所述第二连接模式之间的所述切换控制。
[B-7]根据上述[B-4]所述的固态图像传感装置，其中所述第一电流导引数字模拟转换单元的输出终端或者所述第二电流导引数字模拟转换单元的输出终端，无论哪个产生较小的随机电报噪声，以固定的方式连接至所述积分电路单元的输入终端。
[B-8]根据上述[B-7]所述的固态图像传感装置，其中所述第一电流导引数字模拟转换单元的开关电路部分由所述第一电流导引数字模拟转换单元和所述第二电流导引数字模拟转换单元所共用。
[B-9]根据上述[B-1]所述的固态图像传感装置，其中所述第二电流导引数字模拟转换单元设置于所述柱处理单元中邻近的模拟数字转换器中。
[B-10]根据上述[B-1]至[B-9]的任一个所述的固态图像传感装置，其中将设置有所述像素阵列单元的半导体衬底和设置有包括所述模拟数字转换器的所述列处理单元的半导体衬底进行堆叠。
《C.电子系统》
[C-1.]一种电子系统，其包含：
固态图像传感装置，
其中，所述固态图像传感装置包括：
像素阵列单元，其包括以矩阵形式排列的单位像素，所述单位像素各自包括光电转换单元；和
列处理单元，其包括将从所述单位像素输出的模拟像素信号转换为数字像素信号的模拟数字转换器，
所述模拟数字转换器包括：
积分电路单元，其对所述模拟像素信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元，并且
所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端。
[C-2]根据上述[C-1]所述的电子系统，其中所述第二电流导引数字模拟转换单元设置在与设置有所述第一电流导引数字模拟转换单元的模拟数字转换器相同的模拟数字转换器中。
[C-3]根据上述[C-2]所述的电子系统，其中所述积分电路单元包括至少两个以串连方式连接的积分器，
所述第一电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第一级上的积分器的数字模拟转换单元，并且
所述第二电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第二级上的积分器的数字模拟转换单元。
[C-4]根据上述[C-3]所述的电子系统，其中所述第一电流导引数字模拟转换单元包括第一开关元件和第二开关元件，该第一开关元件选择性地在其输出终端处连接至所述第一级上的积分器，该第二开关元件选择性地在其输出终端处连接至所述第二级上的积分器，并且
所述第二电流导引数字模拟转换单元包括第三开关元件和第四开关元件，该第三开关元件选择性地在其输出终端处连接至所述第二级上的积分器，该第四开关元件选择性地在其输出终端处连接至所述第一级上的积分器。
[C-5]根据上述[C-4]所述的电子系统，进一步包含：
控制电路单元，其执行第一连接模式和第二连接模式之间的切换控制，在所述第一连接模式中，所述第一电流导引数字模拟转换单元的所述输出终端经由所述第一开关元件连接至所述第一级的所述积分器并且所述第二电流导引数字模拟转换单元的所述输出终端经由所述第三开关元件连接至所述第二级的所述积分器，
在所述第二连接模式中，所述第一电流导引数字模拟转换单元的所述输出终端经由所述第二开关元件连接至所述第二级的所述积分器并且所述第二电流导引数字模拟转换单元的所述输出终端经由所述第四开关元件连接至所述第一级的所述积分器。
[C-6]根据上述[C-5]所述的电子系统，其中所述控制电路单元以交替的方式、与所述量化电路单元的量化操作同步执行所述第一连接模式和所述第二连接模式之间的所述切换控制。
[C-7]根据上述[C-4]所述的电子系统，其中所述第一电流导引数字模拟转换单元的输出终端或者所述第二电流导引数字模拟转换单元的输出终端，无论哪个产生较小的随机电报噪声，以固定的方式连接至所述积分电路单元的输入终端。
[C-8]根据上述[C-7]所述的电子系统，其中所述第一电流导引数字模拟转换单元的开关电路部分由所述第一电流导引数字模拟转换单元和所述第二电流导引数字模拟转换单元所共用。
[C-9]根据上述[C-1]所述的电子系统，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器邻近的模拟数字转换器中。
[C-10]根据上述[C-1]至[C-9]任一个所述的电子系统，其中将设置有所述像素阵列单元的半导体衬底和设置有包括所述模拟数字转换器的所述列处理单元的半导体衬底进行堆叠。
参考符号列表
1 连续时间型ΔΣ模拟数字转换器
10 积分电路单元
11 第一级积分器
12 第二级积分器
13 第三级积分器
20 量化电路单元
21 比较器
30 第一电流导引数字模拟转换单元
31 第一开关元件
32 第二开关元件
40 第二电流导引数字模拟转换单元
41 第三开关元件
42 第四开关元件
50 控制电路单元
60 CMOS图像传感器
61 像素阵列单元
62 垂直驱动装置
63 列处理单元
64 水平驱动装置
65 系统控制单元
66 (661到66m)像素驱动线
67 (671到17n)垂直信号线
68 信号处理单元
69 数据存储单元
70 单位像素
I1 第一电流导引数字模拟转换单元的电源
I2 第二电流导引数字模拟转换单元的电源。

Claims (18)

1.一种模拟数字转换器，其包含：
积分电路单元，其对模拟输入信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元，
其中，所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端，
其中，所述第一电流导引数字模拟转换单元的输出终端或者所述第二电流导引数字模拟转换单元的输出终端，无论哪个产生较小的随机电报噪声，以固定的方式连接至所述积分电路单元的输入终端。
2.根据权利要求1所述的模拟数字转换器，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器相同的模拟数字转换器中。
3.根据权利要求2所述的模拟数字转换器，其中所述积分电路单元包括至少两个以级联方式连接的积分器，
所述第一电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第一级的所述积分器的数字模拟转换单元，以及
所述第二电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第二级的所述积分器的数字模拟转换单元。
4.根据权利要求3所述的模拟数字转换器，其中所述第一电流导引数字模拟转换单元包括第一开关元件和第二开关元件，所述第一开关元件选择性地在其输出终端处连接至所述第一级的所述积分器，所述第二开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，以及
所述第二电流导引数字模拟转换单元包括第三开关元件和第四开关元件，所述第三开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，所述第四开关元件选择性地在其输出终端处连接至所述第一级的所述积分器。
5.根据权利要求4所述的模拟数字转换器，进一步包含：
控制电路单元，其执行第一连接模式和第二连接模式之间的切换控制，在所述第一连接模式中，所述第一电流导引数字模拟转换单元的所述输出终端经由所述第一开关元件连接至所述第一级的所述积分器并且所述第二电流导引数字模拟转换单元的所述输出终端经由所述第三开关元件连接至所述第二级的所述积分器，
在所述第二连接模式中，所述第一电流导引数字模拟转换单元的所述输出终端经由所述第二开关元件连接至所述第二级的所述积分器并且所述第二电流导引数字模拟转换单元的所述输出终端经由所述第四开关元件连接至所述第一级的所述积分器。
6.根据权利要求5所述的模拟数字转换器，其中所述控制电路单元以交替的方式、与所述量化电路单元的量化操作同步执行所述第一连接模式和所述第二连接模式之间的所述切换控制。
7.根据权利要求1所述的模拟数字转换器，其中所述第一电流导引数字模拟转换单元的开关电路部分由所述第一电流导引数字模拟转换单元和所述第二电流导引数字模拟转换单元所共用。
8.根据权利要求1所述的模拟数字转换器，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器邻近的模拟数字转换器中。
9.一种固态图像传感装置，其包含：
像素阵列单元，其包括以矩阵形式排列的单位像素，所述单位像素各自包括光电转换单元；和
列处理单元，其包括将从所述单位像素输出的模拟像素信号转换为数字像素信号的模拟数字转换器，
其中，所述模拟数字转换器包括：
积分电路单元，其对所述模拟像素信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元，并且
所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端，
所述第一电流导引数字模拟转换单元的输出终端或者所述第二电流导引数字模拟转换单元的输出终端，无论哪个产生较小的随机电报噪声，以固定的方式连接至所述积分电路单元的输入终端。
10.根据权利要求9所述的固态图像传感装置，其中所述第二电流导引数字模拟转换单元设置于与设置有所述第一电流导引数字模拟转换单元的所述模拟数字转换器相同的模拟数字转换器中。
11.根据权利要求10所述的固态图像传感装置，其中所述积分电路单元包括至少两个以级联方式连接的积分器，
所述第一电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第一级的所述积分器的数字模拟转换单元，以及
所述第二电流导引数字模拟转换单元是将所述反馈值提供给所述积分电路单元的第二级的所述积分器的数字模拟转换单元。
12.根据权利要求11所述的固态图像传感装置，其中所述第一电流导引数字模拟转换单元包括第一开关元件和第二开关元件，所述第一开关元件选择性地在其输出终端处连接至所述第一级的所述积分器，所述第二开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，以及
所述第二电流导引数字模拟转换单元包括第三开关元件和第四开关元件，所述第三开关元件选择性地在其输出终端处连接至所述第二级的所述积分器，所述第四开关元件选择性地在其输出终端处连接至所述第一级的所述积分器。
13.根据权利要求12所述的固态图像传感装置，进一步包含；
控制电路单元，其执行第一连接模式和第二连接模式之间的切换控制，在所述第一连接模式中，所述第一电流导引数字模拟转换单元的输出终端经由所述第一开关元件连接至所述第一级的所述积分器并且所述第二电流导引数字模拟转换单元的输出终端经由所述第三开关元件连接至所述第二级的所述积分器，
在所述第二连接模式中，所述第一电流导引数字模拟转换单元的输出终端经由所述第二开关元件连接至所述第二级的所述积分器并且所述第二电流导引数字模拟转换单元的输出终端经由所述第四开关元件连接至所述第一级的所述积分器。
14.根据权利要求13所述的固态图像传感装置，其中所述控制电路单元以交替的方式、与所述量化电路单元的量化操作同步执行所述第一连接模式和所述第二连接模式之间的所述切换控制。
15.根据权利要求9所述的固态图像传感装置，其中所述第一电流导引数字模拟转换单元的开关电路部分由所述第一电流导引数字模拟转换单元和所述第二电流导引数字模拟转换单元所共用。
16.根据权利要求9所述的固态图像传感装置，其中所述第二电流导引数字模拟转换单元设置于所述列处理单元中邻近的模拟数字转换器中。
17.根据权利要求9所述的固态图像传感装置，其中将设置有所述像素阵列单元的半导体衬底和设置有包括所述模拟数字转换器的所述列处理单元的半导体衬底进行堆叠。
18.一种电子系统，其包含：
固态图像传感装置，
其中，所述固态图像传感装置包括：
像素阵列单元，其包括以矩阵形式排列的单位像素，所述单位像素各自包括光电转换单元；和
列处理单元，其包括将从所述单位像素输出的模拟像素信号转换为数字像素信号的模拟数字转换器，
所述模拟数字转换器包括：
积分电路单元，其对所述模拟像素信号的值和反馈值之间的差分进行积分；
量化电路单元，其将所述积分电路单元的输出转换为数字值；
第一电流导引数字模拟转换单元，其根据所述量化电路单元的输出生成所述反馈值；和
第二电流导引数字模拟转换单元，其不同于所述第一电流导引数字模拟转换单元，并且
所述第一电流导引数字模拟转换单元的输出终端或所述第二电流导引数字模拟转换单元的输出终端连接至所述积分电路单元的输入终端，
所述第一电流导引数字模拟转换单元的输出终端或者所述第二电流导引数字模拟转换单元的输出终端，无论哪个产生较小的随机电报噪声，以固定的方式连接至所述积分电路单元的输入终端。
CN201780082928.0A 2017-01-17 2017-11-21 模拟数字转换器、固态图像传感装置和电子系统 Active CN110168937B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017005640 2017-01-17
JP2017-005640 2017-01-17
PCT/JP2017/041840 WO2018135125A1 (ja) 2017-01-17 2017-11-21 アナログ－デジタル変換器、固体撮像素子、及び、電子機器

Publications (2)

Publication Number Publication Date
CN110168937A CN110168937A (zh) 2019-08-23
CN110168937B true CN110168937B (zh) 2023-07-18

Family

ID=62908717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780082928.0A Active CN110168937B (zh) 2017-01-17 2017-11-21 模拟数字转换器、固态图像传感装置和电子系统

Country Status (5)

Country Link
US (1) US10917107B2 (zh)
JP (1) JP6953448B2 (zh)
KR (1) KR102458186B1 (zh)
CN (1) CN110168937B (zh)
WO (1) WO2018135125A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473064B1 (ko) * 2018-04-30 2022-12-01 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
JP7088785B2 (ja) * 2018-08-28 2022-06-21 日清紡マイクロデバイス株式会社 デジタルマイクロホン
CN110913152B (zh) * 2019-11-25 2022-02-15 Oppo广东移动通信有限公司 图像传感器、摄像头组件和移动终端
KR20210102517A (ko) * 2020-02-10 2021-08-20 삼성전자주식회사 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서
DE102020115090A1 (de) * 2020-06-05 2021-12-09 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Schaltung zur analog-digital-umsetzung
US11719738B2 (en) 2020-10-15 2023-08-08 Samsung Display Co., Ltd. Two-domain two-stage sensing front-end circuits and systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165088A (ja) * 2011-02-04 2012-08-30 Sony Corp Δς変調器および信号処理システム
CN103875185A (zh) * 2011-10-13 2014-06-18 意法爱立信有限公司 具有减少的量化级的多级σ-δ模数转换器
WO2015004829A1 (ja) * 2013-07-11 2015-01-15 パナソニック株式会社 電流型ｄ／ａ変換器、デルタシグマ変調器および通信装置
CN104734712A (zh) * 2013-12-18 2015-06-24 恩智浦有限公司 模数转换器输入级
WO2015107575A1 (ja) * 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 撮像装置
JP2016039392A (ja) * 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法
JP2016225970A (ja) * 2015-05-29 2016-12-28 キヤノン株式会社 撮像素子および撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724332B1 (en) * 2002-08-13 2004-04-20 Cirrus Logic, Inc. Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
US7193545B2 (en) * 2004-09-17 2007-03-20 Analog Devices, Inc. Differential front-end continuous-time sigma-delta ADC using chopper stabilization
WO2012153371A1 (ja) * 2011-05-12 2012-11-15 パナソニック株式会社 Ｄｃオフセット補正機能を備えたデルタシグマａ／ｄ変換器
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
WO2014087561A1 (ja) * 2012-12-06 2014-06-12 パナソニック株式会社 Ａｄ変換器、イメージセンサ、およびデジタルカメラ
WO2015087476A1 (ja) * 2013-12-12 2015-06-18 パナソニックＩｐマネジメント株式会社 アナログデジタル変換装置、その駆動方法、撮像素子、撮像装置およびバッテリモニタシステム
US9413383B1 (en) * 2015-08-03 2016-08-09 Texas Instruments Incorporated Delta sigma modulator apparatus and method to mitigate DAC error induced offset and even order harmonic distortion
US9866227B1 (en) * 2016-12-27 2018-01-09 Intel IP Corporation Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165088A (ja) * 2011-02-04 2012-08-30 Sony Corp Δς変調器および信号処理システム
CN103875185A (zh) * 2011-10-13 2014-06-18 意法爱立信有限公司 具有减少的量化级的多级σ-δ模数转换器
WO2015004829A1 (ja) * 2013-07-11 2015-01-15 パナソニック株式会社 電流型ｄ／ａ変換器、デルタシグマ変調器および通信装置
CN104734712A (zh) * 2013-12-18 2015-06-24 恩智浦有限公司 模数转换器输入级
WO2015107575A1 (ja) * 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 撮像装置
JP2016039392A (ja) * 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法
JP2016225970A (ja) * 2015-05-29 2016-12-28 キヤノン株式会社 撮像素子および撮像装置

Also Published As

Publication number Publication date
JPWO2018135125A1 (ja) 2019-12-12
WO2018135125A1 (ja) 2018-07-26
US10917107B2 (en) 2021-02-09
CN110168937A (zh) 2019-08-23
JP6953448B2 (ja) 2021-10-27
KR20190104145A (ko) 2019-09-06
US20200059240A1 (en) 2020-02-20
KR102458186B1 (ko) 2022-10-25

Similar Documents

Publication Publication Date Title
CN110168937B (zh) 模拟数字转换器、固态图像传感装置和电子系统
US9615044B2 (en) Imaging apparatus and method of driving the same
US6885331B2 (en) Ramp generation with capacitors
JP5407264B2 (ja) 固体撮像素子およびカメラシステム
US6844896B2 (en) Modification of column fixed pattern column noise in solid state image sensors
US8659693B2 (en) Solid-state image pickup element and camera system
US20130201375A1 (en) A/d converter, solid-state image sensing device, and camera system
JP2004015208A (ja) 固体撮像装置及びその信号処理方法
JP2014017838A (ja) 固体撮像素子およびカメラシステム
CN110352561B (zh) 模拟数字转换器、固态成像元件和电子设备
CN110784669B (zh) 斜坡信号发生装置及使用其的cmos图像传感器
KR102481552B1 (ko) 아날로그-디지털 변환기, 고체 촬상 소자, 및, 전자 기기
US9307174B2 (en) Solid-state imaging apparatus using counter to count a clock signal at start of change in level of a reference signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant