CN110136862B - 具有x射线吸收滤波器的x射线系统、半导体封装和托盘 - Google Patents

具有x射线吸收滤波器的x射线系统、半导体封装和托盘 Download PDF

Info

Publication number
CN110136862B
CN110136862B CN201910504815.6A CN201910504815A CN110136862B CN 110136862 B CN110136862 B CN 110136862B CN 201910504815 A CN201910504815 A CN 201910504815A CN 110136862 B CN110136862 B CN 110136862B
Authority
CN
China
Prior art keywords
semiconductor
filter
tray
ray
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910504815.6A
Other languages
English (en)
Other versions
CN110136862A (zh
Inventor
金相荣
卢坰洙
文豪正
辛弈
郑淳宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110136862A publication Critical patent/CN110136862A/zh
Application granted granted Critical
Publication of CN110136862B publication Critical patent/CN110136862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
    • G21K1/00—Arrangements for handling particles or ionising radiation, e.g. focusing or moderating
    • G21K1/10—Scattering devices; Absorbing devices; Ionising radiation filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了具有X射线吸收滤波器的X射线系统、半导体封装和托盘。X射线源被设置，检测器邻近于X射线源设置。测试样品支架设置在X射线源和检测器之间。滤波器设置在X射线源和测试样品支架之间。滤波器具有板状半导体、粒状半导体或其组合。

Description

具有X射线吸收滤波器的X射线系统、半导体封装和托盘
本申请文件是2014年9月25日提交的发明名称为“具有X射线吸收滤波器的X射线系统、半导体封装和托盘”的第201410497853.0号发明专利申请的分案申请。
技术领域
本发明构思的实施例涉及具有X射线吸收滤波器的X射线系统、半导体封装和托盘。
背景技术
正在研究使用X射线系统测试半导体封装和具有该半导体封装的设定板的技术。
发明内容
本发明构思的实施例提供能够降低半导体器件的退化并获得清楚的图像的X射线系统。
本发明构思的另一个实施例提供能够降低由于X射线导致的半导体器件的退化的半导体封装。
本发明构思的另一个实施例提供能够降低由于X射线导致的半导体器件的退化的用于半导体器件的托盘。
本发明构思的技术目标不限于上述公开，其他的目标可以根据以下的描述而对于本领域普通技术人员变得明显。
本发明构思的实施例提供一种X射线系统。X射线系统包括X射线源和邻近于X射线源的检测器。测试样品支架设置在X射线源和检测器之间。滤波器设置在X射线源和测试样品支架之间。滤波器包括板状半导体、粒状半导体或其组合。
在另一个实施例中，滤波器可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。
在另一个实施例中，板状半导体可以包括半导体晶片。
在另一实施例中，测试样品支架可以用来装载半导体封装。该滤波器可以包括与半导体封装中的半导体基板相同或基本上相同的材料。
在另一实施例中，滤波器可以具有比半导体封装中的半导体基板大的厚度。
在另一实施例中，滤波器可以形成在半导体封装中。滤波器可以设置在X射线源和半导体基板之间。
在另一实施例中，托盘可以设置在半导体封装上。托盘可以设置在X射线源和半导体封装之间。滤波器可以形成在托盘中或在托盘的表面上。
在另一实施例中，滤波器可以包括包含Zn、Fe、Al、Cu、Ni、Zr、Mo、Mn、V或其组合的金属滤波器。金属滤波器形成在板状半导体的一个表面上。
本发明构思的实施例提供一种半导体封装。半导体封装包括邻近于半导体芯片的半导体滤波器。
在另一个实施例中，半导体滤波器可以具有与半导体芯片中的半导体基板相同或基本上相同的材料。
在另一个实施例中，可以设置半导体氧化物膜，其配置为覆盖半导体滤波器的表面。
在另一实施例中，可以形成配置为覆盖半导体芯片的密封物。半导体滤波器可以包括粒状半导体。粒状半导体可以被包括在密封物中。
在另一实施例中，封装基板可以附接到半导体芯片。半导体滤波器可以包括板状半导体。板状半导体可以形成在封装基板中或在封装基板的表面上。
在另一实施例中，板状半导体可以形成在封装基板和半导体芯片之间。
在另一实施例中，可以形成穿过板状半导体电连接到封装基板和半导体芯片的贯穿电极。
在另一实施例中，底填充层或粘合膜可以形成在封装基板和半导体芯片之间。半导体滤波器可以包括粒状半导体。粒状半导体可以被包括在底填充层或粘合膜中。
在另一实施例中，可以形成配置为覆盖半导体芯片的涂覆膜。粒状半导体可以被包括在涂覆膜中。
此外，本发明构思的实施例提供一种托盘。托盘包括其上定位半导体封装的多个空腔。提供配置为将空腔彼此分隔的侧壁。提供暴露在空腔的底部上的下板。半导体滤波器邻近于空腔设置。
在另一个实施例中，半导体滤波器可以包括与半导体封装中的半导体基板相同或基本上相同的材料。
在另一个实施例中，半导体滤波器包括板状半导体、粒状半导体或其组合。
在另一实施例中，粒状半导体被包括在下板中。
在另一实施例中，粒状半导体可以被附接到下板的表面上。
在另一实施例中，板状半导体可以被附接到下板的表面。
在另一实施例中，板状半导体被插入到下板中。
其他的实施例的细节被包括在详细说明和附图中。
附图说明
从本发明构思的优选实施例的更具体描述，本发明构思的以上和其他特征和优点将变得明显，如附图所示，附图中同样的附图标记在不同的视图中始终指代相同或基本上相同的部件。附图不一定按比例，而是重点在于示出本发明构思的原理。在附图中：
图1至图3是示出根据本发明构思的实施例的X射线系统的示意的结构视图；
图4是示出根据本发明构思的实施例的滤波器的透视图；
图5是图4的分解透视图；
图6是示出根据本发明构思的实施例的滤波器的透视图；
图7是图6的分解透视图；
图8是示出根据本发明构思的实施例的滤波器的透视图；
图9和图10是图8的截面图；
图11是示出硅的吸收系数的图形；
图12和图13是示出X射线强度与波长的图形；
图14是示出根据本发明构思的实施例的半导体封装的截面图；
图15和图16是示出根据本发明构思的实施例的粒状滤波器的截面图；
图17至图29是示出根据本发明构思的实施例的半导体封装的截面图；
图30是示出根据本发明构思的实施例的托盘的透视图；
图31是图30的分解透视图；以及
图32至图40是根据本发明构思的一些实施例的插入有封装的托盘的截面图。
具体实施方式
现在将参照附图更充分地描述各个实施例，附图中示出了一些实施例。然而，这些发明构思可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开透彻和完整，并将本发明构思充分传达给本领域技术人员。附图中，为了清晰，层和区域的尺寸和相对尺寸可以被夸大。
将理解，当称一个元件或层在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者还可以存在插入的元件或层。相反，当称一个元件“直接在”另一元件或层上、“直接连接到”或“直接联接到”另一元件或层时，不存在插入元件或层。相同的附图标记始终指代相同的元件。如这里所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。
将理解，虽然这里可使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而没有背离本发明构思的教导。
为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。将理解，空间关系术语是用来涵盖除附图所示取向之外装置在使用或操作中的不同取向的。例如，如果附图中的装置翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。装置可以采取其他取向(旋转90度或在其他取向)，这里所用的空间相对性描述符做相应解释。
这里所用的术语仅是为了描述特定实施例的目的，并非要限制本发明构思。如这里所用的，除非上下文另有明确表述，否则单数形式“一”和“该”也旨在包括复数形式。还将理解的是，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或增加。
这里参照截面图描述了实施例，这些图为理想化实施例(和中间结构)的示意图。因此，由例如制造技术和/或公差引起的图示形状的变化是可预期的。因此，实施例不应被解释为限于这里示出的区域的特定形状，而是包括由例如制造引起的形状偏差在内。例如，图示为矩形的注入区将通常具有圆化或弯曲的特征和/或在其边缘处的注入浓度的梯度而不是从注入区到非注入区的二元变化。类似地，通过注入形成的埋入区可以导致在埋入区与通过其发生注入的表面之间的区域中的一些注入。因此，附图所示的区域在本质上是示意性的，它们的形状并非要示出器件区域的真实形状，也并非要限制本发明构思的范围。
诸如“前侧”和“后侧”的术语可以在这里以相对的含义来使用以帮助对本发明构思的容易理解。因此，“前侧”和“后侧”可以不指代任何特定的方向、位置或部件，并可以被互换地使用。例如，“前侧”可以被解释为“后侧”，反之亦然。此外，“前侧”可以被表示为“第一侧”，“后侧”可以被表示为“第二侧”，反之亦然。然而，在同一实施例中，“前侧”和“后侧”不能被互换地使用。
术语“靠近”旨在表示两个或多个部件当中的一个定位得相对紧密靠近某个其他的部件。例如，应当理解，当第一端靠近第一侧时，第一端可以比第二端更靠近第一侧，或者第一端到第一侧可以比第一端到第二侧更近。
除非另行定义，这里使用的所有术语(包括技术术语和科学术语)都具有本发明构思所属领域内的普通技术人员所通常理解的相同的含义。还将理解的是，诸如通用词典中所定义的术语，除非这里加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
图1至图3是示出根据本发明构思的一些实施例的X射线系统的示范性结构的示意图。根据本发明构思的一些实施例的X射线系统可以是用于测试半导体封装或具有半导体封装的设定板(set board)的装置。
参照图1，检测器15可以邻近于X射线源例如X射线管12设置。测试样品支架14可以设置在X射线管12和检测器15之间。滤波器22可以设置在X射线管12和测试样品支架14之间。X射线管12和检测器15可以连接到控制器16。显示器17可以通过控制器16连接到检测器15。半导体封装31可以装载到测试样品支架14上。
在一些实施例中，代替图1所示的X射线管12，其他类型的X射线源/产生器被用于实现本公开的构思。
半导体封装31可以包括封装基板32、半导体芯片35和密封物39。半导体芯片35可以包括其上具有有源区34的半导体基板33。尽管多个有源和/或无源器件和绝缘层可以形成在有源区34中，但是为了简短起见将省略其详细说明。测试样品支架14可以是能够向左、向右、向上或向下移动半导体封装31和/或旋转半导体封装31的装置。测试样品支架14可以是运输装置的一部分，诸如传送带。
在一些实施例中，密封物39可以由常规模塑材料诸如环氧树脂模塑化合物形成。然而，密封物39可以是其他适合的密封物，例如陶器套管。
滤波器22可以包括与半导体基板33相同或基本上相同的材料。滤波器22可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。例如，半导体基板33可以是硅晶片，滤波器22可以包括硅。半导体基板33可以包括GaAs，滤波器22可以包括GaAs。滤波器22可以包括板状半导体(或半导体板)、粒状半导体或半导体颗粒、或其组合。滤波器22可以被称为半导体滤波器。滤波器22可以具有比半导体基板33大的厚度。
在另一实施例中，滤波器22还可以包括包含Zn、Fe、Al、Cu、Ni、Zr、Mo、Mn、V或其组合的金属滤波器。
从X射线管12射出的X射线可以顺序地穿过滤波器22和半导体封装31，检测器15可以检测该X射线。显示器17可以显示由检测器15中检测的信号转换的图像。从X射线管12射出的X射线可以表现出各种波长和强度。从X射线管12射出的X射线可以包括用于获得图像所需的第一波长区域和吸收到半导体基板33中并降低半导体芯片35的特性的第二波长区域。
例如，从X射线管12射出的X射线可以具有约0.01nm至约1100nm的波长。从X射线管12射出的X射线可以包括表现出约0.01nm至约10nm的波长和约12KeV至约120KeV的强度的硬X射线、具有约10nm至约100nm的波长和约0.1KeV至约12KeV的强度的软X射线。硬X射线可以对应于第一波长区域，软X射线可以对应于第二波长区域。硬X射线可以用于获得图像，软X射线可以被吸收到半导体基板33中，并引起各种故障，诸如刷新特性的退化或半导体芯片35中的电荷损失。
半导体滤波器22可以透射用于获得图像所需的第一波长区域中的X射线，并吸收和/或屏蔽降低半导体芯片35的特性的第二波长区域中的X射线。滤波器22可以透射硬X射线并吸收软X射线。换句话说，滤波器22可以基本上防止软X射线的透射。
在另一个实施例中，半导体封装31可以包括由与半导体基板33相同或基本上相同的材料形成的半导体滤波器。包括在半导体封装31中的半导体滤波器可以包括板状半导体、粒状半导体或其组合。包括在半导体封装31中的半导体滤波器可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。包括在半导体封装31中的半导体滤波器可以透射用于获得图像所需的第一波长区域中的X射线，并吸收和/或屏蔽降低半导体芯片35的特性的第二波长区域中的X射线。包括在半导体封装31中的半导体滤波器可以透射硬X射线并吸收软X射线。
参照图2，第一托盘81、半导体封装31和第二托盘91可以装载到测试样品支架14上。半导体封装31可以装载在第一托盘81和第二托盘91之间。第二托盘91可以设置在X射线管12和半导体封装31之间。第一托盘81和第二托盘91可以包括由与半导体封装31中的半导体基板33相同或基本上相同的材料形成的半导体滤波器。包括在第一托盘81和第二托盘91中的半导体滤波器可以包括板状半导体或具有一个或多个基本上平坦表面的半导体物体、粒状半导体、或其任何组合。包括在第一托盘81和第二托盘91中的半导体滤波器可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。
包括在第一托盘81和第二托盘91中的半导体滤波器可以透射用于获得图像所需的第一波长区域中的X射线，并吸收和/或屏蔽降低半导体封装31的特性的第二波长区域中的X射线。包括在第一托盘81和第二托盘91中的半导体滤波器可以透射硬X射线并吸收软X射线。
参照图3，滤波器22可以设置在X射线管12和测试样品支架14之间。第一托盘81、半导体封装31和第二托盘91可以装载到测试样品支架14上。滤波器22可以设置在X射线管12和第二托盘91之间。
滤波器22可以包括具有与半导体封装31中的半导体基板33相同或基上相同的材料的半导体滤波器。半导体封装31可以包括由与半导体封装31中的半导体基板33相同或基本上相同的材料形成的半导体滤波器。第一托盘81和第二托盘91可以包括由与半导体封装31中的半导体基板33相同或基本上相同的材料形成的半导体滤波器。
图4是示出根据本发明构思的一些实施例的滤波器的透视图，图5是图4的分解透视图。
参照图4和图5，多个板状滤波器22A可以被插入滤波器壳体23中。每个板状滤波器22A可以包括板状半导体。每个板状滤波器22A可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。例如，每个板状滤波器可以是半导体晶片。每个板状滤波器22A可以是硅晶片或绝缘体上硅(SOI)晶片。
在另一个实施例中，一个或多个板状滤波器22A(例如十个板状滤波器22A)可以被插入滤波器壳体23中。
图6是示出根据本发明构思的一些实施例的滤波器的透视图，图7是图6的分解透视图。
参照图6和图7，多个板状滤波器22A和金属滤波器24可以被插入滤波器壳体23中。金属滤波器24可以包括Zn、Fe、Al、Cu、Ni、Zr、Mo、Mn、V或其组合。
图8是示出根据本发明构思的一些实施例的滤波器的透视图，图9和10是图8的截面图。
参照图8和图9，金属滤波器24A可以形成在板状滤波器22B上。板状滤波器22B可以是板状半导体，诸如半导体晶片。金属滤波器24A可以形成在板状滤波器22B的一个表面上。金属滤波器24A可以与板状滤波器22B的一个表面接触。金属滤波器24A可以具有比板状滤波器22B小的厚度。板状滤波器22B可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。金属滤波器24A可以包括Zn、Fe、Al、Cu、Ni、Zr、Mo、Mn、V或其组合。
参照图8和图10，绝缘层28(图8中未示出)和金属滤波器24A可以形成在板状滤波器22B上。绝缘层28可以设置在板状滤波器22B和金属滤波器24A之间。绝缘层28可以与板状滤波器22B和金属滤波器24A两者接触。绝缘层28可以由硅氧化物形成。
图11是示出硅的吸收系数的图形。
参照图11，曲线L41是表示硅的吸收系数与波长之间的关系的线。如曲线L41所示，硅在10nm至1100nm的波长处表现出高吸收系数。
图12和图13是示出Y轴的X射线强度与X轴的波长之间的关系的图形。
参照图12，曲线L51表示当不使用滤波器时从X射线管射出的X射线的强度与波长之间的关系。如曲线L51所示，由于X射线管的特性，可以射出具有0.01nm至1100nm或更大的波长的X射线。
参照图13，曲线L52表示当使用滤波器时照射到样品的X射线的强度与波长之间的关系。如曲线L52所示，由于滤波器的吸收特性，可以除去具有10nm至1100nm的波长的X射线。根据本发明构思的一些实施例，具有0.01nm至10nm的波长的X射线可以使用滤波器提取，并照射到样品。
图14是根据本发明构思一些实施例的半导体封装的截面图，图15和图16是根据本发明构思的一些实施例的粒状滤波器的截面图。
参照图14，半导体封装31A可以包括封装基板32、第一半导体芯片35、第二半导体芯片45和密封物39。第一半导体芯片35可以包括第一半导体基板33和在第一半导体基板33上的第一有源区34。多个有源和/或无源器件和绝缘层可以形成在第一有源区34上。第二半导体芯片45可以包括第二半导体基板43和在第二半导体基板43上的第二有源区44。多个有源和/或无源器件和绝缘层可以形成在第二有源区44上。多个粒状滤波器22G可以被包括在密封物39中。
第一半导体基板33和第二半导体基板43可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。例如，第一半导体基板33和第二半导体基板43可以是半导体晶片，诸如单晶硅晶片或SOI晶片。第二半导体基板43可以是与第一半导体基板33相同或基本上相同类型的半导体晶片，第二半导体基板43可以是与第一半导体基板33不同类型的半导体晶片。
密封物39可以覆盖第一半导体芯片35和第二半导体芯片45。每个粒状滤波器22G可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的粒状半导体。例如，第一半导体基板33和第二半导体基板43可以是硅晶片，每个粒状滤波器22G可以包括一个或多个硅颗粒，硅颗粒可以包括例如单个硅颗粒或聚集在一起的多个硅颗粒。第一半导体基板33或第二半导体基板43可以包括GaAs，每个粒状滤波器22G可以包括GaAs。粒状滤波器22G可以被包括在密封物39中。粒状滤波器22G和填充物(未示出)可以被包括在密封物39中。粒状滤波器22G可以被包括在密封物39中而没有填充物。粒状滤波器22G可以屏蔽具有容易地吸收到第一半导体基板33和第二半导体基板43中的波长区域的X射线。
封装基板32可以是刚性印刷电路板、柔性印刷电路板或刚性-柔性印刷电路板。外部端子36可以形成在封装基板32的底表面上。外部端子36可以是焊球、导电凸块、导电接头、导电间隔物、引线栅格阵列(LGA)、引脚栅格阵列(PGA)或其组合。
可以形成穿过第一半导体芯片35的第一贯穿电极41。第一内部端子37和第一粘合膜38可以形成在第一半导体芯片35和封装基板32之间。第一内部端子37可以是焊球或导电凸块。第一粘合膜38可以包括底填充层。第一内部端子37可以通过第一粘合膜38连接到第一贯穿电极41和封装基板32。
第二半导体芯片45可以安装在第一半导体芯片35上。第二内部端子47和第二粘合膜48可以形成在第一半导体芯片35和第二半导体芯片45之间。第二粘合膜48可以包括带型材料膜、液体涂覆固化材料膜或其组合。第二粘合膜48可以被称为管芯贴装膜(DAF)或非导电膜(NCF)。
第二半导体芯片45可以示出与第一半导体芯片35不同的水平宽度。第二半导体芯片45可以具有比第一半导体芯片35小的水平宽度。第二半导体芯片45可以是与第一半导体芯片35不同的类型。例如，第一半导体芯片35可以是逻辑芯片，第二半导体芯片45可以是存储器芯片。
参照图15，粒状滤波器22G可以包括粒状半导体。粒状半导体可以包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。粒状滤波器22G可以具有各种形状，诸如圆形、椭圆形、多边形、变形虫形状或其任何组合。
参照图16，半导体氧化物膜220可以基本上围绕粒状滤波器22G。例如，粒状滤波器22G可以是硅颗粒，半导体氧化物膜220可以是硅氧化物膜。半导体氧化物膜220可以与粒状滤波器22G的表面直接接触。
图17至图29是示出根据本发明构思的一些实施例的半导体封装的截面图。
参照图17，半导体封装31B可以包括封装基板32、第一半导体芯片35、第二半导体芯片45和密封物39。第一内部端子37和第一粘合膜38可以形成在第一半导体芯片35和封装基板32之间。第一粘合膜38可以包括底填充层。第一内部端子37可以通过第一粘合膜38连接到第一贯穿电极41和封装基板32。多个粒状滤波器22G可以被包括在第一粘合膜38中。每个粒状滤波器22G可以包括由与第一半导体基板33或第二半导体基板43相同或基上相同的材料形成的粒状半导体。如以上讨论的，粒状半导体可以是一个或多个硅颗粒，其可以包括例如单个硅颗粒或聚集在一起的多个硅颗粒。粒状滤波器22G的至少一些可以彼此间隔开。
参照图18，半导体封装31C可以包括封装基板32、第一半导体芯片35、第二半导体芯片45和密封物39。第一内部端子37和第一粘合膜38可以形成在第一半导体芯片35和封装基板32之间。第一粘合膜38可以包括底填充层。第二内部端子47和第二粘合膜48可以形成在第一半导体芯片35和第二半导体芯片45之间。多个粒状滤波器22G可以被包括在第二粘合膜48、第一粘合膜38和密封物39中。每个粒状滤波器22G可以包括由与第一半导体基板33或第二半导体基板43相同或基上相同的材料形成的粒状半导体。
参照图19，半导体封装31D可以包括封装基板32、第一半导体芯片35、第二半导体芯片45、第一涂覆膜53和密封物39。第一内部端子37和第一粘合膜38可以形成在第一半导体芯片35和封装基板32之间。第一粘合膜38可以包括底填充层。第一涂覆膜53可以覆盖第一半导体芯片35和第二半导体芯片45。第一涂覆膜53可以覆盖第一半导体芯片35和第二半导体芯片45的上表面和侧表面。密封物39可以覆盖第一涂覆膜53。多个粒状滤波器22G可以被包括在第一粘合膜38和第一涂覆膜53中。粒状滤波器22G的至少一些可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的粒状半导体。
参照图20，半导体封装31E可以包括封装基板32、第一半导体芯片35、第二半导体芯片45和密封物39。第一内部端子37、第一粘合膜38和第二涂覆膜54可以形成在第一半导体芯片35和封装基板32之间。第一粘合膜38可以包括底填充层。第二涂覆膜54可以形成在第一粘合膜38和第一半导体芯片35之间。第二涂覆膜54可以与第一粘合膜38和第一半导体芯片35接触。
第二内部端子47、第二粘合膜48和第三涂覆膜55可以形成在第一半导体芯片35和第二半导体芯片45之间。第三涂覆膜55可以形成在第二粘合膜48和第二半导体芯片45之间。第三涂覆膜55可以与第二粘合膜48和第二半导体芯片45接触。第二涂覆膜54和第三涂覆膜55可以包括感光性聚酰亚胺(PSPI)。多个粒状滤波器22G可以被包括在第二涂覆膜54和第三涂覆膜55中。粒状滤波器22G的至少一些可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的粒状半导体。
参照图21，半导体封装31F可以包括封装基板32、板状滤波器22E、第一半导体芯片35、第二半导体芯片45和密封物39。可以形成穿过板状滤波器22E的第二贯穿电极51。板状滤波器22E可以形成在封装基板32和第一半导体芯片35之间。第三内部端子57可以形成在板状滤波器22E和封装基板32之间。第三内部端子57可以包括焊球或导电凸块。第一内部端子37和第一粘合膜38可以形成在第一半导体芯片35和板状滤波器22E之间。
板状滤波器22E可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的板状半导体。板状滤波器22E可以具有比第一半导体基板33或第二半导体基板43大的厚度。板状滤波器22E可以具有比第一半导体基板33和第二半导体基板43大的水平宽度。
参照图22，半导体封装31G可以包括封装基板32、板状滤波器22E、第一半导体芯片35、第二半导体芯片45和密封物39。第二贯穿电极51可以形成为穿过板状滤波器22E。板状滤波器22E可以形成在封装基板32和第一半导体芯片35之间。第三内部端子57可以形成在板状滤波器22E和封装基板32之间。第三内部端子57可以包括焊球或导电凸块。第一内部端子37和第一粘合膜38可以形成在第一半导体芯片35和板状滤波器22E之间。
板状滤波器22E可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的板状半导体。多个粒状滤波器22G可以被包括在第一粘合膜38、第二粘合膜48和密封物39中。每个粒状滤波器22G可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的粒状半导体。
参照图23，半导体封装31H可以包括封装基板22S、第一半导体芯片35、第二半导体芯片45和密封物39。封装基板22S可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的板状半导体。
参照图24，半导体封装31I可以包括封装基板22S、第一半导体芯片35、第二半导体芯片45和密封物39。封装基板22S可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的板状半导体。多个粒状滤波器22G可以被包括在第一粘合膜38、第二粘合膜48和密封物39中。每个粒状滤波器22G可以包括由与第一半导体基板33或第二半导体基板43相同或基本上相同的材料形成的板状半导体。
参照图25，半导体封装31J可以包括封装基板32、第三半导体芯片65和密封物39。第三半导体芯片65可以包括第三半导体基板63和在第三半导体基板63上的第三有源区64。多个有源和/或无源器件和绝缘层可以形成在第三有源区64中。第三粘合膜61可以形成在第三半导体基板63和封装基板32之间。第四内部连接器67可以形成在第三有源区64和封装基板32之间。第四内部连接器67可以包括接合线、梁式引线、导电带、或其组合。
第四涂覆膜68可以形成在第三有源区64上。密封物39可以覆盖第四涂覆膜68。第四涂覆膜68可以包括PSPI。在一些实施例中，第四涂覆膜68可以仅覆盖第三半导体芯片65的顶表面。多个粒状滤波器22G可以被包括在第四涂覆膜中。每个粒状滤波器22G可以包括由与第三半导体基板63相同或基本上相同的材料形成的粒状半导体。
参照图26，半导体封装31K可以包括封装基板32、第三半导体芯片65和密封物39。第一涂覆膜53可以覆盖第三半导体芯片65的顶表面和侧表面。多个粒状滤波器22G可以被包括在第一涂覆膜53中。每个粒状滤波器22G可以包括由与第三半导体基板63相同或基本上相同的材料形成的粒状半导体。
参照图27，半导体封装31L可以包括封装基板32、第三半导体芯片65和密封物39。第三粘合膜61和第五涂覆膜69可以形成在第三半导体基板63和封装基板32之间。第五涂覆膜69可以设置在第三半导体基板63和第三粘合膜61之间。第五涂覆膜69可以与第三半导体基板63和第三粘合膜61接触。第四涂覆膜68可以形成在第三有源区64上。密封物39可以覆盖第四涂覆膜68。第四涂覆膜68和第五涂覆膜69可以包括PSPI。
多个粒状滤波器22G可以被包括在第四涂覆膜和第五涂覆膜中。每个粒状滤波器22G可以包括由与第三半导体基板63相同或基本上相同的材料形成的粒状半导体。
参照图28，半导体封装31M可以包括封装基板32、第三半导体芯片65、第四半导体芯片75和密封物39。第三半导体芯片65可以包括第三半导体基板63和在第三半导体基板63上的第三有源区64。第四粘合膜76可以形成在第三半导体基板63和封装基板32之间。第四半导体芯片75可以包括第四半导体基板73和在第四半导体基板73上的第四有源区74。第五粘合膜77可以形成在第四半导体基板73和第三半导体芯片65之间。第六涂覆膜78可以形成在第四有源区74上。
多个粒状滤波器22G可以被包括在第四粘合膜76、第五粘合膜77和第六涂覆膜78中。每个粒状滤波器22G可以包括由与第三半导体基板63或第四半导体基板73相同或基本上相同的材料形成的粒状半导体。
参照图29，半导体封装31N可以包括封装基板32、第三半导体芯片65、第四半导体芯片75和密封物39。第四粘合膜76可以形成在第三半导体基板63和封装基板32之间。第五粘合膜77可以形成在第四半导体基板73和第三半导体芯片65之间。第一涂覆膜53可以形成在第四有源区74上。第一涂覆膜53可以覆盖第三半导体芯片65和第四半导体芯片75的顶表面和侧表面。
多个粒状滤波器22G可以被包括在第一涂覆膜53、第四粘合膜76、第五粘合膜77和密封物39中。每个粒状滤波器22G可以包括由与第三半导体基板63或第四半导体基板73相同或基本上相同的材料形成的粒状半导体。
图30是示出根据本发明构思的一些实施例的托盘的透视图，图31是图30的分解透视图。图32至图38是根据本发明构思的一些实施例的托盘的截面图。根据本发明构思的一些实施例的托盘可以用作能够容纳半导体封装的容器。
参照图30和31，第二托盘91可以堆叠在第一托盘81上。第一托盘81可以包括第一下板83、第一分隔壁84和第一空腔85。第二托盘91可以包括第二下板93、第二分隔壁94、第二空腔95。半导体封装31可以堆叠在第一托盘81和第二托盘91之间。半导体封装31可以被插入第一空腔85中。
第一分隔壁84可以形成在第一下板83上。第一分隔壁84的侧表面可以与第一下板83的上表面限定第一空腔85的每个。例如，第一空腔85的底表面可以由第一下板83的上表面限定。第二托盘91可以具有与第一托盘81相同或基本上相同的结构。
第一托盘81和第二托盘91可以包括半导体滤波器。半导体滤波器可以包括与形成半导体封装31中的半导体基板33的材料相同或基本上相同的材料。半导体滤波器可以包括板状半导体、粒状半导体或其组合。
参照图32，第一托盘81A可以包括第一下板83、第一分隔壁84和第一空腔85。半导体封装31可以被插入第一空腔85中的一个中。多个粒状滤波器22G可以被混入或分散在第一下板83和第一分隔壁84中。每个粒状滤波器22G可以包括由与半导体封装31中的半导体基板相同或基本上相同的材料形成的粒状半导体。第一下板83可以具有比半导体封装31中的半导体基板大的厚度。
参照图33，第一托盘81B可以包括第一下板83、第一分隔壁84和第一空腔85。半导体封装31可以被插入第一空腔85中的一个中。多个粒状滤波器22G可以被包括在第一下板83中。每个粒状滤波器22G可以包括由与半导体封装31中的半导体基板相同或基本上相同的材料形成的粒状半导体。
参照图34，托盘81C可以包括第一下板83、第一分隔壁84、第一空腔85和第一托盘涂覆膜87。第一托盘涂覆膜87可以覆盖第一下板83和第一分隔壁84的表面。第一托盘涂覆膜87可以覆盖第一下板83的下表面和上表面。第一托盘涂覆膜87可以覆盖第一空腔85的底部和侧壁。半导体封装31可以被插入第一空腔85中。多个粒状滤波器22G可以被包括在第一托盘涂覆膜87中。每个粒状滤波器22G可以包括由与半导体封装31中的半导体基板相同或基本上相同的材料形成的粒状半导体。
参照图35，第一托盘81D可以包括第一下板83、第一分隔壁84、第一空腔85和第二托盘涂覆膜88。第一托盘涂覆膜87可以覆盖第一下板83的上表面。第一托盘涂覆膜87可以覆盖第一空腔85的底部。半导体封装31可以被插入第一空腔85中。多个粒状滤波器22G可以被包括在第一托盘涂覆膜87中。每个粒状滤波器22G可以包括由与半导体封装31中的半导体基板相同或基本上相同的材料形成的粒状半导体。
参照图36，第一托盘81E可以包括第一下板83、第一分隔壁84、第一空腔85和板状滤波器22P。半导体封装31可以被插入第一空腔85中的一个中。板状滤波器22P可以是由与半导体封装31中的半导体基板相同或基上相同的材料形成的板状半导体。板状滤波器22P可以具有比半导体封装31中的半导体基板大的厚度。板状滤波器22P可以附接到下板83的底部。
在另一个实施例中，如图37所示，板状滤波器22P可以附接到第一下板83的上表面。
参照图38，第一托盘81F可以包括第一下板83、第一分隔壁84、第一空腔85以及多个板状滤波器22P。半导体封装31可以被插入第一空腔85中的一个中。板状滤波器22P可以包括由与半导体封装31中的半导体基板相同或基上相同的材料形成的板状半导体。多个板状滤波器22P可以设置在第一下板83中。
在另一个实施例中，如图39所示，单个板状滤波器22P，代替多个板状滤波器22P，可以形成或设置在第一下板83中。
参照图40，托盘81G可以包括第一下板83、第一分隔壁84、第一空腔85和多个板状滤波器22P。半导体封装31可以被插入第一空腔85中的一个中。多个板状滤波器22P可以是由与半导体封装31中的半导体基板相同或基上相同的材料形成的板状半导体。板状滤波器22P可以被插入第一下板83中。多个粒状滤波器22G可以被包括在第一下板83和第一分隔壁84中。每个粒状滤波器22G可以包括由与半导体封装31中的半导体基板相同或基本上相同的材料形成的粒状半导体。
根据本发明构思的一些实施例，能够提供具有半导体滤波器的X射线系统、半导体封装以及托盘。半导体滤波器能够具有与半导体封装中的半导体基板相同或基本上相同的材料。半导体滤波器能够包括板状半导体、粒状半导体或其组合。半导体滤波器能够透射用于获得图像所需的第一波长区域中的X射线，并吸收降低半导体芯片的特性的第二波长区域中的X射线。能够基本上降低半导体器件的退化并获得清楚的图像的X射线系统能够被实现。能够基本上降低由于X射线导致的半导体器件的退化的半导体封装能够被实现。能够防止由于X射线导致的半导体器件的退化的用于半导体器件的托盘能够被实现。
以上是对实施例的说明而不应被解释为对其进行限制。尽管已经描述了几个实施例，但是本领域技术人员将容易地理解，在实施例中可以有许多修改，而在实质上没有背离新颖教导和优点。因此，所有这样的修改意在被包括在本发明构思的由权利要求书限定的范围内。在权利要求中，方法加功能条款意在覆盖这里所述的执行所述功能的结构以及结构等价物和等价结构。因此，将理解，以上是对各种实施例的说明，而不应被解释为限于所公开的具体实施例，对所公开的实施例的修改以及其他实施例旨在被包括在权利要求的范围内。
本申请要求于2013年10月16日提交的韩国专利申请No.10-2013-0123584的优先权，其公开内容通过引用整体结合于此。

Claims (20)

1.一种X射线系统，包括：
X射线源；
检测器，邻近于所述X射线源；
测试样品支架，设置在所述X射线源和所述检测器之间；以及
滤波器，设置在所述X射线源和所述测试样品支架之间，所述滤波器包括板状半导体、粒状半导体或其组合，
其中所述测试样品支架配置为装载其中具有半导体基板的半导体封装，
其中所述X射线源配置为射出X射线，所述X射线包括用于获得图像的第一波长区域和不同于所述第一波长区域的第二波长区域，
其中所述滤波器配置为透射所述第一波长区域中的X射线，并吸收或屏蔽所述第二波长区域中的X射线，并且所述滤波器包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。
2.根据权利要求1所述的X射线系统，其中所述板状半导体包括半导体晶片。
3.根据权利要求1所述的X射线系统，其中所述滤波器具有比所述半导体基板大的厚度。
4.根据权利要求1所述的X射线系统，其中所述滤波器被包括在所述半导体封装中，其中所述滤波器设置在所述X射线源和所述半导体基板之间。
5.根据权利要求4所述的X射线系统，其中所述滤波器包括与形成所述半导体基板的材料相同或基本上相同的材料。
6.根据权利要求1所述的X射线系统，还包括设置在所述半导体封装上的第一托盘，其中所述第一托盘设置在所述X射线源和所述半导体封装之间，其中所述滤波器形成在所述第一托盘中或在所述第一托盘的表面上。
7.根据权利要求6所述的X射线系统，还包括设置在所述半导体封装下面的第二托盘，使得所述半导体封装设置在所述第一托盘和所述第二托盘之间。
8.根据权利要求1所述的X射线系统，其中所述滤波器还包括包含Zn、Fe、Al、Cu、Ni、Zr、Mo、Mn、V或其组合的金属滤波器。
9.根据权利要求8所述的X射线系统，其中所述金属滤波器形成在所述板状半导体的一个表面上。
10.根据权利要求8所述的X射线系统，还包括设置在所述金属滤波器和所述板状半导体之间的绝缘层。
11.一种X射线系统，包括：
X射线源；
检测器，邻近于所述X射线源；
测试样品支架，设置在所述X射线源和所述检测器之间；
滤波器，设置在所述X射线源和所述测试样品支架之间，所述滤波器包括板状半导体、粒状半导体或其组合；以及
显示器，连接到所述检测器并显示由所述检测器中检测的信号转换的图像，
其中所述测试样品支架配置为装载其中具有半导体基板的半导体封装，并且其中所述滤波器包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。
12.根据权利要求11所述的X射线系统，还包括设置在所述半导体封装上的托盘，其中所述托盘设置在所述X射线源和所述半导体封装之间，其中所述滤波器形成在所述托盘中或在所述托盘的表面上。
13.根据权利要求11所述的X射线系统，还包括设置在所述半导体封装上的托盘，所述托盘包括：
多个空腔，每个配置为将半导体封装保持在其中；
多个分隔壁，将所述空腔彼此分隔；和
下板，限定所述空腔的底表面。
14.根据权利要求13所述的X射线系统，其中所述托盘包括邻近所述空腔的半导体滤波器，所述半导体滤波器包括与所述半导体封装中的半导体基板相同的材料。
15.根据权利要求11所述的X射线系统，还包括第一托盘和第二托盘，使得所述半导体封装设置在所述第一托盘和所述第二托盘之间。
16.一种X射线系统，包括：
X射线源；
检测器，邻近于所述X射线源；
测试样品支架，设置在所述X射线源和所述检测器之间；以及
滤波器，设置在所述X射线源和所述测试样品支架之间，所述滤波器包括板状半导体、粒状半导体或其组合，
其中所述测试样品支架配置为装载其中具有半导体基板的半导体封装，
其中所述X射线源配置为射出X射线，所述X射线包括用于获得图像所需的第一波长区域和降低所述半导体封装的半导体芯片的特性的第二波长区域，
其中所述滤波器配置为透射所述第一波长区域中的X射线，并吸收或屏蔽所述第二波长区域中的X射线。
17.根据权利要求16所述的X射线系统，其中所述滤波器包括Si、Ge、GaAs、InP、InGaAs、InGaAsP或其组合。
18.根据权利要求16或17所述的X射线系统，其中所述滤波器包括与形成所述半导体基板的材料相同或基本上相同的材料。
19.根据权利要求16或17所述的X射线系统，其中所述第二波长区域在10nm至100nm的范围，所述第一波长区域在0.01nm至10nm的范围。
20.根据权利要求19所述的X射线系统，其中所述第一波长区域中的X射线具有12KeV至120KeV的强度，所述第二波长区域中的X射线具有0.1KeV至12KeV的强度。
CN201910504815.6A 2013-10-16 2014-09-25 具有x射线吸收滤波器的x射线系统、半导体封装和托盘 Active CN110136862B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020130123584A KR102171020B1 (ko) 2013-10-16 2013-10-16 엑스레이 흡수 필터를 갖는 엑스레이 시스템, 반도체 패키지, 및 트레이
KR10-2013-0123584 2013-10-16
CN201410497853.0A CN104576432B (zh) 2013-10-16 2014-09-25 具有x射线吸收滤波器的x射线系统、半导体封装和托盘

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410497853.0A Division CN104576432B (zh) 2013-10-16 2014-09-25 具有x射线吸收滤波器的x射线系统、半导体封装和托盘

Publications (2)

Publication Number Publication Date
CN110136862A CN110136862A (zh) 2019-08-16
CN110136862B true CN110136862B (zh) 2023-01-03

Family

ID=52809666

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410497853.0A Active CN104576432B (zh) 2013-10-16 2014-09-25 具有x射线吸收滤波器的x射线系统、半导体封装和托盘
CN201910504815.6A Active CN110136862B (zh) 2013-10-16 2014-09-25 具有x射线吸收滤波器的x射线系统、半导体封装和托盘

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410497853.0A Active CN104576432B (zh) 2013-10-16 2014-09-25 具有x射线吸收滤波器的x射线系统、半导体封装和托盘

Country Status (3)

Country Link
US (3) US9728293B2 (zh)
KR (1) KR102171020B1 (zh)
CN (2) CN104576432B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102171020B1 (ko) * 2013-10-16 2020-10-29 삼성전자주식회사 엑스레이 흡수 필터를 갖는 엑스레이 시스템, 반도체 패키지, 및 트레이
KR20180051175A (ko) * 2016-11-08 2018-05-16 주식회사 쎄크 저에너지 엑스레이 저감을 위한 필터, 이를 포함하는 엑스레이 튜브 및 엑스레이 시스템
EP3419050A1 (en) * 2017-06-23 2018-12-26 ams International AG Radiation-hardened package for an electronic device and method of producing a radiation-hardened package
CN107731652B (zh) * 2017-09-18 2019-09-06 中国科学院电子学研究所 辐射射线检测装置及其制备方法
KR102487841B1 (ko) * 2018-03-14 2023-01-11 삼성전자주식회사 반도체 패키지
JP2024079173A (ja) * 2022-11-30 2024-06-11 株式会社日立パワーソリューションズ 欠陥検査システム及び欠陥検査方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0361840A (ja) * 1989-07-31 1991-03-18 Kagaku Keisatsu Kenkyusho Ｘ線吸収スペクトル測定装置
KR20020072983A (ko) * 2001-03-14 2002-09-19 삼성전자 주식회사 엑스선 광전자 분광장치
CN101861529A (zh) * 2007-10-04 2010-10-13 丹麦技术大学 用于检测能量在150eV至300keV范围内的粒子辐射的检测器以及具有这种检测器的材料映像装置
CN101923061A (zh) * 2009-06-12 2010-12-22 精工电子纳米科技有限公司 X射线透射检查装置及x射线透射检查方法
WO2013068745A2 (en) * 2011-11-08 2013-05-16 Ibex Innovations Ltd X-ray detection apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931852A (en) * 1986-06-13 1990-06-05 Advanced Micro Devices, Inc. High thermal conductivity/low alpha emission molding compound containing high purity semiconductor filler and integrated circuit package
IL106265A (en) * 1992-07-13 1999-07-14 Hughes Aircraft Co External conductive optical filter
JPH09304598A (ja) * 1996-05-09 1997-11-28 Nikon Corp Ｘ線用フィルタ及びｘ線顕微鏡
KR100277698B1 (ko) * 1997-10-01 2001-01-15 이계철 격자도움수직결합형반도체광필터
GB2357414A (en) 1999-12-16 2001-06-20 Secr Defence Fast detection of X-rays using detector arrays and energy discrimination
JP2002243671A (ja) * 2001-02-22 2002-08-28 Kansai Tlo Kk Ｘ線フィルタ、及び蛍光ｘ線分析装置
DE10154481B4 (de) 2001-11-08 2005-02-10 Siemens Ag Medizinische Röntgenanlage mit einer Vorrichtung zum Filtern eines Röntgenstrahlenbündels
US6751294B1 (en) 2002-08-08 2004-06-15 Advanced Micro Devices, Inc. Prevention of parametic or functional changes to silicon semiconductor device properties during x-ray inspection
US7315611B2 (en) 2003-06-03 2008-01-01 Monochromatic X-Ray Technologies, Inc. X-ray reflector exhibiting taper, method of making same, narrow band x-ray filters including same, devices including such filters, multispectral x-ray production via unispectral filter, and multispectral x-ray production via multispectral filter
WO2005060011A1 (ja) * 2003-12-16 2005-06-30 National University Corporation Shizuoka University 広域エネルギーレンジ放射線検出器及び製造方法
FR2865813B1 (fr) 2004-01-30 2006-06-23 Production Et De Rech S Appliq Masque a motifs proteges, pour la lithographie par reflexion dans le domaine de l'extreme uv et des rayons x mous
KR101213661B1 (ko) 2005-03-31 2012-12-17 스태츠 칩팩, 엘티디. 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
US7329876B2 (en) * 2006-01-26 2008-02-12 Xtreme Technologies Gmbh Narrow-band transmission filter for EUV radiation
ATE495529T1 (de) 2006-12-04 2011-01-15 Koninkl Philips Electronics Nv Strahlungsfilter, der die spektrale zusammensetzung der strahlung nicht verändert
KR20080060078A (ko) * 2006-12-26 2008-07-01 삼성전자주식회사 반도체 패키지 테스트용 실리콘 커넥터
JP2008261650A (ja) 2007-04-10 2008-10-30 Ntt Advanced Technology Corp 軟ｘ線フィルタ及びその製造方法
CN101853710B (zh) * 2009-03-31 2014-11-19 Ge医疗系统环球技术有限公司 滤波器及利用该滤波器的x射线成像设备
US9293420B2 (en) * 2009-06-29 2016-03-22 Cypress Semiconductor Corporation Electronic device having a molding compound including a composite material
KR101041752B1 (ko) * 2011-02-01 2011-06-17 주식회사 시지트로닉스 다단형 구조의 반도체 필터 및 그 제조방법
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
US9129715B2 (en) * 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
KR102171020B1 (ko) * 2013-10-16 2020-10-29 삼성전자주식회사 엑스레이 흡수 필터를 갖는 엑스레이 시스템, 반도체 패키지, 및 트레이
KR20180051175A (ko) * 2016-11-08 2018-05-16 주식회사 쎄크 저에너지 엑스레이 저감을 위한 필터, 이를 포함하는 엑스레이 튜브 및 엑스레이 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0361840A (ja) * 1989-07-31 1991-03-18 Kagaku Keisatsu Kenkyusho Ｘ線吸収スペクトル測定装置
KR20020072983A (ko) * 2001-03-14 2002-09-19 삼성전자 주식회사 엑스선 광전자 분광장치
CN101861529A (zh) * 2007-10-04 2010-10-13 丹麦技术大学 用于检测能量在150eV至300keV范围内的粒子辐射的检测器以及具有这种检测器的材料映像装置
CN101923061A (zh) * 2009-06-12 2010-12-22 精工电子纳米科技有限公司 X射线透射检查装置及x射线透射检查方法
WO2013068745A2 (en) * 2011-11-08 2013-05-16 Ibex Innovations Ltd X-ray detection apparatus

Also Published As

Publication number Publication date
KR102171020B1 (ko) 2020-10-29
KR20150044515A (ko) 2015-04-27
US20150103974A1 (en) 2015-04-16
US20170301591A1 (en) 2017-10-19
US11217495B2 (en) 2022-01-04
CN104576432A (zh) 2015-04-29
CN110136862A (zh) 2019-08-16
US9728293B2 (en) 2017-08-08
CN104576432B (zh) 2019-07-05
US20200402864A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
CN110136862B (zh) 具有x射线吸收滤波器的x射线系统、半导体封装和托盘
US8164181B2 (en) Semiconductor device packaging structure
US20190006298A1 (en) Platform with thermally stable wireless interconnects
US9490560B2 (en) Multi-array bottom-side connector using spring bias
US20190131196A1 (en) Integrated Circuit with Dielectric Waveguide Connector Using Photonic Bandgap Structure
US9780510B2 (en) Socket contact techniques and configurations
US20160358891A1 (en) Opossum-die package-on-package apparatus
Chang et al. Development and characterization of new generation panel fan-out (P-FO) packaging technology
US8823164B2 (en) Heatsink attachment module
US20130221500A1 (en) System-In-Package with Integrated Socket
US10128205B2 (en) Embedded die flip-chip package assembly
US10497651B2 (en) Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
WO2017171807A1 (en) Semiconductor package with electromagnetic interference shielding using metal layers and vias
US11735495B2 (en) Active package cooling structures using molded substrate packaging technology
US9390992B2 (en) Semiconductor packages including a metal layer between first and second semiconductor chips
WO2019089775A1 (en) Galvanic signal path isolation in an encapsulated package using a photonic structure
TW200908243A (en) Flip chip with interposer, and methods of making same
US9478881B2 (en) Snap connector for socket assembly and associated techniques and configurations
US11818832B2 (en) Socket load regulation utilizing CPU carriers with shim components
US20170330812A1 (en) Semiconductor package with barrier for radio frequency absorber
US12107054B2 (en) Semiconductor package, semiconductor device and shielding housing of semiconductor package
US20240371786A1 (en) Semiconductor package, semiconductor device and shielding housing of semiconductor package
US20230387079A1 (en) Radiation hardened semiconductor devices and packaging
US20240096732A1 (en) Semiconductor package fixture and methods of manufacturing
US20230397323A1 (en) Package bottom side thermal solution with discrete hat-shaped copper spreader component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant