CN110115028B - 具有共享转移栅极的全局快门像素结构 - Google Patents

具有共享转移栅极的全局快门像素结构 Download PDF

Info

Publication number
CN110115028B
CN110115028B CN201780079026.1A CN201780079026A CN110115028B CN 110115028 B CN110115028 B CN 110115028B CN 201780079026 A CN201780079026 A CN 201780079026A CN 110115028 B CN110115028 B CN 110115028B
Authority
CN
China
Prior art keywords
pixel
charge
transfer gate
pixel structure
storage element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780079026.1A
Other languages
English (en)
Other versions
CN110115028A (zh
Inventor
T·埃尔卡特比
C·S·巴姆吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN110115028A publication Critical patent/CN110115028A/zh
Application granted granted Critical
Publication of CN110115028B publication Critical patent/CN110115028B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/32—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4915—Time delay measurement, e.g. operational details for pixel components; Phase measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/271—Image signal generators wherein the generated image signals comprise depth maps or disparity maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/11—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths for generating image signals from visible and infrared light wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提出了飞行时间传感器或其他成像传感器中的像素布置，其包括：被配置成累积与入射光相关的电荷的感测元件；以及邻近该感测元件并被配置成选择性地控制像素布置中的电荷的转移的两个转移栅极。在集成阶段期间，用于全局快门的电荷存储元件基于第一转移栅极的激活和第二转移栅极的停用来存储从感测元件接收到的电荷的第一部分。在复位阶段期间，扩散节点基于第一转移栅极的停用和第二转移栅极的激活来接收从感测元件接收到的电荷的第二部分。在像素读出阶段期间，扩散节点基于第一转移栅极的激活和第二转移栅极的激活来接收从电荷存储元件接收到的电荷的第一部分。

Description

具有共享转移栅极的全局快门像素结构
背景
数字成像传感器在许多设备和系统中(诸如在数字相机中)被采用以捕捉图像。成像传感器采用检测像素的大型半导体阵列，其可包括电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)器件，等等。成像传感器可被配置成捕捉跨越可见光和红外光范围两者的电磁频谱的范围。在飞行时间(TOF或ToF)相机中还采用其他类型的成像传感器，其使用由成像传感器进行测量或检测的精确定时的光发射来测量场景的深度。许多ToF系统在集成的差分像素阵列中使用差分像素结构，其可以在相关联的检测阶段期间检测入射光。这些ToF相机可以在其中标识场景中的各对象之间的相对深度是有用的应用中被采用，诸如交互式游戏设备、虚拟现实设备、增强现实设备、工业控制、医疗扫描仪或其他设备。
概览
提出了飞行时间传感器或其他成像传感器中的像素布置，其包括：被配置成累积与入射光相关的电荷的感测元件；以及邻近该感测元件并被配置成选择性地控制像素布置中的电荷的转移的两个转移栅极。在集成阶段期间，用于全局快门的电荷存储元件基于对第一转移栅极的激活和对第二转移栅极的停用来存储从感测元件接收到的电荷的第一部分。在复位阶段期间，扩散节点基于第一转移栅极的停用和第二转移栅极的激活来接收从感测元件接收到的电荷的第一部分。在像素读出阶段期间，扩散节点基于对第一转移栅极的激活和对第二转移栅极的激活来接收从电荷存储元件接收到的电荷的第一部分。
提供本概览以便以简化的形式介绍将在以下详细描述中进一步描述的概念的选集。可以理解，本概览并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图简述
参考以下附图可更好地理解本公开的许多方面。尽管结合这些附图描述了若干实现，但是本公开不局限于本文中所公开的这些实现。相反，意图是要覆盖所有的替换方案、修改和等价物。
图1例示了一实现中的飞行时间相机环境。
图2例示了一实现中的飞行时间感测系统的系统图。
图3例示了一实现中的像素结构的顶视图。
图4例示了一实现中的像素结构的顶视图。
图5例示了示例像素结构的顶视图。
图6例示了示例像素结构的顶视图。
图7例示了适用于实现本文中所公开的任何架构、过程、方法和操作场景的示例控制器。
技术公开
诸如可见红-绿-蓝(RGB)波长成像传感器、红外成像传感器、二维(2D)成像传感器和基于飞行时间(ToF)的三维(3D)成像传感器之类的成像传感器已在消费产品、智能电话、游戏系统、工业自动化、医疗成像、汽车驾驶辅助、科学成像、虚拟现实系统、增强现实系统以及其他相关领域中找到了多种应用。ToF传感设备共享可见或红外波长传感器(诸如RGB成像传感器)的某些方面，但也具有一些独特的特性。例如，ToF传感器可通过使用用于测量的精确定时的主动照明以及专用的差分像素结构来传递3D图像的深度信息。连续波相位调制的ToF检测器具有包括多相位和多频率的复杂的操作以便捕捉单个深度图像估计。尽管ToF系统可采用各种波长的光，但是在本文的许多示例中将讨论红外(IR)光。应该理解，可采用其他波长的光。
存在一种减小可检测红外或可见光的半导体传感器的尺寸的工业驱动力。归因于诸如运动感测输入设备、增强现实设备和虚拟现实设备之类的新兴产品，对高分辨率(即，每单位面积像素更多)图像传感器和ToF传感器的需求正在增加。除了分辨率考量之外，相关联的成像传感器的尺寸也减小，以降低物理封装限制并降低功耗。随着各种类型的成像传感器尺寸的减小，这些尺寸降低有时通过形成在半导体基板上的各个体结构的较低特征尺寸来实现。然而，由于可制造性问题以及用于感测光的感测结构的最小尺寸要求，特征尺寸降低可能会遇到限制，尤其是在其中每个像素通常采用更多晶体管的ToF传感器中使用的差分结构中。在本文的示例中，讨论了可在ToF相机系统中采用的各种增强的成像传感器和像素布置。然而，应当理解，尽管下文讨论了许多差分像素ToF示例，但是非差分像素成像阵列(诸如RGB成像传感器和红外成像传感器)也可采用本文所讨论的增强。讨论像素阵列架构和定时方法以克服在减小成像传感器的尺寸和复杂性方面的问题，这也减小了系统成本和功耗。
当成像传感器的像素被复位时，像素的最终复位电压可能存在不确定度。在集成阶段之前像素被复位至的电压不确定度可被显示为
Figure BDA0002101066990000031
其中C是像素的读出电容，k是玻尔兹曼常数，而T是成像传感器的绝对温度，单位为开尔文。这种被称为“kTC噪声”的不确定度会在经捕捉的图像中产生噪声，因为从像素读取的最终值是经收集的电荷和初始复位值之和。此外，不确定度随着像素缩小和C变小而增加。由于相关联的读出电容很小，小像素尺寸会受到高kTC噪声的影响。为了改进由kTC噪声引起的不确定度，可在图像传感器中采用相关双采样(CDS)技术。然而，CDS技术增加了图像传感器(尤其是ToF传感器)的复杂性和功耗。
为了降低kTC噪声，通常采用电路系统从存储在临时存储元件中的集成电压中减去复位电压来建立补偿结果，该补偿结果至少部分地降低相关联的像素布置的读出电压不确定度。在像素复位之后测量像素的复位电压(V)(Vreset)。在收集与经捕捉的光相关的电荷的集成过程之后，像素上会存在值Vintegration。然后可通过Vsignal＝Vintegration-Vreset来确定由像素集成的信号。
在一些示例中，数字域电路系统被用于通过(针对Vreset)使用额外的模数转换(ADC)电路系统，并使用数字存储器在集成过程期间存储经数字化的Vreset值来减小数字域中的读出电压不确定度(例如kTC噪声)。然而，使用额外的ADC电路系统会增加复杂性，使所得到的像素数据受到额外的ADC或放大器噪声，以及任何相关联的ADC电路的动态范围的限制的影响，部分原因是Vreset可变化并消耗相关电路系统的差分动态范围。此过程可被称为数字双相关采样(DDCS)。
图像传感器中的全局快门像素描述了具有附加电压域或电荷域全局快门存储元件的像素，诸如“金属”电容器、电荷栅极或p-n结节点。CDS操作的第一像素样本可被存储在此附加全局快门存储元件中，然后附加的第二像素样本可在像素阵列的相关联的列放大器电路系统中的模拟域电路中被减去。本文的各示例将全局快门存储元件连同增强的转移栅极结构一起合并到ToF像素中。在本文讨论的增强的ToF像素中包括全局快门可导致集成数字存储器利用率方面的显著降低并且可减小相关联的ADC功耗，同时提供高分辨率的ToF图像传感器。
通常，ToF架构中的电光(混频器)解调光电检测器的结构采用比标准非ToF(有源像素)图像传感器更多的栅极结构。差分ToF相位解调检测器(有时称为量子效率调制检测器)的一个示例由6T+2个附加转移栅极组成，其可能被认为是8T像素，其中“T”表示一定数量的个体栅极结构或控制电荷流动的多晶硅栅极区域。将全局快门特征与ToF检测器相集成，可在全局快门ToF像素中驱动高达12T(6T+6转移栅极)的部件数量。如果还包括环境光适应特征，诸如抗光晕特征，则采用另外两个转移栅极和至少另外两个附加的n+扩散节点。此配置产生具有至少两个浮动扩散节点外加两个n+(Vdd)扩散节点的14T像素。针对ToF像素设计的该大数量栅极结构可能会限制较小像素和阵列尺寸的发展，并可能对像素的高性能效率方面增加挑战。此外，在各像素中增加的栅极结构可能需要为添加的信号进行更多的水平和垂直金属化布线，这导致增加寄生电容和功耗，以及使像素设计和金属化布线复杂化。
有利地，本文的像素布置提供了具有减少数量的栅极结构的全局快门(GS)ToF像素结构，其也支持环境适应操作。像素布置可包括12T且仅包括两个浮动扩散以取代14T且两个浮动扩散节点以及两个n+扩散节点。本文的像素布置可以按各种特征尺寸(诸如小于5μm×5μm)、相对高的操作性能以及每个像素的减少数量的金属化布线来实现。另外，本文的像素布置允许在“奇数”和“偶数”全局快门元件之间增强布线的多路复用。例如，像素阵列可在两个相邻像素列之间具有共享列放大器。而且，可启用奇数/偶数列多路复用方案，其允许在两个相邻像素之间进行2至1的电荷合并(binning)操作，以实现更高的信噪比(SNR)操作，同时最小化ToF图像传感器中的附加信令或布线。这种多路复用的示例如图6所示。
作为可采用本文讨论的增强像素结构和ToF传感器的第一示例，给出了图1。图1是例示ToF相机环境100的系统图。环境100包括飞行时间相机系统110和场景元素101-102。示出了ToF相机系统110的详细视图，其包括被安装在一个或多个电路板123上的发射器120、ToF传感器121和ToF处理电路系统122。ToF相机系统110通过通信链路125与外部系统通信。在一些示例中，发射器120和图像处理电路系统的元件被包括在传感器121中。
在操作中，ToF相机系统110使用发射器120发射光111以照明场景103中的元素，诸如场景元素101-102。光111从场景103中的对象和元素反射离开并且被传感器121接收为经反射的光112。传感器121可被配置成检测场景中的由经反射的光112照明的对象和元素，或替换地检测场景中的由环境光113照明的对象和元素。传感器121可使用传感器121的半导体基板上的像素阵列来检测光。
一旦传感器121检测到相关联的光后，就将代表此经检测的光的像素数据提供给ToF处理电路系统122，该ToF处理电路系统122处理像素数据以确定一个或多个图像，其中至少一个图像包括由照明产生的场景深度图。传感器121可具有相关联的过滤元件，以允许检测IR光或可见光的选择性部分。
返回参考图1的元件，发射器120可包括一个或多个光发射器，诸如发光二极管(LED)、激光发射器、激光二极管发射器或其他组件。发射器120还可包括被配置成向发射器120提供功率以及使光的发射与由ToF处理电路系统122提供的定时信号同步的各种驱动程序电路系统。
传感器121包括连同相关联的驱动程序、电源和输出电路系统一起被形成在半导体基板上的像素阵列。各个体像素可结合在CCD像素或CMOS像素中找到的技术和半导体结构以及其他基于半导体的光检测技术和元件。传感器121的进一步的示例将在本文中的图3-7中进行讨论。
链路125包括用于与外部系统(诸如计算设备、微处理器、服务器、网络设备、智能电话设备或其他处理系统)通信的一个或多个有线或无线通信链路。链路125可携带诸如由ToF相机系统110确定的成像数据和相关数据，或者可携带由外部控制系统转移的命令和指令。链路125可包括通用串行总线(USB)接口、外围组件互连高速(PCIe)接口、无线接口、IEEE 802.15(蓝牙)无线链路、IEEE 802.11(WiFi)无线链路、直接媒体接口(DMI)、以太网接口、联网接口、串行接口、并行数据接口或其他通信或数据接口(包括其组合、变体和改进)。
为了进一步例示图1的元件并提供一个示例ToF相机系统的详细视图，给出了图2。图2是例示ToF感测系统200的框图。系统200的元件可被结合到ToF相机系统110的元件中。图2包括场景内的感兴趣对象201，该场景由系统200成像以标识至少对象201的ToF信息，并通过通信链路251将此信息提供给外部系统250。ToF信息(诸如ToF信号)可包括与检测到的经发射的光脉冲和参考信号之间的相移成比例的信号。ToF信号可被用来确定距场景中的经发射的光从其反射的对象(诸如对象201)的距离。虽然红外光(IR)在图2中进行了讨论，但应该理解的是，可采用其他合适波长的光。
系统200包括IR发射器210、射频(RF)调制器211、控制器212、光学器件220、传感器221和相位模块222。RF调制器211包括生成RF调制信号240且由控制器212通过链路231控制的系统振荡器。RF调制信号240通过链路230被提供给IR发射器210以作为IR光203发射。经发射的IR光203由IR发射器210根据RF调制信号240进行调制，并照明对象201。
经历飞行时间延迟，向后散射的经反射的IR光203由光学器件220接收且经由光学路径236被提供到传感器221上。传感器221包括至少一个像素或一个像素阵列。RF调制器211同时通过链路232将参考信号作为RF调制信号240转移到相位模块222。相位模块222由控制器212通过链路234来控制。相位模块222使用RF调制系统240解调通过233接收到的像素数据作为相位处理的基线。可见光检测可以由可见光源和检测器提供，该可见光检测在一些示例中包括环境光检测。
转到图2的元件，IR发射器210可包括可以根据RF调制信号240进行调制的发光二极管、二极管激光器或其他IR光发射器。RF调制器211包括基于来自控制器212的控制指令生成RF已调制信号的各种电路系统。RF调制器211可包括晶体振荡器、时钟生成电路系统、锁相环(PLL)电路系统或其他调制电路系统。相位模块222包括相位比较器电路，该相位比较器电路可产生RF调制信号240与通过链路233从传感器221发送的信号之间的相移，以供在确定飞行时间(ToF)信号时使用。在一些示例中，RF调制器211和相位模块222被组合成单个电路模块。传感器221包括被用于确定对象201的ToF信息的IR光传感器。传感器221包括本文中所讨论的用于各种像素阵列和像素架构的元件。光学器件220可包括可以使至少IR光通过并聚焦的光学接口元件。光学器件220可包括用于将入射光光学地耦合到传感器221上的棱镜、光学粘合剂、透镜、反射镜、漫射器、光纤等。链路230-235可各自包括有线或无线链路以互连图2的相关联的模块。当被组合到一个或多个印刷电路板上时，链路230-235可包括印刷电路迹线。
控制器212可包括通信接口、网络接口、处理系统、计算机系统、微处理器、存储系统、存储介质或一些其他处理设备或软件系统，并且可以分布在多个设备之间。控制器212的示例可包括软件，诸如操作系统、日志、数据库、实用程序、驱动程序、高速缓存软件、联网软件以及被储存在非瞬态计算机可读介质上的其他软件。图8中示出了控制器212的进一步的示例。外部系统250可包括网络设备、计算设备、游戏平台、虚拟现实系统、增强现实系统或其他设备(包括其组合)。系统200还可包括电源电路系统和装备、外壳、机架元件或通风/冷却系统以及出于清楚起见未在图2中示出的其他元件。
现在转向图3和图4，这些图示出了各种像素布置中的共享转移栅极结构的示例实现。然而，替换布置也可被用于共享转移栅极结构。图5和6示出了几种替换布置。这些布置可被用于差分ToF像素或被用于单端非ToF像素配置，包括其组合。图3-6中的像素布置的部分可被用于单侧像素、差分像素或多抽头ToF像素。此外，尽管图3-6中的像素布置包括多晶硅指状物栅极作为光感测元件，但是具有其他光感测元件(诸如销式光电二极管(pinnedphotodiodes))的像素可与本文中的共享转移栅极和电荷存储布置一起用于可见光、RGB、红外或其他感测应用中。尽管本文使用术语“成像”，但应该理解，“成像”可以指2D成像和深度图检测传感器和感测设备两者。
图3例示了像素结构300的顶视图半导体拓扑。像素结构300例示了一个像素“间距”，其包括被配置成感测ToF应用中的光的一个差分像素结构。像素结构300包括可被包含在许多像素阵列中以形成图像传感器的像素结构。例如，图3中示出了成像传感器370，其包括像素阵列371和像素控制电路系统372。在图3中，示出了像素结构300的顶视图，其表示成像传感器370的单个差分像素结构区域。
像素结构300中的像素被配置成感测从顶部传播到像素结构且进入图面中的入射光。此示例被称为前侧照明(FSI)。其他配置是可能的，其中像素被配置成感测从底部传播到像素结构且从图面传出的入射光，这被称为背侧照明(BSI)。相关联的滤光组件都位于光源和像素之间，即在FSI示例中的“顶部”侧，以及在BSI示例中的“背面”侧。尽管图3示出了差分ToF像素结构，但是可诸如在RGB成像像素或红外成像传感器中采用针对非差分像素结构的类似布置。虽然多晶硅栅极通常优选地作为ToF传感器中的光电检测器元件，但是诸如销式光电二极管之类的其他光电检测器可与本文描述的像素布置一起用于其他类型的基于像素的传感器中。图3中未示出集成成像传感器的各种其他结构和元件，诸如基本上覆盖像素结构的后端氧化物，以及为清楚起见省略的其他元件。
使用各种光刻制造工艺(诸如蚀刻、沉积、遮蔽、扩散、离子注入等)来使各种结构形成在其上的半导体基板被采用。半导体晶片通常被用作基板，在此示例中，该基板是图3中被标记为330的p型晶片。虽然n型晶片可被采用，但为了清楚起见，本文中的示例将重点放在p型晶片上。
像素结构300包括差分像素结构，其被配置成感测用于飞行时间技术或其他应用的光。在像素结构300的一个实现中，与入射红外光相关的光电荷被收集到差分多晶硅指状物311和321中。多晶硅指状物311和321以差分方式布置和操作，具有第一“A侧”结构310和第二“B侧”结构320。尽管未在图3中示出，但是多晶硅指状物311和321可在其两者之间形成浅沟槽隔离(STI)屏障，并且在下方建立p型掺杂。STI屏障的其他示例如图4-5所示。
A侧310包括元件311-316，而B侧320包括类似元件321-326。像素阵列371的A侧的多晶硅指状物全部用第一时钟调制，像素阵列371的B侧的多晶硅指状物全部用第二时钟调制。A侧和B侧的多晶硅指状物通常在半导体基板上彼此平行取向。图3和4示出了A侧和B侧的“平行”取向，而图5和6示出了可能包括平行或反平行取向的替换布局。图3中的各示例将重点放在A侧元件操作和结构上，但是应该理解，可对B侧元件采用类似的操作和结构。
在此示例中，元件311、313、314、315、321、323、324和325各自包括具有相关联的多晶硅(多晶体硅)栅极的结构。元件311、313、314、315、321、323、324和325可包括金属氧化物半导体(MOS)栅极，其中“金属”可以是多晶硅或任何合适的材料。相关联的栅极氧化物区域可被包括在像素结构300的元件311、313、314、315、321、323、324和325的一些或全部之下，但是为了清楚起见未在图3中示出。栅极氧化物可以是二氧化硅或任何合适的介电材料。在像素结构300的制造期间，基板330的表面的某些区域通常是p掺杂的，从而阻碍电荷在各多晶硅元件之间转移。如果注入发生于多晶硅在间隔区域中沉积之后，则多晶硅间隔可被建立得足够小以在p-注入期间基本上被氧化物多晶硅隔离物保护。
各个体像素各自包括个体光电检测器，其可包括有源像素传感器(CMOS)型像素、光敏二极管、光栅二极管或销式光电二极管以及其他光电检测器。销式二极管或类似结构可被用于收集和存储可见光/RGB像素中的电荷。但是，销式二极管不适合用于差分/ToF像素。相反，ToF像素可采用被称为多晶硅指状物栅极的特殊结构来收集与入射光有关的光电荷。此外，为了在半导体基板上为这些多晶硅指状物阵列留出足够的空间，电荷处理结构和电荷存储结构应采用比由销式二极管提供的配置更紧凑的配置。对于如图3中描述的差分像素，保持电隔离的两个这样的光电荷收集区域被采用。电荷由入射光建立并作为少数载流子被存储在相关联的多晶硅栅极之下，其每单位面积的电荷容量远大于销式二极管。在图3的示例中，采用非常轻掺杂的p型基板，因此少数载流子是电子(负电荷)而多数载流子是空穴(正电荷)。
现在转到A侧结构310的操作和元件，来自多晶硅指状物311的电荷在两个电压(诸如预定的高电压电平和低电压电平)之间调制。当相关联的多晶硅指状物311被驱动到高电压电平时，电荷由与入射光有关的多晶硅指状物311收集，而当多晶硅指状物311被驱动到低电压电平时，电荷被转移到用于全局快门的电荷存储元件，诸如在图3中所示的多晶硅电荷存储元件315。然而，一旦电荷被转移到相关联的电荷存储元件(诸如电荷存储元件315)，就应该优选地基本上不会返回到多晶硅指状物311。为了使电荷穿梭到电荷存储元件315并防止电荷大量返回到多晶硅指状物311，采用转移栅极313和314。转移栅极313和314可被用于像素布置300中以将多晶硅指状物与用于读出的相关联的浮动扩散元件312隔离。在ToF系统中，电荷优选地仅由多晶硅指状物(而不是由被驱动到相对高电压的电荷存储元件)根据入射光建立。
电荷存储元件315可由MOS结构形成。此MOS结构可包括多晶硅或金属化门结构。为了进一步实现此操作，将电荷存储元件315置于“p阱”316中，该“p阱”316对于在p陷外部产生的电荷来说通常是不能穿透的。优选地，p阱316是轻掺杂的逆行p阱，其掺杂出于此目的而被调整。“p”掺杂剂可阻碍电荷转移到电荷存储元件315中，然而，这种阻碍可通过向电荷存储元件315施加较高的电势/偏压和向至少转移栅极313施加适当的偏压来克服。因此，p阱316经由电荷存储元件315的适当偏压和转移栅极313-314的选择性激活来接收电荷，这允许电荷存储元件315从相关联的多晶硅指状物311接收电荷。
在半导体基板330中，位于电荷储存元件315之下的p阱可包括p型掺杂剂阱，其中p型掺杂剂阱包括比基板330更高的p型掺杂水平。像素阵列371的其他元件可被包括在p阱结构中，诸如输出电路系统333或转移栅极313-314。P阱316可在形成转移栅极313-314的多晶硅/栅极区域之间的间隔区域中开始。
ToF像素中的全局快门操作由图3中的结构提供。具体而言，电荷存储元件315(和325)提供对从多晶硅指状物311接收的集成电荷的存储。像素阵列371的所有像素可以同时捕捉场景，并且相关联的光电荷被集成并存储在相关联的电荷存储元件中直到从像素读出。在集成/捕捉过程之后，电荷存储元件315中的电荷最终被数字化以供ToF/成像应用使用。然而，在执行此数字化之前，首先将由电荷存储元件315累积的电荷转换为相应的电压，然后可对所得到的电压执行各种校正、关联或补偿。为了从电荷存储元件315累积的电荷生成电压，采用浮动扩散元件312。浮动扩散元件312上的电压变化表示电荷存储元件315中的电荷数量。基板330中的n型掺杂剂阱(n+)包括浮动扩散元件312。然而，n+区域也可被放置在类似于阱316的p阱中，以减少n+区域的寄生光电荷收集。如前所述，电荷存储元件315下方的电荷是少数载流子，并因此可对浮动扩散元件312执行相对完整的电荷转移。
转移栅极313-314被用于选择性地使电荷在像素结构300中穿梭，诸如从指状物311到电荷存储元件315，以及从电荷存储元件315到浮动扩散元件312。在集成阶段期间，转移栅极314被激活并且转移栅极313被停用以使电荷从指状物311穿梭到电荷存储元件315。在复位阶段期间(即，为了环境适应或抗光晕)，转移栅极313被激活并且转移栅极314被停用以使中间电荷从指状物311排出到浮动扩散元件312。此中间电荷是累积在像素结构的测量相位之间的不期望的电荷(诸如来自入射到多晶硅指状物311的环境光)，并且转移栅极313在复位阶段期间被激活以使此不期望的电荷从多晶硅指状物311和从扩散节点312排出。此复位阶段可为像素结构300提供抗光晕特征。例如，如上所述操作阵列371的每个像素的转移栅极以建立对像素阵列371的全局复位操作，其使任何潜在电荷从相关联的电荷中清除或排出以实现更精确的测量阶段。在像素读取阶段期间，转移栅极313和转移栅极314两者都被激活，以将存储在电荷存储元件315中的电荷转储到浮动扩散元件312中作为电压读出。可采用附加的初始化阶段(即对整个像素操作的初始复位)以通过激活两个转移栅极并使残余电荷从多晶硅指状物311和电荷存储元件315两者穿梭到耦合至Vdd的扩散节点312中来确保多晶硅指状物311和电荷存储元件315两者完全复位。
每个转移栅极的激活或停用可包括将相关联的转移栅极偏压至适当的电压电平，诸如逻辑高或逻辑低，以及其他电压电平。这些电压电平可在A侧结构310的各元件之间建立电势偏压以使电荷根据需要穿梭。例如，转移栅极314可在集成过程期间被驱动到相对高的电压以允许来自311的电荷到达电荷存储节点315，而转移栅极313可在集成过程期间被驱动到0V以停用转移栅极313并防止将电荷转储到扩散节点312。在通过相关联的输出电路系统333读出浮动扩散元件312处的电压期间，驱动转移栅极313-314的电压以差分方式升高到0V以上，以允许电荷转移到浮动扩散元件312。应当理解，上文提及的电压仅仅是示例性的，并且适当的电压或偏压被选择以实现期望的操作。在下面的图4中找到对转移栅极313-314的操作的进一步讨论。
图4包括像素结构400，该像素结构包括图3的像素结构300的代表性数量的元件。为清楚起见，省略了图3的一些元件。图4还示出了示例性输出电路系统461，然而可替代地包括不同的复位和读出元件。图4示出了在相关联的A侧460和B侧462中的差分多晶硅指状物的“平行”布置。A侧元件包括多晶硅指状物311、浮动扩散元件312、T1转移栅极314、T2转移栅极313、电荷存储元件315和A侧输出电路461。A侧输出电路461包括复位栅极421和形成源极跟随器布置的读出栅极422-423。B侧元件包括多晶硅指状物321、浮动扩散元件322、T1转移栅极324、T2转移栅极323、电荷存储元件325。A侧460和B侧462的元件可具有浅沟槽隔离(STI)屏障(317、327)，其被形成以建立与各种A侧460和B侧462元件相关联的“有源区域”。
在图4中讨论了A侧元件的操作。然而，应该理解的是，B侧元件可类似地起作用，并且根据与A侧元件相比的相关差分定时。为清楚起见，图4中未示出B侧462的输出电路系统。在许多示例中，A侧元件的操作可以与B侧元件的操作同时进行。激活表401描述了控制电荷在A侧460的各元件之间穿梭的T1转移栅极314和T2转移栅极313的各种状态。
在操作“0”(复位、环境适应或抗光晕操作)中，由多晶硅指状物311建立的潜在或中间电荷被转储到扩散节点312以便排出至电压源。转移栅极313被启用并且转移栅极314可被禁用以将由多晶硅指状物311累积的电荷转移到扩散节点312。然后通过扩散节点312将此电荷转换成电压，然后通过激活复位栅极421将其耦合到电压源，即Vdd。排出操作可被用于成像传感器的抗光晕或环境光抑制操作，以便排出在各测量阶段之间捕捉的潜在环境电荷。
在由操作“1”(集成/存储操作)指示的测量阶段期间，电荷在多晶硅指状物311中由(诸如由调制光源发射并被场景中的对象反射的)入射光产生。这些电荷在测量阶段的集成周期期间被存储在电荷存储元件315中。在此集成周期期间，转移栅极313保持禁用以防止电荷被转储到扩散节点312。可启用转移栅极314以允许由多晶硅指状物311建立的电荷被转移到电荷存储元件315以进行累积。在一些示例中，根据主动照明元件的激活，以受控方式启用和禁用转移栅极314，诸如图2所示。
一旦电荷被集成并存储在电荷存储元件315中，就可将这些电荷转储到扩散节点312以便在ToF/成像应用中进行测量和使用。具体而言，图4中的像素读取操作“2”指示转移栅极314和313两者都被启用以允许存储在电荷存储元件315中的电荷被转储到扩散节点312。由于扩散节点312先前在操作“0”中被复位，因此在操作“3”期间转储到扩散节点312的电荷通常代表在集成周期期间被捕捉的电荷。扩散节点312向输出电路461提供相应的测量电压，该电路经由启用读取栅极423来被读出。
可采用附加的全局初始化阶段(即对整个像素操作的初始复位)以在复位栅极421被启用使得扩散节点312耦合至Vdd时通过激活两个转移栅极并使残余电荷从多晶硅指状物311和电荷存储元件315两者穿梭到扩散节点312中来确保多晶硅指状物311和电荷存储元件315两者完全复位。
在诸如CDS技术的进一步的示例中，可在扩散节点312被复位至“高”电压(诸如Vdd)之后但在从电荷存储元件315转储电荷之前执行附加的“复位”读出。此复位电压可被采样并存储在电容器或其他合适的存储元件中，并然后从像素测量电压(由从元件315转储的集成电荷得到)中减去以供补偿或关联电路系统使用来提供更精确的像素输出。为了提供此复位电压，在通过激活复位栅极421来复位扩散节点312的同时禁用转移栅极313，以将电荷从扩散节点312排出到Vdd。然后，停用复位栅极421，并且通过激活读取栅极423来读出扩散节点312上的电压。在采样之后，复位电压可被存储在列放大器电路的电压域存储元件中，诸如电容器。然后，一旦通过使用转移栅极313-314将电荷从电荷存储元件315转储到扩散节点312来对像素测量电压进行采样，就可从测量电压中减去复位电压以建立补偿结果，该补偿结果至少部分地减小像素布置的读出电压不确定度，诸如上面在CDS技术中所讨论的。可针对图4中的A侧460和B侧462两者发生此过程。
有利地，此增强的像素结构可在具有组合的环境适应特征的ToF像素结构中提供全局快门特征。此像素结构包括差分栅极指状物(即多晶硅指状物311和321)，每个指状物各自与相关联的两个并排转移栅极(一个电荷域存储栅极，一个扩散节点)对接。扩散节点因此位于第一相关联的转移栅极之后，而存储栅极位于第二相关联的转移栅极之后。这种增强的像素结构提供减小的栅极数量以及减小的像素尺寸和相关联的互连/金属化特征。较少的金属化和互连可减小相关联的像素阵列的寄生电容和功耗。此外，全局快门ToF图像传感器可以减小功耗，部分原因是减少了ADC电路系统或ADC处理。
图5例示了几种差分像素布置，作为图3和图4中所示布置的替换布置，然而变体是可能的。图5包括布置500-503，并且进一步的布置是可能的。布置500-503各自包括可在ToF系统中采用的差分像素布置。根据元件(诸如浮动扩散、转移栅极、电荷存储元件和成像单元)相关联的功能/类型对各个体元件进行着色。这些元件可包括与上面针对图3和4所讨论的元件类似的元件。每个像素布置包括类似于图3的顶视图，但是为了清楚起见省略了各种其他像素阵列元件、互连和电路系统，并将重点放在各个像素布置上。
在像素布置500中，示出了非最佳差分像素布置，其中第一侧包括元件511-517而第二侧包括元件521-527。像素布置500不如图3和像素布置501-503所示那样空间高效，因为附加转移栅极516和526被包括在附加扩散节点517和527中。因此，差分结构的每个“侧”包括三个转移栅极和两个扩散节点。此像素布置500采用更复杂的结构和操作。图3中的布置以及像素布置501-503对像素布置500进行了改进。
在像素布置501中，示出了差分像素布置，其中第一侧包括元件531-535而第二侧包括元件541-545。每个差分侧仅采用两个转移栅极，如图3所示。然而，这些转移栅极沿着成像单元的“长”边缘定位，相关联的电荷存储设备和扩散节点也与转移栅极布置成一行。示例STI氧化物隔离537和547被包括以建立与像素布置501的各元件相关联的“有源区域”。应该理解，这些区域可根据制造技术和操作偏好而变化。
在像素布置502中，示出了差分像素布置，其中第一侧包括元件551-555而第二侧包括元件561-565。每个差分侧采用两个转移栅极，如图3所示。然而，这些转移栅极沿着成像单元的“长”边缘定位，相关联的电荷存储设备也与转移栅极布置成一行。扩散节点以与像素布置501中所示的那样呈90度旋转的方式被定位在转移栅极中的一个相关联的转移栅极旁边。示例STI氧化物隔离557和567被包括以建立与像素布置502的各元件相关联的“有源区域”。应该理解，这些区域可根据制造技术和操作偏好而变化。
在像素布置503中，示出了差分像素布置，其中第一侧包括元件571-575而第二侧包括元件581-585。每个差分侧采用两个转移栅极，如图3所示。然而，这些转移栅极沿着成像单元的一端定位，相关联的电荷存储设备也与转移栅极布置成一行。扩散节点以与像素布置501中所示的那样呈90度旋转的方式被定位在转移栅极中的一个相关联的转移栅极旁边。示例STI氧化物隔离577和587被包括以建立与像素布置503的各元件相关联的“有源区域”。应该理解，这些区域可根据制造技术和操作偏好而变化。
图6例示了两个像素布置，其可包括图3和4中的示例部分以及图5中的示例部分。然而，图6不将重点放在像素结构的差分布置，而是将重点放在减少金属化、控制信令线路和相邻像素结构的互连。相邻的像素结构可被包括在像素阵列的同一行中，但是被包括在该阵列的不同列中。图6包括布置600-601，并且进一步的布置是可能的。布置600-601各自包括可在ToF系统中采用的单侧像素布置，但当与第二“侧”耦合时可形成差分像素布置。根据元件(诸如浮动扩散、转移栅极、电荷存储元件和成像单元)相关联的功能/类型对各个体元件进行着色。这些元件可包括与上面针对图3和4所讨论的元件类似的元件。每个像素布置包括类似于图3的顶视图，但是为了清楚起见省略了各种其他像素阵列元件、互连和电路系统，并将重点放在各个像素布置上。
在像素布置600中，示出了像素布置，其中第一像素“A”661包括元件611-615，而第二像素“B”662包括元件621-625。像素布置600包括像素阵列的同一行中的像素的两个相邻的“奇数”和“偶数”单侧部分。在差分像素示例中，对于第一像素“A”661和第二像素“B”662中的每一个，仅示出了差分像素布置的一半。
控制信令线路664-668被示为像素布置的控制元件。例如，控制信令线路664-668可被用于对像素布置的耦合栅极元件施加偏压。应该理解，线路664-668的布线和布局仅仅是示例性的，并且在实际实现中可能变化。控制信令线路664-666在每个像素的类似元件之间被复用或共享，即，转移栅极614和624共享线路664、多晶硅指状物元件611和621共享线路665、而转移栅极613和623共享线路666。控制信令线路667-668被示为耦合到相关联的电荷存储元件615和625，并在像素阵列的全局快门操作期间使用，以及在其他操作中偏压电荷存储元件615和625，诸如将电荷转储到相关联的浮动扩散。有利地，在此布置中，每行仅需要添加一个信号，并且所有其他像素信号在像素阵列的整个行/列之间共享。每个像素都具有相应的读取电路系统(诸如源极跟随器、复位和读取元件)，但是每个像素都可共享相同的列放大器信号线(未在图中示出)。像素布置600可被用于共享更多像素，如像素布置600中示出的两个像素(即3、4、6)，并且每个共享像素仅需要一个添加的信号。
在像素布置601中，示出了像素布置，其中第一像素“A”671包括元件631-635，而第二像素“B”672包括元件641和643-645。像素布置601包括像素阵列的同一行中的像素的两个相邻的“奇数”和“偶数”单侧部分。控制信令线路可采用像素布置600中所示的方式，但为了清晰起见，未在像素布置601中示出。有利地，与像素布置600一样，由于控制信令线路的复用或共享，在此布置中每行仅需要一个添加的信号。
附加地，针对阵列的同一行中的像素的两个相邻的奇数和偶数单侧部分，显示了电荷合并特征。此电荷合并包括使用共享扩散节点632。可选择性地控制共享扩散节点632以同时从电荷存储元件635和电荷存储元件645两者接收电荷，从而提供电荷合并功能。两个或更多个像素结构可共享扩散节点，其中两个或更多个像素结构彼此邻近，因此扩散节点可被定位成被各个像素结构共享。两个像素共享同一读取电路系统(诸如源极跟踪器、复位和读取元件)，并且各个像素也可共享同一列放大器信号线路(未在图中示出)。对于ToF像素，共享读取电路系统可将部件数量减少至少六(6)个栅极结构。ToF像素的差分性质通常将像素布置601限制为仅有两个像素共享同一扩散节点和读取电路系统(即2x1电荷合并和2x1读取电路栅极共享)。其他结构和布置可被用于4x4电荷合并。在相邻像素之间共享扩散节点的2x1电荷合并可以使相关联的像素的信噪比相对于具有独立扩散节点的模拟合并或具有独立扩散节点的数字合并而言至少提高1.41。
图6中的像素布置600-601中所示的多路复用读取/选择方案将同一行中的像素读出提供到一个共享列放大器电路中。此外，此方案对于各个共享全局快门电荷存储元件每行仅需要一个添加的金属线信号。例如，共享2个像素需要2根线，而共享4个像素需要4根线，依此类推。用于控制转移栅极、复位电路系统、读取电路系统、和成像单元/多晶硅指状物的操作的其他信令可在同一列或同一行的各像素之间共享。
图7例示了控制器700，其表示其中可实现本文中所公开的各种飞行时间检测、像素控制、像素定时和图像处理操作架构、场景和过程的任何系统或系统的集合。例如，控制器700可用于图1的ToF处理电路系统122、图2的控制器212、图3的像素控制电路系统372/333或图4的输出电路系统461。控制器700的示例可被合并到进一步的设备和系统中，诸如虚拟现实设备、增强现实设备、游戏控制台、相机设备、智能电话相机、分立相机设备、ToF相机、膝上型计算机、平板计算机、台式计算机、服务器、云计算平台、混合计算机、虚拟机、智能电视、智能手表和其他可穿戴设备，以及其任何变体或组合。
控制器700可被实现为单个装置、系统或设备，或者可以按分布式方式被实现为多个装置、系统或设备。例如，控制器700可包括一个或多个专用集成电路(ASIC)、现场可编程门阵列(FPGA)，或者分立逻辑及相关联的电路系统，包括其组合。虽然未在图7中示出，但控制器700可包括通信接口、网络接口、用户接口以及用于通过通信链路720与主机系统通信的其他元件。计算系统701可任选地包括出于简化的目的而未被讨论的附加设备、特征或功能。
控制器700还可包括具有被包括在计算机可读存储介质设备上的软件或固件的一个或多个微控制器或微处理器。如果软件或固件被采用，则计算机可读存储介质设备可包括以用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。存储介质的各示例包括随机存取存储器、只读存储器、磁盘、光盘、闪存存储器、虚拟存储器和非虚拟存储器、磁带盒、磁带、磁盘存储或其他磁存储设备，或任何其他类型的存储介质。在任何情况下，计算机可读存储介质都不是传播的信号。
控制器700包括用于增强飞行时间感测的各种控制器部分，即发射器控制器710、像素阵列控制器711和任选的图像处理器712。发射器控制器710提供待与像素的光测量同步的光的发射定时，并且通常与像素阵列控制器711协同操作。在一些示例中，发射器控制器710提供RF调制器控制信令以向RF调制器电路系统和向像素阵列控制器711指示RF调制频率和相位。像素阵列控制器711提供像素控制信令以控制本文中所讨论的像素结构，而不管这些像素是个体像素还是被包括在像素阵列中。具体而言，像素阵列控制器711提供对用于光测量的像素区域进行复位、控制转移栅极以将电荷转移到共享扩散节点，以及对像素的读出进行时间复用，以及其他操作。像素阵列控制器711提供接收像素读出以及将像素读出信息提供给任选的图像处理器712。图像处理器712提供为像素阵列累积像素数据以创建3D图像和2D图像，以及通过通信链路720向主机系统提供相关联的ToF信息或3D/2D图像数据。图像处理器712还处理由ToF像素生成的ToF信息以形成诸如深度图数字图像之类的3D数字图像，以及形成诸如红外光图像之类的2D数字图像，以及其他操作。当图像处理器712被省略时，像素阵列控制器711可通过通信链路720向主机系统提供像素读出数据。在一些示例中，像素阵列控制器711控制或包括用于将像素读出信号转换成数字格式的模数转换电路。
根据前述公开可以领会某些发明方面，以下是这些发明方面的各种示例。
示例1：一种像素布置，包括：被配置成累积与入射光有关的电荷的感测元件，以及邻近感测元件，并且被配置成选择性地控制电荷在像素布置中的转移的两个转移栅极。在集成阶段期间，用于全局快门的电荷存储元件被配置成至少基于对两个转移栅极中的第一转移栅极的激活和对两个转移栅极中的第二转移栅极的停用来存储从感测元件接收到的电荷的第一部分。在复位阶段期间，扩散节点被配置成至少基于对第一转移栅极的停用和对第二转移栅极的激活来接收从感测元件接收到的电荷的第二部分，以将电荷的第二部分排出到电压源极。在像素读出阶段期间，扩散节点被配置成至少基于对第一转移栅极的激活和对第二转移栅极的激活来接收从电荷存储元件接收到的电荷的第一部分并提供代表被转储到扩散节点的电荷的第一部分的像素的读出电压。
示例2：如示例1中的像素布置，其中在像素读出阶段期间，对第一转移栅极和第二转移栅极的激活包括在电荷存储元件与扩散节点之间建立转移电势以将被存储在电荷存储元件处的电荷的第一部分转储到扩散节点。
示例3：如示例1-2中的像素布置，其中在像素阵列的第一列中的像素布置与阵列的第二列中的另一像素布置之间共享列放大器，其中用于至少第一转移栅极、第二转移栅极、和感测元件的各个体控制信令线路在像素布置和另一像素布置的相应元件之间共享，以及其中用于像素布置的电荷存储元件的控制信令线路与用于另一像素布置的电荷存储元件的控制信令线路分开。
示例4：如示例1-3中的像素布置，其中扩散节点在像素布置和邻近像素布置的至少另一像素布置之间共享，以及其中至少基于扩散节点选择性地执行电荷合并操作以同时从电荷布置的电荷存储元件接收电荷的第一部分并从另一像素布置的至少一个电荷存储元件接收电荷的另外部分。
示例5：如示例1-4中的像素布置，其中在复位阶段期间，对第二转移栅极的激活包括在感测元件和扩散节点之间建立转移电势以将被存储在电荷存储元件处的电荷的第二部分转储到扩散节点，以及其中在复位阶段期间，对第一转移栅极的停用包括在感测元件和电荷存储元件之间建立阻塞电势，阻塞电势基本上阻止电荷的第二部分转移到电荷存储元件。
示例6：如示例1-5中的像素布置，包括在全局像素初始化阶段期间，扩散节点被配置成至少基于对第一转移栅极的激活和对第二转移栅极的激活来接收来自电荷存储元件和感测元件两者的电荷的第三部分，以将电荷的第三部分排出到电压源极。
示例7：如示例1-6中的像素布置，包括在复位阶段之后，至少基于对第二转移栅极的停用，扩散节点被配置成提供复位电压，复位电压在像素读出阶段被读出到电容器中以供从扩散节点提供的像素读出电压中减去来建立补偿结果，补偿结果至少部分地减小像素布置的读出电压不确定度。
示例8：如示例1-7中的像素布置，其中电荷存储元件包括至少一个金属氧化物半导体电容器元件，金属氧化物半导体电容器元件在与像素布置相关联的半导体基板中形成有下层的p型掺杂剂阱，其中p型掺杂剂阱包括比半导体基板更高的p型掺杂水平。
示例9：一种像素阵列，包括：半导体基板，用于至少感测入射光的像素结构阵列，以及被配置成至少基于从像素结构阵列读取的电压来建立像素输出的输出电路系统。其中每个像素结构包括：被配置成建立与入射光有关的电荷的感测元件，以及邻近感测元件并且被配置成选择性地控制电荷的转移的两个转移栅极。在集成阶段期间，用于全局快门的电荷存储元件被配置成至少基于对两个转移栅极中的第一转移栅极的激活和对两个转移栅极中的第二转移栅极的停用来存储从感测元件接收到的电荷的第一部分。在复位阶段期间，扩散节点被配置成至少基于对第一转移栅极的停用和对第二转移栅极的激活来接收从感测元件接收到的电荷的第二部分，以将电荷的第二部分排出到电压源极。在像素读出阶段期间，扩散节点被配置成至少基于对第一转移栅极的激活和对第二转移栅极的激活来接收从电荷存储元件接收到的电荷的第一部分并提供代表被转储到扩散节点的电荷的第一部分的像素的读出电压。
示例10：如示例9中的像素阵列，其中在像素读出阶段期间，对第一转移栅极和第二转移栅极的激活包括在电荷存储元件与扩散节点之间建立转移电势以将被存储在电荷存储元件处的电荷的第一部分转储到扩散节点。
示例11：如示例9-10中的像素阵列，其中在复位阶段期间，对第二转移栅极的激活包括在感测元件和扩散节点之间建立转移电势以将被存储在电荷存储元件处的电荷的第二部分转储到扩散节点，以及其中在复位阶段期间，对第一转移栅极的停用包括在感测元件和电荷存储元件之间建立阻塞电势，阻塞电势基本上阻止电荷的第二部分转移到电荷存储元件。
示例12：如示例9-11中的像素阵列，包括在全局像素初始化阶段期间，扩散节点被配置成至少基于对第一转移栅极的激活和对第二转移栅极的激活来接收来自电荷存储元件和感测元件两者的电荷的第三部分，以将电荷的第三部分排出到电压源极。
示例13：如示例9-12中的像素阵列，包括在复位阶段之后，至少基于对第二转移栅极的停用，扩散节点被配置成提供复位电压，复位电压在像素读出阶段被读出到电容器中以供从扩散节点提供的像素读出电压中减去来建立补偿结果，补偿结果至少部分地减小像素布置的读出电压不确定度。
示例14：如示例9-13中的像素阵列，其中电荷存储元件包括至少一个金属氧化物半导体电容器元件，金属氧化物半导体电容器元件在半导体基板中形成有下层的p型掺杂剂阱，其中p型掺杂剂阱包括比半导体基板更高的p型掺杂水平。
示例15：如示例9-14中的像素阵列，其中第一像素结构与像素结构阵列的第一列相关联，而第二像素结构与像素结构阵列的第二列相关联，其中用于至少第一转移栅极、第二转移栅极和感测元件的各个体控制信令线路在第一像素结构和第二像素布置的相应元件之间共享，以及其中用于第一像素结构的电荷存储元件的控制信令线路与用于第二像素结构的电荷存储元件的控制信令线路分开。
示例16：如示例9-15中的像素阵列，其中共享扩散节点在第一像素结构和邻近第一像素结构的至少第二像素结构中是公共的，以及其中至少基于共享扩散节点选择性地执行电荷合并操作以同时从第一像素结构的电荷存储元件接收电荷的第一部分并从第二像素结构的至少一个电荷存储元件接收电荷的另外部分。
示例17：一种操作像素布置的方法，该方法包括：累积与至少一个感测元件中的入射光有关的电荷。该方法包括：在集成阶段期间，在用于全局快门的至少一个电荷存储元件中，至少基于对邻近至少一个感测元件的第一转移栅极的激活和对邻近至少一个感测元件的第二转移栅极的停用来存储从至少一个感测元件接收到的电荷的第一部分。该方法包括：在复位阶段期间，在至少一个扩散节点中，至少基于对第一转移栅极的停用和对第二转移栅极的激活来接收从至少一个感测元件接收到的电荷的第二部分，以将电荷的第二部分排出到电压源极。该方法包括：在像素读出阶段期间，在至少一个扩散节点中，至少基于对第一转移栅极的激活和对第二转移栅极的激活来接收从电荷存储元件接收到的电荷的第一部分。
示例18：如示例17中的方法，其中像素布置与包括像素布置的阵列的第一列相关联；以及该方法进一步包括：在像素读出阶段期间，在至少一个扩散节点中，将像素读出电压提供给在像素布置与除所述像素布置之外的在所述阵列的不同的列中的另一像素布置中共享的列放大器。
示例19：如示例17-18中的方法，其中在复位阶段期间，对第二转移栅极的激活包括在至少一个感测元件和至少一个扩散节点之间建立转移电势以将被存储在电荷存储元件处的电荷的第二部分转储到至少一个扩散节点，以及其中在复位阶段期间，对第一转移栅极的停用包括在至少一个感测元件和至少一个电荷存储元件之间建立阻塞电势，阻塞电势基本上阻止电荷的第二部分转移到至少一个电荷存储元件。
示例20：如示例17-19中的方法，该方法进一步包括：在全局像素初始化阶段期间，在至少一个扩散节点中，至少基于对第一转移栅极的激活和对第二转移栅极的激活来接收来自电荷存储元件和至少一个感测元件两者的电荷的第三部分，以将电荷的第三部分排出到电压源极。
本文中讨论了术语“可见光”和“红外光”(IR光)。可见光通常包括对应于人眼可见范围的光的波长，大约波长为390纳米(nm)至700nm。IR光包括从大约700纳米延伸至1毫米(mm)的光的波长。波长范围的变化是可能的，但是通常而言本文中所讨论的可见光和IR光指的是以上大约范围。
各附图中所提供的功能框图、操作场景及序列和流程图表示用于执行本公开的新颖方面的示例性系统、环境和方法。尽管出于解释简明的目的，本文中所包括的方法可以以功能图、操作场景或序列、或流程图形式示出并且可被描述为一系列动作，但是可以理解和领会，各方法不受这些动作的次序的限制，因为根据本发明，某些动作可以按与本文中所示出和描述的不同的次序和/或与其他动作并发地发生。例如，本领域的技术人员将明白并领会，方法可替换地被表示为一系列相互相关联的状态或事件，诸如以状态图的形式。此外，并非方法中所示出的所有动作都是新颖实现所必需的。
本文中所包括的说明和附图描绘了用于教导本领域的技术人员如何做出和使用最佳选项的特定实现。出于教导创造性原则的目的，一些传统的方面已被简化或忽略。本领域的技术人员将领会来自这些实现的变体也落入的本公开的范围内。本领域的技术人员还将领会以上所描述的各特征可以以各种方式被组合以形成多个实现。作为结果，本发明不局限于以上所描述的特定实现，而是仅由权利要求和它们的等价物来限定。

Claims (20)

1.一种像素结构，包括：
感测元件，所述感测元件被配置成累积与入射光有关的电荷；
邻近所述感测元件的两个转移栅极，并且所述转移栅极被配置成选择性地控制所述电荷在所述像素结构中的转移；
在集成阶段期间，用于全局快门的电荷存储元件被配置成至少基于对所述两个转移栅极中的第一转移栅极的激活和对所述两个转移栅极中的第二转移栅极的停用来存储从所述感测元件接收到的电荷的第一部分；
在复位阶段期间，扩散节点被配置成至少基于对所述第一转移栅极的停用和对所述第二转移栅极的激活来接收从所述感测元件接收到的电荷的第二部分，以将所述电荷的第二部分排出到电压源极；以及
在像素读出阶段期间，所述扩散节点被配置成至少基于对所述第一转移栅极的激活和对所述第二转移栅极的激活来接收从所述电荷存储元件接收到的所述电荷的第一部分并提供代表被转储到所述扩散节点的所述电荷的第一部分的像素的读出电压，
其中所述电荷存储元件和所述第一转移栅极及所述第二转移栅极串联。
2.如权利要求1所述的像素结构，其特征在于，在所述像素读出阶段期间，对所述第一转移栅极和所述第二转移栅极的激活包括在所述电荷存储元件与所述扩散节点之间建立转移电势以将被存储在所述电荷存储元件处的所述电荷的第一部分转储到所述扩散节点。
3.如权利要求1所述的像素结构，其特征在于，在像素阵列的第一列中的所述像素结构与所述阵列的第二列中的另一像素结构之间共享列放大器；
其中用于至少所述第一转移栅极、所述第二转移栅极、和所述感测元件的各个体控制信令线路在所述像素结构和所述另一像素结构的相应元件之间共享；以及
其中用于所述像素结构的所述电荷存储元件的控制信令线路与用于所述另一像素结构的电荷存储元件的控制信令线路分开。
4.如权利要求1所述的像素结构，其特征在于，所述扩散节点在所述像素结构和邻近所述像素结构的至少另一像素结构之间共享；以及
其中至少基于所述扩散节点选择性地执行电荷合并操作以同时从所述电荷结构的所述电荷存储元件接收所述电荷的第一部分并从所述另一像素结构的至少一个电荷存储元件接收电荷的另外部分。
5.如权利要求1所述的像素结构，其特征在于，在所述复位阶段期间，对所述第二转移栅极的激活包括在所述感测元件和所述扩散节点之间建立转移电势以将被存储在所述电荷存储元件处的所述电荷的第二部分转储到所述扩散节点；以及
其中在所述复位阶段期间，对所述第一转移栅极的停用包括在所述感测元件和所述电荷存储元件之间建立阻塞电势，所述阻塞电势基本上阻止所述电荷的第二部分转移到所述电荷存储元件。
6.如权利要求1所述的像素结构，其特征在于，包括：
在全局像素初始化阶段期间，所述扩散节点被配置成至少基于对所述第一转移栅极的激活和对所述第二转移栅极的激活来接收来自所述电荷存储元件和所述感测元件两者的电荷的第三部分，以将所述电荷的第三部分排出到电压源极。
7.如权利要求1所述的像素结构，其特征在于，包括：
在所述复位阶段之后，至少基于对所述第二转移栅极的停用，所述扩散节点被配置成提供复位电压，所述复位电压在所述像素读出阶段被读出到电容器中以供从所述扩散节点提供的所述像素读出电压中减去来建立补偿结果，所述补偿结果至少部分地减小所述像素结构的读出电压不确定度。
8.如权利要求1所述的像素结构，其特征在于，所述电荷存储元件包括至少一个金属氧化物半导体电容器元件，所述金属氧化物半导体电容器元件在与像素结构相关联的半导体基板中形成有下层的p型掺杂剂阱，其中所述p型掺杂剂阱包括比所述半导体基板更高的p型掺杂水平。
9.一种像素阵列，包括：
半导体基板；
像素结构的阵列，所述像素结构的阵列包括如权利要求1至8中任一所述的像素结构，用于至少感测入射光；以及
输出电路系统，所述输出电路系统被配置成至少基于从所述像素结构的阵列读取的电压来建立像素输出。
10.如权利要求9所述的像素阵列，其特征在于，在所述像素读出阶段期间，对所述第一转移栅极和所述第二转移栅极的激活包括在所述电荷存储元件与所述扩散节点之间建立转移电势以将被存储在所述电荷存储元件处的所述电荷的第一部分转储到所述扩散节点。
11.如权利要求9所述的像素阵列，其特征在于，在所述复位阶段期间，对所述第二转移栅极的激活包括在所述感测元件和所述扩散节点之间建立转移电势以将被存储在所述电荷存储元件处的所述电荷的第二部分转储到所述扩散节点；以及
其中在所述复位阶段期间，对所述第一转移栅极的停用包括在所述感测元件和所述电荷存储元件之间建立阻塞电势，所述阻塞电势基本上阻止所述电荷的第二部分转移到所述电荷存储元件。
12.如权利要求9所述的像素阵列，其特征在于，包括：
在全局像素初始化阶段期间，所述扩散节点被配置成至少基于对所述第一转移栅极的激活和对所述第二转移栅极的激活来接收来自所述电荷存储元件和所述感测元件两者的电荷的第三部分，以将所述电荷的第三部分排出到所述电压源极。
13.如权利要求9所述的像素阵列，其特征在于，包括：
在所述复位阶段之后，至少基于对所述第二转移栅极的停用，所述扩散节点被配置成提供复位电压，所述复位电压在所述像素读出阶段被读出到电容器中以供从所述扩散节点提供的所述像素读出电压中减去来建立补偿结果，所述补偿结果至少部分地减小所述像素结构的读出电压不确定度。
14.如权利要求9所述的像素阵列，其特征在于，所述电荷存储元件包括至少一个金属氧化物半导体电容器元件，所述金属氧化物半导体电容器元件在所述半导体基板中形成有下层的p型掺杂剂阱，其中所述p型掺杂剂阱包括比所述半导体基板更高的p型掺杂水平。
15.如权利要求9所述的像素阵列，其特征在于，第一像素结构与所述像素结构的阵列的第一列相关联，而第二像素结构与所述像素结构的阵列的第二列相关联；
其中用于至少第一转移栅极、第二转移栅极和感测元件的各个体控制信令线路在所述第一像素结构和所述第二像素结构的相应元件之间共享；以及
其中用于所述第一像素结构的所述电荷存储元件的控制信令线路与用于所述第二像素结构的电荷存储元件的控制信令线路分开。
16.如权利要求9所述的像素阵列，其特征在于，共享扩散节点在第一像素结构和邻近所述第一像素结构的至少第二像素结构中是公共的；以及
其中至少基于所述共享扩散节点选择性地执行电荷合并操作以同时从所述第一像素结构的电荷存储元件接收电荷的第一部分并从所述第二像素结构的至少一个电荷存储元件接收电荷的另外部分。
17.一种操作如权利要求1至8中任一所述的像素结构的方法，所述方法包括：
累积与至少一个感测元件中的入射光有关的电荷；
在集成阶段期间，在用于全局快门的至少一个电荷存储元件中，至少基于对邻近所述至少一个感测元件的第一转移栅极的激活和对邻近所述至少一个感测元件的第二转移栅极的停用来存储从所述至少一个感测元件接收到的电荷的第一部分；
在复位阶段期间，在至少一个扩散节点中，至少基于对所述第一转移栅极的停用和对所述第二转移栅极的激活来接收从所述至少一个感测元件接收到的电荷的第二部分，以将所述电荷的第二部分排出到电压源极；以及
在像素读出阶段期间，在所述至少一个扩散节点中，至少基于对所述第一转移栅极的激活和对所述第二转移栅极的激活来接收从所述电荷存储元件接收到的所述电荷的第一部分。
18.如权利要求17所述的方法，其特征在于，所述像素结构与包括所述像素结构的阵列的第一列相关联；以及所述方法进一步包括：
在像素读出阶段期间，在所述至少一个扩散节点中，将像素读出电压提供给在所述像素结构与除所述像素结构之外的在所述阵列的不同列中的另一像素结构中共享的列放大器。
19.如权利要求17所述的方法，其特征在于，在所述复位阶段期间，对所述第二转移栅极的激活包括在所述至少一个感测元件和所述至少一个扩散节点之间建立转移电势以将被存储在所述电荷存储元件处的所述电荷的第二部分转储到所述至少一个扩散节点；以及
其中在所述复位阶段期间，对所述第一转移栅极的停用包括在所述至少一个感测元件和所述至少一个电荷存储元件之间建立阻塞电势，所述阻塞电势基本上阻止所述电荷的第二部分转移到所述至少一个电荷存储元件。
20.如权利要求17所述的方法，其特征在于，所述方法进一步包括：
在全局像素初始化阶段期间，在所述至少一个扩散节点中，至少基于对所述第一转移栅极的激活和对所述第二转移栅极的激活来接收来自所述电荷存储元件和所述至少一个感测元件两者的电荷的第三部分，以将所述电荷的第三部分排出到所述电压源极。
CN201780079026.1A 2016-12-20 2017-12-13 具有共享转移栅极的全局快门像素结构 Expired - Fee Related CN110115028B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/385,373 US10616519B2 (en) 2016-12-20 2016-12-20 Global shutter pixel structures with shared transfer gates
US15/385,373 2016-12-20
PCT/US2017/065935 WO2018118540A1 (en) 2016-12-20 2017-12-13 Global shutter pixel structures with shared transfer gates

Publications (2)

Publication Number Publication Date
CN110115028A CN110115028A (zh) 2019-08-09
CN110115028B true CN110115028B (zh) 2021-08-24

Family

ID=60943117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780079026.1A Expired - Fee Related CN110115028B (zh) 2016-12-20 2017-12-13 具有共享转移栅极的全局快门像素结构

Country Status (4)

Country Link
US (1) US10616519B2 (zh)
EP (1) EP3560190A1 (zh)
CN (1) CN110115028B (zh)
WO (1) WO2018118540A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112399028A (zh) 2016-03-01 2021-02-23 奇跃公司 深度感测系统和方法
DE102018107801A1 (de) * 2017-04-04 2018-10-04 pmdtechnologies ag Lichtlaufzeitkamera
US11272122B2 (en) 2017-04-05 2022-03-08 Nikon Corporation Image sensor and imaging device
WO2019118786A1 (en) * 2017-12-13 2019-06-20 Magic Leap, Inc. Global shutter pixel circuit and method for computer vision applications
US10491877B1 (en) * 2017-12-21 2019-11-26 Facebook Technologies, Llc Depth camera assembly using multiplexed sensor phase measurements to determine depth using fringe interferometry
US11716548B2 (en) 2018-03-13 2023-08-01 Meta Platforms Technologies, Llc Timing of multiplexed sensor phase measurements in a depth camera assembly for depth determination using fringe interferometry
US11263995B2 (en) * 2019-03-21 2022-03-01 Boe Technology Group Co., Ltd. Display device, electronic equipment, and method for driving display device
US20220179087A1 (en) * 2019-03-25 2022-06-09 Sony Semiconductor Solutions Corporation Time-of-flight apparatus and method
FR3094571B1 (fr) 2019-03-27 2022-04-29 St Microelectronics Crolles 2 Sas Dispositif électronique à photodiode
US11906628B2 (en) 2019-08-15 2024-02-20 Apple Inc. Depth mapping using spatial multiplexing of illumination phase
CN110749902A (zh) * 2019-10-09 2020-02-04 深圳奥锐达科技有限公司 一种基于时间分段的3d成像系统及成像方法
US11330246B2 (en) * 2019-11-21 2022-05-10 Microsoft Technology Licensing, Llc Imaging system configured to use time-of-flight imaging and stereo imaging
KR20210072458A (ko) * 2019-12-09 2021-06-17 에스케이하이닉스 주식회사 비행시간거리측정 방식의 센싱 시스템 및 이미지 센서
US11763472B1 (en) 2020-04-02 2023-09-19 Apple Inc. Depth mapping with MPI mitigation using reference illumination pattern
CN115552285A (zh) 2020-06-11 2022-12-30 苹果公司 具有飞行时间感测能力的全局快门图像传感器
CN116113844A (zh) * 2020-07-23 2023-05-12 华为技术有限公司 间接ToF传感器、堆叠式传感器芯片以及使用该传感器和芯片测量到物体的距离的方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471515A (en) 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
NL1011381C2 (nl) 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
US6222175B1 (en) 1998-03-10 2001-04-24 Photobit Corporation Charge-domain analog readout for an image sensor
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US7352454B2 (en) 2000-11-09 2008-04-01 Canesta, Inc. Methods and devices for improved charge management for three-dimensional and color sensing
KR100399954B1 (ko) 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US6756616B2 (en) 2001-08-30 2004-06-29 Micron Technology, Inc. CMOS imager and method of formation
US7176438B2 (en) 2003-04-11 2007-02-13 Canesta, Inc. Method and system to differentially enhance sensor dynamic range using enhanced common mode reset
US7071505B2 (en) 2003-06-16 2006-07-04 Micron Technology, Inc. Method and apparatus for reducing imager floating diffusion leakage
US7443437B2 (en) 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
JP4280822B2 (ja) 2004-02-18 2009-06-17 国立大学法人静岡大学 光飛行時間型距離センサ
US7321111B2 (en) 2004-04-12 2008-01-22 Canesta, Inc. Method and system to enhance differential dynamic range and signal/noise in CMOS range finding systems using differential sensors
EP1624490B1 (en) 2004-08-04 2018-10-03 Heptagon Micro Optics Pte. Ltd. Large-area pixel for use in an image sensor
KR100614653B1 (ko) 2004-11-18 2006-08-22 삼성전자주식회사 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법
US7705900B2 (en) 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
US7432540B2 (en) 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
JP5110535B2 (ja) 2006-03-31 2012-12-26 国立大学法人静岡大学 半導体測距素子及び固体撮像装置
US7675561B2 (en) 2006-09-28 2010-03-09 Cypress Semiconductor Corporation Time delayed integration CMOS image sensor with zero desynchronization
JP5395323B2 (ja) 2006-09-29 2014-01-22 ブレインビジョン株式会社 固体撮像素子
US8203699B2 (en) 2008-06-30 2012-06-19 Microsoft Corporation System architecture design for time-of-flight system having reduced differential pixel size, and time-of-flight systems so designed
KR101467509B1 (ko) 2008-07-25 2014-12-01 삼성전자주식회사 이미지 센서 및 이미지 센서 동작 방법
JP2010193421A (ja) 2009-01-26 2010-09-02 Fujifilm Corp 固体撮像素子、内視鏡装置、及び固体撮像素子の駆動方法
DE102009037596B4 (de) 2009-08-14 2014-07-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pixelstruktur, System und Verfahren zur optischen Abstandsmessung sowie Steuerschaltung für die Pixelstruktur
JP5244076B2 (ja) 2009-11-24 2013-07-24 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5620087B2 (ja) 2009-11-30 2014-11-05 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5302244B2 (ja) 2010-02-26 2013-10-02 浜松ホトニクス株式会社 距離画像センサ
WO2011115582A1 (en) * 2010-03-18 2011-09-22 Agency For Science, Technology And Research Biodegradable and biocompatible shape memory polymers
DE102010051438B4 (de) * 2010-11-15 2024-03-14 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
KR101294386B1 (ko) 2011-04-13 2013-08-08 엘지이노텍 주식회사 픽셀, 픽셀 어레이 및 픽셀 어레이를 포함하는 이미지센서
US8637800B2 (en) 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
KR101869371B1 (ko) 2011-07-21 2018-06-21 삼성전자주식회사 거리 측정 방법 및 이를 수행하는 3차원 이미지 센서
US8642938B2 (en) 2012-01-13 2014-02-04 Omnivision Technologies, Inc. Shared time of flight pixel
US9601538B2 (en) 2012-05-03 2017-03-21 Semiconductor Components Industries, Llc Image sensors with photoelectric films
US9252185B2 (en) 2012-09-19 2016-02-02 Semiconductor Components Industries, Llc Back side illuminated image sensors with back side charge storage
KR20140092712A (ko) 2013-01-16 2014-07-24 삼성전자주식회사 센싱 픽셀 및 이를 포함하는 이미지 센서
US9497440B2 (en) 2013-04-05 2016-11-15 Microsoft Technology Licensing, Llc Burst-mode time-of-flight imaging
KR20150000250A (ko) 2013-06-24 2015-01-02 삼성전자주식회사 단위 픽셀 및 그것을 포함하는 이미지 센서
US9832407B2 (en) 2014-11-26 2017-11-28 Semiconductor Components Industries, Llc Global shutter image sensor pixels having improved shutter efficiency
US9560296B2 (en) 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US10134926B2 (en) 2015-02-03 2018-11-20 Microsoft Technology Licensing, Llc Quantum-efficiency-enhanced time-of-flight detector
US9729810B2 (en) * 2015-03-23 2017-08-08 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions
FR3046495B1 (fr) * 2015-12-30 2018-02-16 Stmicroelectronics (Crolles 2) Sas Pixel de detection de temps de vol
US10276628B2 (en) * 2016-05-17 2019-04-30 Ams Sensors Singapore Pte. Ltd. Time-of-fight pixel including in-pixel buried channel transistors
US10389957B2 (en) 2016-12-20 2019-08-20 Microsoft Technology Licensing, Llc Readout voltage uncertainty compensation in time-of-flight imaging pixels

Also Published As

Publication number Publication date
EP3560190A1 (en) 2019-10-30
CN110115028A (zh) 2019-08-09
WO2018118540A1 (en) 2018-06-28
US20180176498A1 (en) 2018-06-21
US10616519B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110115028B (zh) 具有共享转移栅极的全局快门像素结构
CN110121661B (zh) 飞行时间成像像素中的读出电压不确定度补偿
CN108291969B (zh) 具有共享像素读出电路系统的成像传感器
US10931905B2 (en) Pixel array included in three-dimensional image sensor and method of operating three-dimensional image sensor
US9608027B2 (en) Stacked embedded SPAD image sensor for attached 3D information
Kim et al. Indirect time-of-flight CMOS image sensor with on-chip background light cancelling and pseudo-four-tap/two-tap hybrid imaging for motion artifact suppression
KR20130011218A (ko) 거리 측정 방법 및 이를 수행하는 3차원 이미지 센서
EP2803090A2 (en) Color and non-visible light e.g. ir sensor, namely a multispectral sensor
KR20140111488A (ko) 3차원 이미지 센서의 거리 픽셀 및 이를 포함하는 3차원 이미지 센서
KR20100062975A (ko) 고체 촬상 장치 및 거리 화상 측정 장치
TWI837107B (zh) 像素結構、具像素結構之影像感測器裝置和系統、及操作該像素結構之方法
KR20140002366A (ko) 거리 측정 장치 및 상기 거리 측정 장치를 이용한 거리 측정 방법
JP5977366B2 (ja) カラー不可視光センサ、例えば、ｉｒセンサ、すなわち、マルチスペクトルセンサ
KR102003322B1 (ko) 3차원 이미지 센서의 거리 픽셀의 구동 방법 및 3차원 이미지 센서의 구동 방법
US11011561B2 (en) Pixel and image sensor including the same
US11742370B2 (en) Time-of-flight pixel with vertical photogates
CN111433631B (zh) 成像装置和方法
TWI858265B (zh) 光學感測裝置、具有光學感測裝置的飛時測距感測器、具有光學感測裝置的行動裝置以及光偵測方法
WO2023104436A1 (en) Time-of-flight circuitry and time-of-flight readout method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210824

CF01 Termination of patent right due to non-payment of annual fee