CN110098827A - 半导体器件、电流检测方法和负载驱动系统 - Google Patents

半导体器件、电流检测方法和负载驱动系统 Download PDF

Info

Publication number
CN110098827A
CN110098827A CN201910081848.4A CN201910081848A CN110098827A CN 110098827 A CN110098827 A CN 110098827A CN 201910081848 A CN201910081848 A CN 201910081848A CN 110098827 A CN110098827 A CN 110098827A
Authority
CN
China
Prior art keywords
electric current
current
transistor
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910081848.4A
Other languages
English (en)
Inventor
木村圭助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN110098827A publication Critical patent/CN110098827A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/064—Circuit arrangements for actuating electromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/08—Electromagnets; Actuators including electromagnets with armatures
    • H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
    • H01F7/1844—Monitoring or fail-safe circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本申请涉及半导体器件、电流检测方法和负载驱动系统。半导体器件具有耦合到负载的驱动晶体管和电流检测电路。电流检测电路包括：运算放大器，放大第一端子的电压和第二端子的电压之间的电位差；感测晶体管，在第一端子和驱动晶体管之间传递感测电流；电压供给电路，具有第一电流源并且将比供给接地电压端子的电压高的电压供给到第二端子；第三端子，基于感测电流输出电流；第二电流源，耦合在第三端子与接地电压端子之间；以及电流源控制电路，控制第一电流源和第二电流源的电流。由电流检测电路检测的检测电流是通过从基于感测电流的电流中减去第二电流源的电流而获得的电流。

Description

半导体器件、电流检测方法和负载驱动系统
相关申请的交叉引用
于2018年1月30日提交的日本专利申请No.2018-013305的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。
技术领域
本公开涉及一种半导体器件，并且可以应用于例如控制安装在诸如汽车的车辆中的电磁阀的半导体器件。
背景技术
近年来，在汽车中，电磁阀用于控制所安装的动力传动装置的操作。例如，已知一种通过电磁阀在通过改变离合器的位置来改变变速器速度时的驱动力传递的方法，所述离合器将驱动力从发动机传递到变速器。
通常，通过向螺线管提供或中断电流来控制电磁阀的打开/关闭。因此，优选地为了控制电磁阀，要求高精度地检测被提供给螺线管的电流。为了实现这一点，提出了检测提供给螺线管的电流的电流检测电路(日本未审查专利申请公开No.2016-201646(专利文献1))。专利文献1的电流检测电路通过设置在螺线管驱动器和输出端子之间的检测电阻器来检测被提供给螺线管的电流。
存在一种电流检测电路，其使用检测DC-DC转换器中的驱动晶体管的电流的感测晶体管(日本未审查专利申请公开No.2017-175746(专利文献2))。在专利文献2的电流检测电路中使用运算放大器。即使在运算放大器中存在偏移时，也将有意的偏移应用于运算放大器的输入的一端以检测低侧的驱动晶体管的电流。
专利文献
专利文献1：日本未审查专利申请公开No.2016-201646
专利文献2：日本未审查专利申请公开No.2017-175746
专利文献3：美国专利No.6,377,034
发明内容
在如专利文献2中那样对运算放大器的一端施加有意的偏移的电流检测电路中，当负载电流变大时，出现非线性误差。
根据本公开和附图的描述，其他问题和新颖特征将变得显而易见。
下面将简要描述本公开中的代表性公开内容的概述。
半导体器件具有耦合到负载的驱动晶体管和电流检测电路。电流检测电路包括：运算放大器，其放大第一端子的电压和第二端子的电压之间的电位差；感测晶体管，其在第一端子和驱动晶体管之间传递感测电流；电压供给电路，其具有耦合在电源电压端子和第二端子之间的第一电流源，并且将比提供给接地电压端子的电压高的电压提供给第二端子；第三端子，基于感测电流输出电流；第二电流源，其耦合在第三端子与接地电压端子之间；以及电流源控制电路，其控制第一电流源和第二电流源的电流。由电流检测电路检测的检测电流是通过从基于感测电流的电流中减去第二电流源的电流而获得的电流。
根据该半导体器件，可以减少非线性误差。
附图说明
图1A至图1D是示出螺线管驱动器的操作状态的图。
图2是示出第一比较示例的半导体器件的电路图。
图3是等效电路图，其中考虑了图2中的电流检测电路的器件结构。
图4A至图4C是示出引起非线性误差的机制的图。
图5是示意性地示出组装了示例半导体器件的汽车的驱动系统示例的图。
图6是示出图5中的ECU的配置的框图。
图7是示出图6中的半导体器件的配置的框图。
图8是示出图7中的低侧驱动器的电流检测电路的电路图。
图9是示出图8中的第一电流源和第二电流源的电流与螺线管电流之间的关系的图。
图10是消除有意的偏移的电流检测电路的电路图。
图11是示出第二比较示例的低侧驱动器的电流检测电路的电路图。
图12是示出图11中的电流检测电路的第一电流源的电流的图。
图13A和图13B是示出在不使用负电流源的情况下第一电流源的特性的图。
图14是示出第一改型的低侧驱动器的电流检测电路的电路图。
图15是示出第二改型的低侧驱动器的电流检测电路的电路图。
图16是示出第三改型的低侧驱动器的电流检测电路的电路图。
图17是示出第四改型的低侧驱动器的电流检测电路的电路图。
图18是示出图17的低侧驱动器的电流检测电路的第一电流源和第二电流源的电路图。
图19A至图19C是示出螺线管电流与在图17的低侧驱动器的电流检测电路中的电流路径中流动的电流的依赖性的图。
图20是示出第五改型的低侧驱动器的电流检测电路的电路图。
图21是示出在图20的低侧驱动器的电流检测电路中的低侧驱动器接通的情况下的电流路径的图。
图22是示出在图20的低侧驱动器的电流检测电路中的高侧驱动器接通的情况下的电流路径的图。
图23是示出第六改型的低侧驱动器的电流检测电路的电路图。
图24是示出第七改型的高侧驱动器的电流检测电路的电路图。
图25是示出第八改型的低侧驱动器的电流检测电路的电路图。
图26是示出图25的低侧驱动器的电流检测电路中的高侧驱动状态的电流路径的图。
图27是示出图25的低侧驱动器的电流检测电路中的低侧驱动状态的电流路径的图。
图28是示出第九改型的低侧驱动器的电流检测电路的电路图。
图29是示出图28的低侧驱动器的电流检测电路中的高侧驱动状态的电流路径的图。
图30是示出图28的低侧驱动器的电流检测电路中的高侧驱动状态的电流路径的图。
图31是示出图28的低侧驱动器的电流检测电路中的低侧驱动状态的电流路径的图。
图32是示出图28的低侧驱动器的电流检测电路中的低侧驱动状态的电流路径的图。
具体实施方式
在下文中，将通过使用附图来描述比较示例、实施例和修改。在以下描述中，相同的附图标记指代相同的组件，并且可以不给出重复的描述。
首先，将参考图1A至图1D描述螺线管驱动器的操作状态。图1A至图1D是示出螺线管驱动器的操作状态的图。图1A是示出高侧驱动中的驱动操作的图。图1B是示出高侧驱动中的再生操作的图。图1C是示出低侧驱动中的再生操作的图。图1D是示出低侧驱动中的驱动操作的图。
螺线管驱动器具有设置在被提供输入电压(Vin)的输入电压端子Tvin和外部输出端子Tlo之间的高侧驱动器HSD，以及设置在被提供接地电压(GND)的接地电压端子Tgnd和外部输出端子Tlo之间的低侧驱动器LSD。螺线管驱动方法包括高侧驱动和低侧驱动，其根据螺线管SLN是耦合到接地电压(GND)还是输入电压(Vin)而确定。在高侧驱动中的驱动操作中，如图1A所示，使高侧驱动器HSD导通，并且电流(Isln)经由外部输出端子Tlo传递并存储在螺线管SLN中。在低侧驱动的驱动操作中，如图1D所示，使低侧驱动器LSD导通，电流(Isln)从电源传递到螺线管SLN并存储。在高侧驱动中的再生操作中，如图1B所示，使低侧驱动器LSD导通，并且电流传递到螺线管SLN。在低侧驱动中的再生操作中，如图1C所示，使高侧驱动器HSD导通，并且电流从螺线管SLN引出。
由于螺线管SLN的耦合在系统中不会动态地改变，因此螺线管驱动器并不总是适合于高侧驱动和低侧驱动二者。另一方面，需要一种作为螺线管驱动器的适合于高侧驱动和低侧驱动二者的产品。因此，在某些情况下，螺线管驱动器必须适合于高侧驱动和低侧驱动二者。
作为螺线管驱动器的电流检测电路，可以有四种：适合于高侧驱动的高侧驱动器的电流检测电路和低侧驱动的电流检测电路；以及，适合于低侧驱动的高侧驱动器的电流检测电路和低侧驱动器的电流检测电路。
电流检测电路是如下电路，其检测在作为高侧驱动器HSD组件的MOS晶体管的漏极和源极之间流动的电流或者检测在作为低侧驱动器LSD组件的MOS晶体管的漏极和源极之间流动的电流。
将参考图2描述具有适合于高侧驱动的低侧驱动器的电流检测电路的半导体器件的示例(第一比较示例)。图2是第一比较示例的半导体器件的电路图。
第一比较示例的半导体器件10R具有低侧驱动器LSD的晶体管MN1和电流检测电路12LR作为为螺线管驱动器提供的组件的一部分。电流检测电路12LR具有感测晶体管STR的晶体管MN3、晶体管MN4、MP1和MP2、第一运算放大器A1和恒流源CCR。在图2中，还示出了螺线管SLN。
在电流检测电路12LR中，晶体管MN3包括高耐压的N沟道MOS晶体管，如晶体管MN1。例如，晶体管MN3的晶体管尺寸是晶体管MN1的晶体管尺寸的1/1000。
晶体管MN3设置在被提供电源电压(VDD)的电源电压端子Tvdd和晶体管MN1的漏极(端子Td)之间的电流路径上，并且脉冲信号(VG1)被供给到栅极。
第一运算放大器A1放大电压供给电路和晶体管MN3的源极电压之间的电位差，该电压供给电路供给比晶体管MN1的源极电压(即，接地电压(GND))更高的电压。第一运算放大器A1包括低耐压的晶体管。
晶体管MN3的栅极-源极电压和漏极-源极电压分别具有与晶体管MN1的栅极-源极电压和漏极-源极电压相同的值。因此，在晶体管MN3的漏极和源极之间，与流过晶体管MN1的漏极和源极之间的电流(Ilsd)成比例的电流(Isns)流动。在比较示例中，Isns＝(1/1000)Ilsd。
电压供给电路具有晶体管MN4和恒流源CCR。晶体管MN4包括例如与晶体管MN3的尺寸相同的高耐压的N沟道MOS晶体管。晶体管MN4设置在第一运算放大器A1的非反相输入端子Tni和接地电压端子Tgnd之间，并且当电源电压(VDD)被供给到栅极时，晶体管MN4总是处于接通状态。也就是说，晶体管MN4用作电阻元件。
恒流源CCR设置在第一运算放大器A1的非反相输入端子Tni和电源电压端子Tvdd之间，并且将电流(Ishr)供给到第一运算放大器A1的非反相输入端子Tni。因此，将比接地电压(GND)高预定电压的电压供给到第一运算放大器A1的非反相输入端子Tni，并且施加有意的偏移。
接下来，将参考图3和图4A至图4C描述上述非线性误差出现的机制。图3是等效电路图，其中考虑了图2中的电流检测电路的器件结构。图4A是示出低侧驱动器电流和螺线管电流之间的关系的图。图4B是示出感测晶体管电流与螺线管电流之间的关系的图。图4C是示出电流检测误差和螺线管电流之间的关系的图。
低侧驱动器LSD和感测晶体管STR中的每一个包括高耐压的MOS晶体管。高耐压的MOS晶体管大致分为垂直型MOS晶体管和水平型MOS晶体管。在垂直型MOS晶体管中，栅极电极和源极电极形成在半导体芯片的表面中，漏极电极形成在背面中。在水平型MOS晶体管中，栅极电极、源极电极和漏极电极形成在半导体芯片的表面中。在任何垂直型MOS晶体管和水平型MOS晶体管中，在高耐压的MOS晶体管的结构中，作为寄生二极管的本体二极管与作为主体的MOS晶体管并联形成。因此，如图3所示，通过将本体二极管BD与晶体管MN1并联耦合而配置低侧驱动器LSD。通过将本体二极管BDS与晶体管MN3并联耦合而配置感测晶体管STR。
在低侧驱动器LSD中流动的电流(Ilsd)是在晶体管MN1的源极和漏极之间流动的电流(Imos)和在本体二极管BD中流动的电流(Idi)的总和。如图4A所示，电流(Imos)与螺线管电流(Isln)成比例地增加(具有线性)，而当螺线管电流(Isln)增加时，电流(Idi)急剧增加(具有非线性)。
在感测晶体管STR中流动的感测电流(Isns)是在晶体管MN3的源极和漏极之间流动的电流(Ismos)和在本体二极管BDS中流动的电流(Idis)的总和。如图4B所示，电流(Ismos)与螺线管电流(Isln)成比例地增加(具有线性)，而当螺线管电流(Isln)增加时，电流(Isdi)急剧增加(具有非线性)。
由于当施加有意的偏移时第一运算放大器A1的输入与接地电压(GND)不同，因此低侧驱动器LSD的Vds和感测晶体管STR的Vds不相等。因此，如图4A和图4B所示，在低侧驱动器LSD的本体二极管BD中流动的电流(Idi)与在感测晶体管STR的本体二极管BDS中流动的电流(Isdi)之间的比率没有变为感测比。结果，如图4C所示，当螺线管电流(Isln)较大时，电流检测误差(CDE)变为非线性，并且在电流检测电路中出现非线性误差。
由于应用了有意的偏移，因此通过向左移位图4A中的低侧驱动器LSD的电流(Ilsd)的曲线图而获得了图4B中的感测晶体管STR的电流(Isns)的曲线图。垂直轴的比例是不同的。因此，使电流开始在低侧驱动器LSD和感测晶体管STR中的本体二极管BD和BDS中流动的螺线管电流(Isln)是不同的。
作为图4C中的电流检测误差(CDE)，仅在MOS晶体管(MOS)中，只有恒定的并且可以在稍后阶段被减去的有意的偏移。然而，具有本体二极管BD和BDS(MOS+二极管)的MOS晶体管具有非线性曲线，并且难以在稍后阶段减去它。由于非线性曲线根据PVT(工艺条件、电源电压条件和温度条件)而波动，因此不能简单地减去。对于再生操作，本体二极管BD是必要的。当在晶体管中没有形成作为寄生二极管的本体二极管BD时，在外部提供二极管。同样在这种情况下，出现类似的非线性误差。
因此，实施例的电流检测电路具有用于施加有意偏移的电路。具体地，用于施加例如正偏移的第一电流源被耦合到电流检测电路的差分放大器的输入之一，并且用于添加例如负偏移的第二电流源被耦合到电流检测电路的输出。耦合到差分放大器的另一输入的感测晶体管防止反向偏置，并防止不能进行电流测量。根据要检测的电流调整偏移量。因此，可以减小使用感测晶体管的电流检测电路的非线性误差。
示例
将描述示例的半导体器件。首先，将参考图5和图6描述半导体器件的使用模式的示例。图5是示意性地示出组装了实施例的半导体器件的汽车的驱动系统示例的图。图6是示出图5中的ECU的配置的框图。
如图5所示，汽车100的驱动系统具有发动机101、离合器102、变速器103、差动齿轮104a和104b、驱动轮105a和105b、车轮105c和105d、电磁阀106、轴107a至107d以及电子控制单元(ECU)1。
作为发动机101，可以使用产生驱动力的各种发动机。发动机101经由离合器102将所产生的驱动力传递到变速器103。变速器103经由差动齿轮104a和轴107a将驱动力传递到驱动轮105a，并且经由差动齿轮104a和轴107b将驱动力传递到驱动轮105b。车轮105c经由轴107c耦合到差动齿轮104b，并且车轮105d经由轴107d耦合到差动齿轮104b。
ECU 1是控制电磁阀106的单元。如图6所示，ECU 1具有半导体器件10和控制半导体器件10的微控制器(MCU)20。半导体器件10具有驱动电路11、电流检测电路12和控制驱动电路11的控制单元13。通过控制给予电磁阀106的螺线管SLN(参见图7)的电流，控制电磁阀106的打开/关闭。在该示例中，通过打开/关闭电磁阀106，可以改变离合器102的位置。也就是说，通过控制电磁阀106的打开/关闭，半导体器件10可以控制从发动机101到变速器103的驱动力的传递。微控制器20是半导体集成电路器件，其在单个半导体芯片中具有CPU(未示出)和存储器(未示出)。
如稍后将描述的，通过精确地控制螺线管电流，可以减小变速器103切换齿轮时的振动。结果，可以实现振动小且乘坐舒适的汽车。
接下来，将参考图7描述半导体器件10。图7是示出图6中的半导体器件的配置的框图。图7还示出了螺线管SLN。
半导体器件10在一个半导体芯片上具有含晶体管MN1和MN2的驱动电路11、电流检测电路12以及具有预驱动器111和112、模拟/数字转换器(ADC)114、滤波器115和加法电路116的控制单元13。例如，半导体器件10被配置为形成在硅衬底或化合物半导体衬底上的电子电路。半导体器件10高侧驱动螺线管SLN。
晶体管MN1是驱动电路11的低侧驱动器(第一驱动晶体管)，并且包括高耐压的N沟道MOS晶体管。晶体管MN2是驱动电路11的高侧驱动器(第二驱动晶体管)，并且包括高耐压的N沟道MOS晶体管。
更具体地，在晶体管MN1中，漏极耦合到外部输出端子Tlo，源极耦合到接地电压端子Tgnd，并且来自控制单元13的脉冲信号(VG1)被供给到栅极。在晶体管MN2中，漏极耦合到输入电压端子Tvin，源极耦合到外部输出端子Tlo，并且来自控制单元13的脉冲信号(VG2)被供给到栅极。接地电压(GND)被供给到接地电压端子Tgnd，并且来自外部的输入电压(Vin)被供给到输入电压端子Tvin。外部输出端子Tlo耦合到螺线管SLN的一端。螺线管SLN的另一端耦合到接地电压(GND)。
在驱动电路11中，在夹持死区时间的同时互补地控制晶体管MN1和MN2的接通/关断。例如，首先，当晶体管MN2接通并变为导通而晶体管MN1关断并变为非导通时，电流经由晶体管MN2和外部输出端子Tlo从输入电压端子Tvin流到螺线管SLN。此时，电流能量被存储在螺线管SLN中。此后，当晶体管MN2关断并且晶体管MN1接通时，从输入电压端子Tvin经由晶体管MN2流向螺线管SLN的电流被中断。螺线管SLN将存储的电流能量释放到螺线管SLN所耦合的接地电压端子，以便保持刚流过的电流的电流值。因此，电流经由晶体管MN1从接地电压端子Tgnd流向螺线管SLN。
电流检测电路12具有高侧驱动器的电流检测电路(HCDC)12H、低侧驱动器的电流检测电路(LCDC)12L和合成单元12S。合成单元12S包括用于切换电流检测电路12H的检测电流和电流检测电路12L的检测电流的开关。稍后将描述电流检测电路12L的细节。
控制单元13具有预驱动器111和112、控制电路(CNTR)113、模拟/数字转换器(ADC)114、滤波器115和加法电路116。模拟/数字转换器114将基于由电流检测电路12检测的电流的检测结果(电压值)转换为数字检测信号。数字检测信号通过滤波器115平均一个周期(晶体管MN1的接通/关断)的电流检测结果，通过加法电路116增加/减少来自MCU 20的指令值(INVL)，并且结果被发送到控制电路113。
控制电路113通过监视电流检测电路12的检测结果来监视驱动电路11的晶体管MN1和MN2的电流。控制电路113根据监控结果对晶体管MN1和MN2执行PWM(脉冲宽度调制)控制，从而经由预驱动器111和112互补地接通/关断晶体管MN1和MN2，并进行控制使得晶体管MN1和MN2的电流(螺线管电流(Isln))收敛到目标值。
如后将描述的，通过电流检测电路12L精确地检测螺线管驱动器的电流，可以精确地控制螺线管电流。
接下来，将参考图8和图9描述高侧驱动的低侧驱动器的电流检测电路。图8是示出图7中的低侧驱动器的电流检测电路的电路图。图9是示出图8中的第一电流源和第二电流源的电流与螺线管电流之间的关系的图。
如图8所示，电流检测电路12L具有晶体管MN3、MN4、MP1和MP2、第一运算放大器A1、第一电流源CS1、第二电流源CS2和电流源控制电路(CSCNTR)CSC。图8还示出了作为为驱动电路11提供的元件的一部分的、低侧的晶体管MN1和高侧的晶体管MN2以及电磁阀106的螺线管SLN。在图8中，未示出在晶体管MN1、MN2和MN3中形成的作为寄生二极管的本体二极管。在以下实施例和修改中类似地未示出。
在电流检测电路12L中，晶体管MN3是由像晶体管MN1那样的高耐压的N沟道MOS晶体管构成的感测晶体管。例如，晶体管MN3的晶体管尺寸是晶体管MN1的晶体管尺寸的1/N(例如，N＝1000)。
晶体管MN3设置在被供给电源电压(VDD)的电源电压端子Tvdd和晶体管MN1的漏极(端子Td)之间的电流路径上，并且脉冲信号(VG1)被供给到栅极。
第一运算放大器A1具有作为第一端子的反相输入端子Tinv和作为第二端子的非反相输入端子Tni，并且放大电压供给电路OVL和晶体管MN3的源极电压之间的电位差，所述电压供给电路OVL供给比晶体管MN1的源极电压(即，接地电压(GND))高的电压。第一运算放大器A1包括低耐压的晶体管。
晶体管MN3的栅极-源极电压和漏极-源极电压分别具有与晶体管MN1的栅极-源极电压和漏极-源极电压相同的值。因此，在晶体管MN3的漏极和源极之间，精确地流动与在晶体管MN1的漏极和源极之间流动的电流成比例的电流(在实施例中，1/N的电流(例如，N＝1000))。
第一运算放大器A1的输出电压被供给到晶体管MP1和MP2的栅极。晶体管MP1由低耐压的P沟道MOS晶体管构成，并与晶体管MN3串联地设置。晶体管MP2包括低耐压的P沟道MOS晶体管，并且被提供在电源电压端子Tvdd和作为第三端子的输出端子Tout之间的电流路径上，其与晶体管MP1的电流路径不同。因此，与在晶体管MP1中流动的电流成比例的电流在晶体管MP2中流动。也就是说，晶体管MP1和MP2形成电流镜电路。电流镜比为1/M。
如上所述，进一步提供电压供给电路OVL，电压供给电路OVL将高于接地电压(GND)的电压供给到作为第一运算放大器A1的两个输入端子之一的被耦合到接地电压端子Tgnd的非反相输入端子Tni。电压供给电路OVL具有晶体管(第一移位晶体管)MN4和第一电流源CS1。
晶体管MN4包括例如与晶体管MN3的尺寸相同的高耐压的N沟道MOS晶体管。晶体管MN4设置在第一运算放大器A1的非反相输入端子Tni和接地电压端子Tgnd之间，并且由于电源电压(VDD)被供给到栅极，所以晶体管MN4总是处于接通状态。也就是说，晶体管MN4用作电阻元件。
第一电流源CS1设置在第一运算放大器A1的非反相输入端子Tni和电源电压端子Tvdd之间，并且将电流(Ish1)供给到第一运算放大器A1的非反相输入端子Tni。因此，高于接地电压(GND)的电压被供给到第一运算放大器A1的非反相输入端子Tni。
通过第一运算放大器A1的偏移电压的影响，最初存在晶体管MN3的源极电压应变得低于漏极电压的情况。然而，如果没有提供电压供给电路OVL，则第一运算放大器A1的反相输入端子Tinv的电压不能变成比被供给到非反相输入端子Tni的接地电压(GND)低的负电压，所以晶体管MN3的源极电压不会变得低于预期值。结果，不能执行考虑了偏移电压的影响的电流检测。
另一方面，电流检测电路12L通过使用电压供给电路OVL将高于接地电压(GND)的电压供给到第一运算放大器A1的非反相输入端子Tni。通过该操作，电流检测电路12L可以如所预期的那样，根据偏移电压的影响使晶体管MN3的源极电压低于漏极电压，从而可以执行考虑了偏移电压的电流检测。
如上所述，晶体管MN3检测在晶体管MN1中流动的电流的1/N(例如，N＝1000)。检测到的感测电流(Isns)由晶体管MP1和MP2发送回，并输出作为检测电流(Isig)。
第一电流源CS1和第二电流源CS2具有有意向检测电流添加偏移的作用。由于当第一电流源CS1的电流(Ish1)传递到晶体管MN4时第一运算放大器A1的虚拟接地点处的电压上升，因此在晶体管MN3中流动的电流增加，并且施加正偏移。此时，外部输出端子Tlo的电压为负。
当通过第一电流源CS1的电流(Ish1)施加正偏移时，即使当螺线管电流(Isln)不流动(Isln＝0A)时，第一运算放大器A1的虚拟接地也变为正电压，所以可以正确检测电流。
由于从检测电流(Isig)中减去第二电流源CS2的电流(Ish2)，所以施加负偏移。当Ish1根据螺线管电流(Isln)的增加变为0A时，没有施加偏移并且出现误差。然而，通过由第二电流源CS2的电流(Ish2)施加负偏移，可以消除误差。
如图9所示，第一电流源CS1的电流量(Ish1)和第二电流源CS2的电流量(Ish2)根据螺线管电流(Isln)而变化。当螺线管电流(Isln)小于预定值时，第一电流源CS1的电流量(Ish1)将电流从电源电压端子Tvdd传递到非反相输入端子Tinv。当螺线管电流(Isln)等于或大于预定值时，第一电流源CS1不传递电流。当螺线管电流(Isln)小于预定值时，第二电流源CS2将电流从输出端子Tout传递到接地电压端子Tgnd。当螺线管电流(Isln)等于或大于预定值时，没有电流从第二电流源CS2通过。换句话说，当螺线管电流(Isln)小于预定值时，第一电流源CS1的电流量(Ish1)大于第二电流源CS2的电流量(Ish2)。当螺线管电流(Isln)等于或大于预定值时，第二电流源CS2的电流量(Ish2)大于第一电流源CS1的电流量(Ish1)。
电流源控制电路CSC是如下电路：以简单的方式检测螺线管电流(Isln)，并且基于检测的电流控制第一电流源CS1的电流(Ish1)和第二电流源CS2的电流(Ish2)。具体地，当螺线管电流(Isln)小于预定值时，电流源控制电路CSC进行控制，使得第一电流源CS1的电流量(Ishl)随着螺线管电流(Isln)的增加而减小。当螺线管电流(Isln)等于或大于预定值时，电流源控制电路CSC进行控制以不将电流传递到第一电流源CS1；当螺线管电流(Isln)小于预定值时，电流源控制电路CSC进行控制以不将电流传递到第二电流源CS2；并且当螺线管电流(Isln)等于或大于预定值时，电流源控制电路CSC进行控制以使第二电流源CS2的电流随着螺线管电流(Isln)的增加而增加。电流源控制电路CSC的电流检测精度低于电流检测电路12L的电流检测精度。
由于第一运算放大器A1的增益随着通过第一电流源CS1的第一电流(Ish1)和第二电流源CS2的电流(Ish2)而施加的有意偏移的波动而变化，因此设计成使得通过调节晶体管MP1和MP2的电流镜比来获得期望的增益。
接下来，将描述第一电流源CS1的电流(Ish1)、第二电流源CS2的电流(Ish2)以及晶体管MP1和MP2的电流镜比的示例。
为了在电流检测电路12L中获得所需的输入/输出特性，需要适当地设计第一电流源CS1的电流(Ish1)、第二电流源CS2的电流(Ish2)以及晶体管MP1和MP2的电流镜比。上述电流满足等式(1)至(4)的关系。
Isns＝(I/N)Isln+Ish1 (1)
Ish1＝K·max(Ish-αIsln,0) (2)
Ish2＝max(αIsln-Ish,0) (3)
Isig＝(Isns/M)–Ish2 (4)
Isns表示在晶体管MN3中流动的电流，α和K表示适当的常数，M表示晶体管MP1和MP2的电流镜比，N表示作为低侧驱动器的晶体管MN2和作为感测晶体管的晶体管MN3的感测比，Ish是有意偏移的值和当螺线管电流(Isln)为0A时从电流检测电路输出的电流值(Isig)。
通过上面的等式(1)至(4)，得出以下设计值。
Isig＝(1/MoN)Isln+Ish (5)
K＝Mo (6)
M＝Mo/(1+αMoN) (7)
α＝Ish/Isln0 (8)
Mo表示感测放大器的电流增益，Isln0表示使得Ish＝αIsln的螺线管电流。
必须在后面的阶段中消除由电流检测电路12L施加的有意偏移。将参考图10描述消除有意偏移的方法。图10是低侧驱动器的电流检测电路的电路图，其包括消除有意偏移的电路。
如图10所示，电流检测电路12L是通过与图9中的电流检测电路12L的第二电流源CS2并联地添加恒流源CC0而获得的电路。换句话说，恒流源CC0设置在输出端子Tout和接地电压端子Tgnd之间。通过以模拟方式减去电流(Ish0)，可以从检测电流(Isig)中消除有意偏移。在这种情况下，当Isln＝0A时，电流(Ish0)是电流(Ish1)。
接下来，将通过使用第二比较示例的电流检测电路来描述使用第一电流源CS1和第二电流源CS2的两个电流源的原因。图11是示出第二比较示例的电流检测电路的电路图。图12是示出图11中的电流检测电路的第一电流源的电流的图。图13A和图13B是示出在不使用负电流源的情况下第一电流源的特性的图。图13A是示出第一电流源的电流的图，且图13B是示出电流检测误差的图。
图11中的第二比较示例的电流检测电路12LS通过从图8的示例的电流检测电路12L中去除第二电流源CS2来获得。当电流检测电路12LS仅包括第一电流源CS1时，如图12所示，在第一电流源CS1中流动的电流(Ish1)在某个中点变为负。为了实现它，必须从接地电压端子Tgnd汲取电流，从而需要负电源。为了通过使用电路实现正电流和负电流二者，必须准备两个电流镜来处理这两个符号。因此，实际提供两个电流源。
在没有使用负电源的情况下，如图13A所示，第一电流源CS1的电流(Ish1)在某个中点变为零。在这种情况下，当螺线管电流(Isln)较大并且检测电流值被折弯时，有意偏移变为零。因此，如图13B所示，出现电流检测误差(CDE)。
根据该示例，同样在第一运算放大器A1中存在偏移的情况下，可以检测到在Isln＝0A附近的电流。当第一电流源CS1的电流(Ish1)恒定时(图2的第一比较示例)，在螺线管电流(Isln)较大的情况下出现非线性误差。然而，在该实施例中，由于在螺线管电流(Isln)较大的情况下Ish1＝0A，所以不会出现非线性误差。在如专利文献1中那样使用检测电阻器的情况下，必须将较大电流传递到检测电阻器，并且必须以高精度实现低电阻值。因此，检测电阻器的面积变大。例如，检测电阻器的尺寸变得几乎与驱动晶体管的尺寸相同。由于在该实施例中不使用检测电阻器，所以多个半导体器件10也可以形成在单个半导体芯片中。
改型
在下文中，将描述一些代表性的改型。在以下对改型的描述中，与上述实施例中符号类似的符号可以用于具有与该实施例中描述的配置和功能类似的配置和功能的部分。对于该部分，只要技术上一致，就可以适当地使用上述实施例中的描述。只要技术上一致，可以以组合方式适当地应用实施例的一部分和多个改型的全部或部分。
第一改型
尽管在该示例中以模拟方式消除了有意偏移，但是将参考图14描述另一示例(第一改型)。图14是示出第一改型的低侧驱动器的电流检测电路的电路图。图14还示出了作为为控制单元13提供的组件的一部分的模拟/数字转换器(AD转换器)114。
由于检测电流是AD转换的并且电流检测值被用作数字值，如图7所示，可以通过从AD转换之后获得的数字值中减去有意偏移的方法来消除有意偏移。
如图14所示，电流检测电路12LA在图8中的电流检测电路12L的晶体管MP1(输出端子Tout)和接地电压端子Tgnd之间具有电阻器Rout。电流检测电路12LA通过电阻器Rout将输出的检测电流(Isig)转换为电压(Vout)。第一改型的控制单元13在AD转换器114和滤波器115之间具有加法电路117。AD转换器114将电压(Vout)转换为数字值，并且加法电路117从数字值中减去对应于有意偏移的常数(CNST)，从而获得电流检测值。
第二改型
将参考图15描述其中将由电流源控制电路CSC检测的对象的示例(第二改型)。图15是示出第二改型的低侧驱动器的电流检测电路的电路图。
在该示例中，由电流源控制电路CSC检测的电流(检测目标)是螺线管电流(Isl1)。第二改型的电流检测电路12LB的电流源控制电路CSC的检测目标是作为低侧驱动器的晶体管MN1的电流(Ilsd)。
关于检测晶体管MN1的电流(Ilsd)的情况，由于晶体管MN1的电流(Ilsd)几乎等于螺线管电流(Isln)，第一电流源CS1的电流(Ish1)、第二电流源CS2的电流(Ish2)以及晶体管MP1和MP2之间的电流镜比可以以与该示例类似的方式从等式(1)至(8)获得。
第三改型
将参考图16描述其中将由电流源控制电路CSC检测的对象的示例(第三改型)。图16是示出第三改型的低侧驱动器的电流检测电路的电路图。
在该示例中，由电流源控制电路CSC检测的电流(检测目标)是螺线管电流(Isln)。第三改型的电流检测电路12LC的电流源控制电路CSC的检测目标是感测晶体管的电流(Isns)。
第一电流源CS1的电流(Ish1)、第二电流源CS2的电流(Ish2)以及电流检测电路12LC中的晶体管MP1和MP2之间的电流镜比与实施例中的不同。上述电流具有关系式(11)至(14)。
Isns＝(I/N)Isln+Ish1 (11)
Ish1＝K·max(Ish-βIsns,0) (12)
Ish2＝max(βIsns-Ish,0) (13)
Isig＝(Isns/M)–Ish2 (14)
β和K表示适当的常数，M表示晶体管MP1和MP2的电流镜比，N表示作为低侧驱动器的晶体管MN2和晶体管MN3的感测比，Ish是有意偏移的值并且当螺线管电流(Isln)为0A时是从电流检测电路输出的电流值(Isig)。
通过上面的等式(11)至(14)，导出以下设计值。
Isig＝(1/MoN)IL+Ish (15)
K＝Mo (16)
M＝(1-β)Mo (17)
β＝NIsh/Isln (18)
Mo表示感测放大器的电流增益，Isln表示使Ish＝βIsns的螺线管电流。
第四改型
将参考图17至图19A至图19C描述通过使用MOS晶体管作为第一电流源CS1和第二电流源CS2的示例来实现具体电路的示例(第四改型)。图17是示出第四改型的低侧驱动器的电流检测电路的电路图。图18是示出图17的低侧驱动器的电流检测电路的第一电流源和第二电流源的电路图。图19A至图19C是示出螺线管电流与在图17的低侧驱动器的电流检测电路中的电流路径中流动的电流的依赖性的图。图19A是示出感测电流和检测电流的图，图19B是示出第一复制电流、第二复制电流和恒定电流源的电流的图，图19C是示出第一电流源的电流和第二电流源的电流的图。
在第四改型的低侧驱动器的电流检测电路12LD中，电流源控制电路CSD不直接检测螺线管电流(Isln)，而是如第三改型中那样检测作为螺线管电流(Isln)的副本的感测电流(Isns)。具体地，感测电流(Isns)被复制并将副本作为第一复制电流(Irep1)和第二复制电流(Irep2)。通过由电流镜添加/减去第一复制电流(Irep1)、第二复制电流(Irep2)和恒流源CC的电流(Icc)来产生第一电流源CS1的电流(Ish1)和第二电流源CS2的电流(Irep2)。在下文中，将描述细节。
晶体管MP1和MP3包括低耐压的P沟道MOS晶体管，并被提供为与晶体管MN3串联。晶体管MP2和MP4包括低耐压的P沟道MOS晶体管，并被提供为串联在电源电压端子Tvdd和输出端子Tout之间的电流路径上，作为晶体管MP1和MP3中的另一电流路径。向晶体管MP3和MP4中每个的栅极供给第一偏置电压(Vbi1)。此外，晶体管MP2的栅极耦合到晶体管MP1的栅极和第一运算放大器A1的输出。因此，在晶体管MP2和MP4中，与在晶体管MP1和MP3中流动的电流(Isns)成比例的电流(Isig)流动。也就是说，晶体管MP1至MP4构成电流镜电路。电流镜比为1/M。
电流源控制电路CSD具有晶体管MP5至MP8。晶体管MP5和MP6包括低耐压的P沟道MOS晶体管，并且串联设置在电源电压端子Tvdd和第一电流源CS1之间的电流路径上，这与晶体管MP1和MP3的电流路径不同。向晶体管MP6的栅极供给第一偏置电压(Vbi1)。此外，晶体管MP5的栅极被耦合到晶体管MP1的栅极和所述第一运算放大器A1的输出。因此，在晶体管MP5和MP6中，与在晶体管MP1和MP3中流动的电流(Isns)成比例的第一复制电流(Irep1)流动。也就是说，晶体管MP1、MP3、MP5和MP6构成电流镜电路。电流镜比为1/ML。
晶体管MP7和MP8包括低耐压的P沟道MOS晶体管，并且串联设置在电源电压端子Tvdd和第二电流源CS2之间的电流路径上，作为晶体管MP1和MP3中的另一电流路径。所述第一偏置电压(VBI1)被供给到晶体管MP8的栅极。此外，晶体管MP7的栅极耦合到晶体管MP1的栅极和第一运算放大器A1的输出。因此，在晶体管MP7和MP8中，与在晶体管MP1和MP3中流动的电流(Isense)成比例的第二复制电流(Irep2)流动。也就是说，晶体管MP1、MP3、MP7和MP8构成电流镜电路。电流镜比为1/ML。
如图18所示，第一电流源CS1具有晶体管MP9至MP12和MN5至MN8以及恒流源CC。晶体管MP9和MP10由低耐压的P沟道MOS晶体管组成，并与恒流源CC串联设置。恒流源CC的一端耦合到第二接地电压端子Tgn2。晶体管MP11和MP12包括低耐压的P沟道MOS晶体管，并且串联设置在电源电压端子Tvdd和第一电流源CS1的输出(第一运算放大器A1的非反相输入端子Tni)之间的电流路径上，作为晶体管MP9和MP10中的另一电流路径。向每个晶体管MP10和MP12的栅极供给第二偏置电压(Vbi2)。此外，晶体管MP11的栅极耦合到晶体管MP9的栅极和晶体管MP10的漏极。因此，在晶体管MP11中，与在晶体管MP9和MP10中流动的恒流源CC的电流(Icc)成比例的电流流动。也就是说，晶体管MP9至MP12构成电流镜电路。电流镜比是一倍，并且等效于恒流源CC的电流量的电流(Icc)在晶体管MP11中流动。
晶体管MN5和MN6包括低耐压的N沟道MOS晶体管，并与晶体管MP6串联设置。晶体管MN7和MN8包括低耐压的N沟道MOS晶体管，并且被串联设置在第二接地电压端子Tgn2和晶体管MP11的漏极之间的电流路径上，作为晶体管MN5和MN6的另一电流路径。向每个晶体管MN6和MN8的栅极供给第三偏置电压(Vbi3)。此外，晶体管MN5的栅极耦合到晶体管MN7的栅极和晶体管MN6的漏极。因此，在晶体管MN7和MN8中，与在晶体管MN5和MN6中流动的第一复制电流(Irep1)成比例的电流流动。也就是说，晶体管MN5至MN8构成电流镜电路。电流镜比为1，并且第一电流源CS1的电流(I sh1)变为通过从恒流源CC的电流(Icc)中减去第一复制电流(Irep1)而获得的电流(Ish1＝Icc-Irep1)。
第二电流源CS2具有晶体管MP13、MP14和MN9至MN16。晶体管MP13和MP14包括低耐压的P沟道MOS晶体管，并被设置成与晶体管MN10串联。向晶体管MP14的栅极供给第二偏置电压(Vbi2)。此外，晶体管MP13的栅极耦合到晶体管MP9的栅极和晶体管MP10的漏极。因此，在晶体管MP13和MP14中，与在晶体管MP9和MP10中流动的电流(Icc)成比例的电流流动。也就是说，晶体管MP9、MP10、MP13和MP14构成电流镜电路。电流镜比为1，并且等同于恒流源CC的电流量的电流(Icc)在晶体管MP13中流动。
晶体管MN9和MN10包括低耐压的N沟道MOS晶体管，并被设置成与晶体管MP14串联。晶体管MN 11和MN12包括低耐压的N沟道MOS晶体管，并且被串联设置在第二接地电压端子Tgn2和晶体管MP8之间的电流路径上，作为晶体管MN9和MN10的另一电流路径。向每个晶体管MN10和MN12的栅极供给第三偏置电压(Vbi3)。此外，晶体管MN11的栅极耦合到晶体管MN9的栅极和晶体管MN10的漏极。因此，在晶体管MN11和MN12中，与在晶体管MN9和MN10中流动的电流(Icc)成比例的电流流动。也就是说，晶体管MN 9至MN12构成电流镜电路。电流镜比为1，并且等同于恒流源CC的电流量的电流(Icc)在晶体管MN10中流动。
晶体管MN13和MN14包括低耐压的N沟道MOS晶体管，并被设置成与晶体管MP8串联。晶体管MN15和MN16包括低耐压的N沟道MOS晶体管，并且被串联设置在第二接地电压端子Tgn2和作为第三端子的端子Tcs2之间的电流路径上，作为晶体管MN13和MN14的另一电流路径。向每个晶体管MN14和MN16的栅极供给第三偏置电压(Vbi3)。此外，晶体管MN15的栅极耦合到晶体管MN13的栅极和晶体管MN14的漏极。因此，在晶体管MN15和MN16中，与在晶体管MN13和MN14中流动的电流(Irep2-Icc)成比例的电流流动。也就是说，晶体管MN13至MN16构成电流镜电路。电流镜比为1，第二电流源CS2的电流是通过从第二复制电流(Irep2)中减去恒流源CC的电流(Icc)而获得的电流(Ish2＝Irep2-Icc)。
如图19中所示，在第四改型中，在电流镜电路中，产生感测电流(Isns)的1/ML的副本作为第一复制电流(Irep1)和第二复制电流(Irep2)(图19B)，并且向恒流源CC的电流(Icc)添加该副本/从恒流源CC的电流(Icc)减去该副本，从而产生根据螺线管电流(Isln)而波动(图19C)的、第一电流源CS1的电流(Ish1)和第二电流源CS2的电流(Ish2)。因此，如图19A所示，检测电流(Isig)具有线性。检测电流(Isig)具有偏移。
为了在第四改型的电流检测电路中获得期望的输入/输出特性，需要适当地设置第一电流源CS1的电流(Ish1)、第二电流源CS2的电流(Ish2)和晶体管MP1和MP2的电流镜比。上述电流满足等式(21)至(25)的关系。
Isns＝(I/N)Isln+Ish1 (21)
Ish1＝K·max(Ish-αIsln,0) (22)
Ish2＝max(αIsln-Ish,0) (23)
Isig＝(Isns/M)–Ish2 (24)
Irep＝Irep1＝Irep2
＝(1/LM)Isns (25)
α和K表示适当的常数，M表示晶体管MP1和MP2的电流镜比，N表示作为低侧驱动器的晶体管MN2和晶体管MN3的感测比，Ish是有意偏移的值和当螺线管电流(Isln)为0A时从电流检测电路输出的电流值(Isig)。
通过上述等式(21)至(25)，导出以下设计值。
Isig＝(1/MoN)Isln+Ish (26)
K＝Mo (27)
L＝Isln0/(MoN·Ish)+1 (28)
M＝Mo/(1+αMoN) (29)
Mo表示感测放大器的电流增益，Isln0表示使Ish＝Irep的螺线管电流。
在第四改型中，主要的电流源控制电路CSD和电流检测电路共同使用感测晶体管(晶体管MN3)、第一运算放大器A1以及晶体管MP1和MP2，使得可以减少面积和消耗电流。
第五改型
在图8的示例的电流检测电路12L中，当作为高侧驱动器的晶体管MN2接通时，晶体管MN3关断。此时，第一运算放大器A1的负载状况与作为低侧驱动器的晶体管MN1接通的情况中不同。结果，存在如下可能性：当晶体管MN1接通时电流检测电路的响应可能由于瞬态响应而变慢。将参考图20至图22描述对此进行改进的第五改型的低侧驱动器的电流检测电路。图20是示出第五改型的低侧驱动器的电流检测电路的电路图。图21是示出在图20的低侧驱动器的电流检测电路中的低侧驱动器接通的情况下的电流路径的图。图22是示出在图20的高侧驱动器的电流检测电路中的低侧驱动器接通的情况下的电流路径的图。
如图20所示，第五改型的电流检测电路12LE还具有晶体管(开关晶体管)MN17，用于在晶体管MN1和MN3关断的时段中将电流传递到图8的示例的电流检测电路12L。
晶体管MN17包括例如与晶体管MN3的尺寸相同的高耐压的N沟道MOS晶体管。晶体管MN17被设置在第一运算放大器A1的反相输入端子Tinv和接地电压端子Tgnd之间。晶体管MN1 7的接通/关断是由信号(VDMY)控制，信号(VDMY)的相位与作为脉冲信号(VG1)的反相信号的脉冲信号(VG2)相同。也就是说，晶体管MN17的接通/关断相对于晶体管MN2和MN3互补地被控制。晶体管MN17接通时的电阻值表示与晶体管MN3接通时的电阻值相同的值。由于电流检测电路12LE的其他配置类似于电流检测电路12L的配置，因此不再重复描述。
当晶体管MN1接通时，如图21所示，晶体管MN3也接通且电流在晶体管MN3中流动。当晶体管MN2接通时，如图22所示，晶体管MN17也接通且电流在晶体管MN17中流动。
因此，即使当晶体管MN3截止时，晶体管MN17也接通，所以第一运算放大器A1的电阻元件的负载保持恒定。也就是说，可以通过晶体管MN17使当晶体管MN1接通时的第一运算放大器A1的负载状况和当晶体管MN2接通时的负载状况相同。结果，可以减少在切换晶体管MN3的接通/关断之后第一运算放大器A1的设置时间，从而可以实现高速操作。
第六改型
尽管在实施例中电流被晶体管MP1和MP2折回，但是检测电流是电流源(PMOS输出)。检测电流可以被配置为灌电流(current sink)(NMOS输出)。将参考图23描述该配置示例(第六改型)。图23是示出第六改型的低侧驱动器的电流检测电路的电路图。
在第六改型的电流检测电路12LF中，第一运算放大器A1的输出电压被供给到晶体管MN21的栅极作为电流控制晶体管。晶体管MN21包括低耐压的N沟道MOS晶体管，并且与晶体管MN3串联设置在输出端子Tout和端子Td之间的电流路径上。通过该配置，检测电流(Isig)可以被配置为灌电流。
第七改型
尽管在前述示例和第一改型至第六改型中已经描述了低侧驱动器的电流检测电路，但是将参考图4描述高侧驱动器(第七改型)的电流检测电路的示例。图24是示出第七改型的高侧驱动器的电流检测电路的电路图。
第七改型的高侧驱动器的电流检测电路12HG通过以下来获得：通过PMOS沟道MOS晶体管替换第六改型的低侧驱动器的电流检测电路12LF的晶体管MN3、MN4和MN21中的N沟道MOS晶体管，以及通过PMOS沟道MOS晶体管替换构成第一运算放大器A1、第一电流源CS1和第二电流源CS2的N沟道MOS晶体管。
如图24所示，电流检测电路12HG具有晶体管MP21、MP23和MP24、第二运算放大器A2、第三电流源CS3、第四电流源CS4和电流源控制电路CSC。第七改型的驱动电路11的高侧驱动器包括P沟道MOS晶体管MP22。
在电流检测电路12HG中，晶体管MP23是包括高耐压的P沟道MOS晶体管的感测晶体管，其与晶体管MP22中相同。例如，晶体管MP23的晶体管尺寸是晶体管MP22的晶体管尺寸的1/N(例如，N＝1000)。
晶体管MP23设置在第二运算放大器A2的反相输入端子Tinv和晶体管MP22的漏极(端子Td)之间的电流路径上，并且脉冲信号(VG22)被供给到栅极。除了死区时间之外，脉冲信号(VG22)是与脉冲信号(VG1)的相位相同的信号。
第二运算放大器A2放大电压供给电路OVH和晶体管MP23的源极电压之间的电位差，该电压供给电路OVH供给比晶体管MP22的源极电压(即，输入电压(Vin))低的电压。第二运算放大器A2包括低耐压的晶体管。
晶体管MP23的栅极-源极电压和漏极-源极电压分别具有与晶体管MP22的栅极-源极电压和漏极-源极电压相同的值。因此，在晶体管MP23的漏极和源极之间，与在晶体管MP22的漏极和源极之间流动的电流精确成比例的电流(在该实施例中，1/N的电流(例如，N＝1000))流动。
第二运算放大器A2的输出电压被供给到作为电流控制晶体管的晶体管MP21的栅极。晶体管MP21包括低耐压的P沟道MOS晶体管，并且与晶体管MP23串联设置在输出端子Tout和端子Td之间的电流路径上。
如上所述，进一步提供电压供给电路OVH，电压供给电路OVH将低于输入电压(Vin)的电压供给到作为第二运算放大器A2的两个输入端子之一的、耦合到输入电压端子Tvin的非反相输入端子Tni的。电压供给电路OVH具有晶体管MP24和第一电流源CS1。
晶体管MP24包括例如与晶体管MP23的尺寸相同的高耐压的P沟道MOS晶体管。晶体管MP24设置在第二运算放大器A2的非反相输入端子Tni和输入电压端子Tvin之间，并且当接地电压(GND)被供给到栅极时，晶体管MP24总是处于接通状态。也就是说，晶体管MP24用作电阻元件。
第三电流源CS3设置在第二运算放大器A2的输入电压端子Tvin和非反相输入端子Tni之间，并从第二运算放大器A2的非反相输入端子Tni汲取电流(Ish2)。因此，将比输入电压(Vin)低预定电压的电压供给到第二运算放大器A2的非反相输入端子Tni。
通过第二运算放大器A2的偏移电压的影响，最初存在晶体管MP23的源极电压应该变得高于漏极电压的情况。然而，如果没有设置电压供给电路OVH，则第二运算放大器A2的反相输入端子Tinv的电压不能变为比供给到非反相输入端子Tni的输入电压(Vin)高的电压，从而晶体管MP23的源极电压不会变得高于预期值。结果，不能执行考虑了偏移电压影响的电流检测。
另一方面，电流检测电路12HG通过使用电压供给电路OVL将低于输入电压(Vin)的电压供给到第一运算放大器A1的非反相输入端子Tni。通过该操作，电流检测电路12HG可以根据偏移电压的影响使晶体管MP23的源极电压如预期的那样高于漏极电压，从而可以执行考虑偏移电压的电流检测。
如上所述，晶体管MP23检测在晶体管MP22中流动的电流的1/N(例如，N＝1000)。通过晶体管MP21将检测到的电流(Isns)输出为作为灌电流的检测电流(Isig)。
第三电流源CS3和第四电流源CS4具有有意地将偏移添加到检测电流的作用。由于当第三电流源CS3的电流(Ish3)传递到晶体管MP24时第二运算放大器A2的虚拟参考点处的电压下降，因此在晶体管MP23中流动的电流减小/增加，并且施加了负偏移。
当通过第三电流源CS3的电流(Ish3)施加负偏移时，即使当螺线管电流(Isln)不流动(Isln＝0A)时，第二运算放大器A2的虚拟参考点也变为低于输入电压(Vin)的电压，所以可以正确检测电流。
由于第四电流源CS4的电流(Ish4)被添加到检测电流(Isig)，所以施加了正偏移。当Ish1根据螺线管电流(Isln)的增加变为0A时，没有施加偏移并且出现误差。然而，通过施加第四电流源CS4的电流(Ish4)的正偏移，可以消除该误差。
第八改型
将参考图25至图27描述适用于高侧驱动和低侧驱动的电流检测电路的示例(第八改型)。图25是示出第八改型的低侧驱动器的电流检测电路的电路图。图26是示出图25的电流检测电路中的高侧驱动状态的电流路径的图。图27是示出图25的低侧电流检测电路中的低侧驱动状态的电流路径的图
如图25中所示，通过进一步向图8的实施例的电流检测电路12L添加：作为用于低侧驱动的感测晶体管的晶体管(第二感测晶体管)MN23、用于低侧驱动的构成电压供给电路的一部分的晶体管(第二移位晶体管)MN24和MN25以及晶体管MN26，来获得第八改型的电流检测电路12LH。晶体管MN3在高侧驱动时操作并且可以被接通，晶体管MN23在低侧驱动时操作并且可以被接通。电流检测电路12L可以执行作为半导体器件10的第一模式的高侧驱动状态(图1B)的电流检测和作为第二模式的低侧驱动状态(图1C)的电流检测。
晶体管MN23包括例如与晶体管MN3的尺寸相同的高耐压的N沟道MOS晶体管。晶体管MN23被设置在第一运算放大器A1的反相输入端子Tinv和接地电压端子Tgnd之间。晶体管MN23在接触件Ts处电耦合到晶体管MN3。晶体管MN23的接通/关断由与脉冲信号(VG1)的相位相同的信号(VLD)控制。信号(VLD)仅在低侧驱动状态下变为高。晶体管MN3的接通/关断由与脉冲信号(VG1)的相位相同的信号(VHD)控制。信号(VHD)仅在高侧驱动状态下变为高。
晶体管MN24和MN25包括例如高耐压的N沟道MOS晶体管，其栅极宽度是晶体管MN4的栅极宽度的两倍。提供晶体管MN24和MN25以便在第一运算放大器A1的非反相输入端子Tni和晶体管MN1的漏极之间串联地形成电流路径，并且指示低侧驱动状态的信号(LSC)被供给到栅极。通过串联耦合晶体管MN24和MN25，可以防止电流经由晶体管MN24和MN25的本体二极管而流动。在通过高耐压的N沟道MOS晶体管来构成晶体管MN24和MN 25的情况下，所述高耐压的N沟道MOS晶体管的栅极宽度是晶体管MN4的栅极宽度的两倍，可以使晶体管MN24和25的串联电阻等同于晶体管MN4的电阻。
晶体管MN26包括例如与晶体管MN4的尺寸相同的高耐压的N沟道MOS晶体管。晶体管MN26设置在晶体管MN24的源极、晶体管MN25的源极和接地电压端子Tgnd之间，并且指示高侧驱动状态的信号(HSC)被供给到栅极。
以类似于该实施例的方式，晶体管MN4设置在第一运算放大器A1的非反相输入端子Tni和接地电压端子Tgnd之间，并且指示高侧驱动状态的信号(HSC)被供给到栅极。
如图26中所示，当晶体管MN1在高侧驱动状态下接通时，晶体管MN3和MN4接通并且晶体管MN23至MN25关断，获得了与图8的电流检测电路12L的耦合关系类似的耦合关系，并执行类似的操作。在该状态下，晶体管MN26接通，晶体管MN24的源极和晶体管MN25的源极变为接地电压(GND)。
另一方面，在高侧驱动状态下，当晶体管MN2接通时，晶体管MN4接通，晶体管MN3和晶体管MN23至MN25关断。
如图27中所示，当晶体管MN1在低侧驱动状态下接通时，晶体管MN23和MN25接通，晶体管MN3、MN4和MN26关断。通过上述，第一运算放大器A1放大电压供给电路OVLL与晶体管MN23的漏极电压之间的电位差，所述电压供给电路OVLL供给比晶体管MN1的漏极电压高的电压。电压供给电路OVLL包括第一电流源CS1以及晶体管MN24和MN25。
晶体管MP23的栅极-源极电压和漏极-源极电压分别具有与晶体管MP22的栅极-源极电压和漏极-源极电压相同的值。因此，在晶体管MP23的漏极和源极之间，与在晶体管MP22的漏极和源极之间流动的电流精确成比例的电流(在该实施例中，1/N的电流(例如，N＝1000))流动。
在低侧驱动状态下，当晶体管MN2接通时，晶体管M3、MN4和MN23至MN26关断。
在该改型中，通过切换接通的晶体管，可以进行高侧驱动和低侧驱动两者中的电流检测。
通过消除与改型的高侧驱动相关的晶体管MN3、MN4和MN26，可以获得低侧驱动的低侧电流检测电路。
第九改型
当作为高侧驱动器的晶体管MN2在图25的第八改型的电流检测电路12LH的高侧驱动和低侧驱动中被接通时，晶体管MN3和MN23关断。此时，以与本实施例的电流检测电路12L类似的方式，第一运算放大器A1的负载状况不同于作为低侧驱动器的晶体管MN1接通的状态中的负载状况。结果，存在如下可能性：当晶体管MN1接通时电流检测电路的响应可能由于瞬态响应而变慢。将参考图28至图32描述解决它的第九改型的低侧电流检测电路。图28是示出第九改型的低侧电流检测电路的电路图。图29是示出图28的低侧电流检测电路中的高侧驱动状态的电流路径的图。图30是示出图28的低侧电流检测电路中的高侧驱动状态的电流路径的图。图31是示出图28的低侧电流检测电路中的低侧驱动状态的电流路径的图。图32是示出图28的低侧电流检测电路中的低侧驱动状态的电流路径的图。
如图28所示，通过进一步向图25的第八改型的电流检测电路12LH添加：用于在晶体管MN1、MN3和MN23关断的时段中传递电流的晶体管(开关晶体管)MN17，获得第九改型的电流检测电路12LI。
晶体管MN17包括例如与晶体管MN3的尺寸相同的高耐压的N沟道MOS晶体管。晶体管MN17被设置在第一运算放大器A1的反相输入端子Tinv和接地电压端子Tgnd之间。晶体管MN17的接通/关断由与脉冲信号(VG2)相位相同的信号(VDMY)控制，脉冲信号(VG2)作为脉冲信号(VG1)的反相信号。也就是说，晶体管MN17的接通/关断相对于晶体管MN2、MN3和MN23互补地被控制。晶体管MN17接通时的电阻值表示与晶体管MN3接通时的电阻值相同的值。由于电流检测电路12LI的其他配置类似于电流检测电路12LH的配置，因此不再重复描述。
如图29所示，当晶体管MN1在高侧驱动状态下接通时，电流在晶体管MN3中流动。如图30所示，当晶体管MN2在高侧驱动状态下接通时，电流在晶体管MN17中流动。由于晶体管MN17即使在晶体管MN3关断时也接通，因此第一运算放大器A1的电阻元件的负载保持恒定。也就是说，可以通过晶体管MN17使得晶体管MN1接通时的第一运算放大器A1的负载状况和晶体管MN2接通时的第一运算放大器A1的负载状况相同。结果，可以减少在切换晶体管MN3的接通/关断之后第一运算放大器A1的设置时间，从而可以实现高速操作。
如图31所示，当晶体管MN1在低侧状态下接通时，电流在晶体管MN23中流动。如图32所示，当晶体管MN2在低侧状态下接通时，电流在晶体管MN17中流动。由于晶体管MN17即使在晶体管MN 23关断时也接通，通过第一运算放大器A1的电阻元件的负载保持恒定。也就是说，可以通过晶体管MN17使得晶体管MN1接通时第一运算放大器A1的负载状况和晶体管MN2接通时第一运算放大器A1的负载状况相同。结果，可以减少在切换晶体管MN 23的接通/关断之后第一运算放大器A1的设置时间，从而可以实现高速操作。
通过消除与改型的高侧驱动相关的晶体管MN3、MN4和MN26，可以获得低侧驱动的低侧电流检测电路。
尽管以上基于实施例、示例和改型具体地描述了本发明人在此实现的本发明，但是显然，本发明不限于前述实施例、示例和改型，而是可以是在不脱离其主旨的情况下进行各种改变。
例如，已经在示例中描述了螺线管驱动器的电流检测电路，但本发明不限于该电路。也可以采用DC-DC转换器的电流检测电路或诸如电动机驱动器的驱动器。
尽管在示例中已经描述了通过MOS晶体管构成驱动电路的示例，但是本发明不限于该示例。驱动电路可以包括IGBT(绝缘栅双极晶体管)。在这种情况下，感测晶体管也包括IGBT。
尽管在示例中已经描述了通过与电流检测电路和控制单元相同的半导体芯片形成驱动电路的示例，但是本发明不限于该示例。例如，驱动电路可以形成在与电流检测电路和控制单元的半导体芯片不同的半导体芯片中。还可以在同一半导体芯片中形成驱动电路和感测晶体管，并在同一半导体芯片上形成除感测晶体管之外的电流检测电路和控制单元。
尽管电流源控制电路CSC要检测的对象在示例以及第二改型和第三改型中是一个，但是要检测的对象的数量可以是多个。也就是说，它可以是螺线管电流(Isln)、低侧驱动器的电流和感测晶体管的电流中的至少一个。
尽管已经描述了通过低耐压的晶体管配置第一运算放大器A1和第二运算放大器A2中的每一个的示例，但是也可以包括高耐压的晶体管。尽管已经描述了通过低耐压的P沟道MOS晶体管配置晶体管MP1至MP14和MP21的示例，但是也可以包括高耐压的P沟道MOS晶体管。尽管已经描述了通过低耐压的N沟道MOS晶体管配置晶体管MN5至MN16和MN21的示例，但是它们可以包括高耐压的N沟道MOS晶体管。

Claims (20)

1.一种半导体器件，包括：
驱动电路，驱动负载；和
电流检测电路，检测所述驱动电路中流动的电流，
其中，所述驱动电路包括：
外部输出端子，所述负载耦合到所述外部输出端子；
第一电压端子，被供给第一电压；
第一驱动晶体管，具有耦合到所述外部输出端子的第一电极和耦合到所述第一电压端子的第二电极；以及
其中，所述电流检测电路包括：
电源电压端子，被供给电源电压；
差分放大器，放大第一端子的电压和第二端子的电压之间的电位差；
第一感测晶体管，在所述第一驱动晶体管的所述第一电极和所述第一端子之间传递感测电流；
电压供给电路，将比供给所述第一电压端子的电压高的电压供给到所述第二端子；
第三端子，输出检测电流；
第一电流源，耦合到所述第三端子；和
控制电路，控制所述电压供给电路的供给电压和所述第一电流源的电流，以及
其中，由所述电流检测电路检测的检测电流是通过从基于所述感测电流的电流中减去所述第一电流源的电流而获得的电流。
2.根据权利要求1所述的半导体器件，
所述电压供给电路具有耦合在所述电源电压端子和所述第二端子之间的第二电流源、以及耦合在所述第一电压端子和所述第二端子之间的第四晶体管，
其中，当基于在所述负载中流动的电流的电流小于预定值时，所述第二电流源的电流大于所述第一电流源的电流，并且当基于在所述负载中流动的电流的电流等于或大于所述预定值时，所述第一电流源的电流大于所述第二电流源的电流。
3.根据权利要求2所述的半导体器件，
其中所述控制电路检测从所述外部输出端子流向所述负载的电流，
当基于在所述负载中流动的电流的电流小于所述预定值时，所述第二电流源将电流从所述电源电压端子传递到所述第二端子，并且当基于从所述外部输出端子流向所述负载的电流的电流等于或大于所述预定值时，所述第二电流源不传递电流，以及
其中，当基于从所述外部输出端子流向所述负载的电流的电流小于所述预定值时，所述第一电流源不传递电流，
并且，当基于从所述外部输出端子流向所述负载的电流的电流等于或大于所述预定值时，所述第一电流源将电流从所述第三端子传递到所述第一电压端子。
4.根据权利要求2所述的半导体器件，
其中，当基于从所述外部输出端子流向所述负载的电流的电流小于预定值时，所述控制电路进行控制，以便增加基于从所述外部输出端子流向所述负载的电流的电流，并且减小所述第二电流源的电流，并且当基于从所述外部输出端子流向所述负载的电流的电流等于或大于所述预定值时，所述控制电路进行控制，以便不将电流传递到所述第二电流源，以及
其中，当基于从所述外部输出端子流向所述负载的电流的电流小于所述预定值时，所述电流源控制电路进行控制以便不将电流传递到所述第一电流源，并且当基于从所述外部输出端子流向所述负载的电流的电流等于或大于所述预定值时，所述电流源控制电路进行控制，以便增加基于从所述外部输出端子流向所述负载的电流的电流，并且增加所述第一电流源的电流。
5.根据权利要求1所述的半导体器件，其中所述负载是螺线管，所述螺线管具有耦合到所述外部输出端子的一端，并且具有被供给接地电压的另一端。
6.根据权利要求1所述的半导体器件，其中基于从所述外部输出端子流向所述负载的电流的电流是在所述第一驱动晶体管中流动的电流。
7.根据权利要求1所述的半导体器件，其中基于从所述外部输出端子流向所述负载的电流的电流是在所述第一感测晶体管中流动的电流。
8.根据权利要求2所述的半导体器件，还包括被供给第一电压的第四端子，
其中所述控制电路产生第一复制电流和第二复制电流作为在所述第一感测晶体管中流动的电流的副本，
其中所述控制电路具有第三电流源，
其中所述第二电流源耦合在所述电源电压端子和所述第四端子之间，并且通过从所述第三电流源的电流中减去所述第一复制电流来产生电流，以及
其中所述第一电流源耦合在所述第三端子和所述第四端子之间，并且通过将所述第二复制电流添加到所述第三电流源的电流来产生电流。
9.根据权利要求1所述的半导体器件，
其中，所述电流检测电路还包括耦合在所述第三端子和所述第一电压端子之间的第四电流源，并且从所述检测电流中减去所述第四电流源的电流。
10.根据权利要求1所述的半导体器件，还包括：驱动电路控制单元，其基于所述检测电流控制所述驱动电路，
其中，所述驱动电路控制单元具有将所述检测电流转换为数字值的模拟/数字转换器。
11.根据权利要求10所述的半导体器件，其中，所述控制单元还包括加法电路，所述加法电路从所述数字值中减去与从所述电压供给电路供给的电压值相对应的值。
12.根据权利要求1所述的半导体器件，
所述驱动电路包括：
输入电压端子，被供给输入电压，
第二驱动晶体管，设置所述外部输出端子和所述输入电压端子之间的导通状态或非导通状态，
其中，所述电流检测电路还包括开关晶体管，所述开关晶体管设置所述第一端子和所述第一电压端子之间的导通状态或非导通状态，以及
其中，当所述第二驱动晶体管处于导通状态时，所述开关晶体管处于导通状态。
13.根据权利要求1所述的半导体器件，
其中，所述电流检测电路还包括：
第一晶体管，被耦合成在所述电源电压端子和所述第一端子之间形成电流路径；和
第二晶体管，被耦合成在所述电源电压端子和所述第三端子之间形成电流路径，以及
其中所述差分放大器的输出耦合到所述第一晶体管的栅极和所述第二晶体管的栅极，并且所述第一晶体管和所述第二晶体管构成电流镜电路。
14.根据权利要求1所述的半导体器件，
其中，所述电流检测电路还包括第三晶体管，所述第三晶体管被耦合成在所述第一端子和所述第三端子之间形成电流路径，以及
其中，所述第一差分放大器的输出耦合到所述第三晶体管的栅极。
15.根据权利要求1所述的半导体器件，
其中，所述电流检测电路还包括第二感测晶体管，所述第二感测晶体管在所述第一端子和所述第一电压端子之间传递感测电流，
其中，所述电压供给电路包括：
第一移位晶体管，设置所述第二端子和所述第一电压端子之间的导通状态或非导通状态；和
第二移位晶体管，设置所述第二端子和所述第一驱动晶体管之间的导通状态或非导通状态，以及
其中，当所述半导体器件工作在第一模式时所述第一移位晶体管进入所述导通状态，并且当所述半导体器件工作在第二模式时所述第二移位晶体管进入所述导通状态。
16.根据权利要求15所述的半导体器件，其中在所述第一模式中，螺线管的一端被耦合到所述外部输出端子，并且接地电压被供给到所述螺线管的另一端。
17.根据权利要求15所述的半导体器件，其中在所述第二模式中，螺线管的一端被耦合到所述外部输出端子，并且电源电压被供给到所述螺线管的另一端。
18.根据权利要求15所述的半导体器件，
所述驱动电路包括：
输入电压端子，被供给输入电压，
第二驱动晶体管，设置所述外部输出端子和所述输入电压端子之间的导通状态或非导通状态，
其中，所述电流检测电路还包括开关晶体管，所述开关晶体管用于设置所述第一端子和所述第一电压端子之间的导通状态或非导通状态，以及
其中，当所述第二驱动晶体管处于所述导通状态时，所述开关晶体管被设置为所述导通状态。
19.一种电流检测方法，包括以下步骤：
将电流传递到第一驱动晶体管，所述第一驱动晶体管具有第一电极和第二电极，所述第一电极耦合到负载所耦合到的外部输出端子，所述第二电极耦合到被供给第一电压的第一电压端子；
将感测电流传递到第一感测晶体管，所述第一感测晶体管耦合在差分放大器的第一端子和所述第一驱动晶体管的所述第一电极之间，所述差分放大器放大所述第一端子的电压和第二端子的电压之间的电位差；
向所述第二端子供给比所述第一电压高的电压；
将电流从第一电流源传递到所述第一电压端子，所述第一电流源耦合到输出检测电流的第三端子；和
通过从基于所述感测电流的电流中减去所述第一电流源的电流，来检测在获得所述检测电流的所述第一驱动晶体管中流动的电流的值。
20.一种负载驱动系统，包括：
负载；
半导体器件，驱动所述负载；和
半导体集成电路器件，控制所述半导体器件，
其中所述半导体器件包括：
驱动电路，具有：外部输出端子，所述负载耦合到所述外部输出端子；第一电压端子，被供给第一电压；输入电压端子，被供给输入电压；第一驱动晶体管，具有耦合到所述外部输出端子的第一电极和耦合到所述第一电压端子的第二电极；以及第二驱动晶体管，耦合到所述外部输出端子和所述输入电压端子；和
电流检测电路，具有：电源电压端子，被供给电源电压；差分放大器，放大第一端子的电压和第二端子的电压之间的电位差；第一感测晶体管，在所述第一端子和所述第一驱动晶体管的所述第一电极之间传递感测电流；电压供给电路，向所述第二端子供给比被供给所述第一电压端子的电压高的电压；输出检测电流的第三端子；耦合在所述第三端子和所述第一电压端子之间的第一电流源；以及控制电路，控制所述电压供给电路的电压和所述第一电流源的电流，以及
其中，由所述电流检测电路检测的所述检测电流是通过从基于所述感测电流的电流中减去所述第一电流源的电流而获得的电流。
CN201910081848.4A 2018-01-30 2019-01-28 半导体器件、电流检测方法和负载驱动系统 Pending CN110098827A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018013305A JP6937705B2 (ja) 2018-01-30 2018-01-30 半導体装置、電流検出方法および負荷駆動システム
JP2018-013305 2018-01-30

Publications (1)

Publication Number Publication Date
CN110098827A true CN110098827A (zh) 2019-08-06

Family

ID=65236940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910081848.4A Pending CN110098827A (zh) 2018-01-30 2019-01-28 半导体器件、电流检测方法和负载驱动系统

Country Status (4)

Country Link
US (1) US10873300B2 (zh)
EP (1) EP3517981A1 (zh)
JP (1) JP6937705B2 (zh)
CN (1) CN110098827A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113030673A (zh) * 2021-02-24 2021-06-25 中科新松有限公司 电磁铁控制电路及其检测方法
CN113341194A (zh) * 2020-03-03 2021-09-03 株式会社东芝 电流检测电路、电流检测系统以及电流检测电路的调整方法
CN113541100A (zh) * 2021-08-27 2021-10-22 河南牧原智能科技有限公司 一种直流电机堵转检测电路及直流电机设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788245B (zh) * 2022-01-19 2022-12-21 立錡科技股份有限公司 脈波寬度調變控制器及其控制方法
TWI796199B (zh) 2022-02-21 2023-03-11 立錡科技股份有限公司 功率轉換器及其控制方法
US20240329153A1 (en) * 2023-03-29 2024-10-03 Arm Limited Current Measurement Architecture

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691480A (zh) * 2004-04-14 2005-11-02 株式会社瑞萨科技 电源设备和开关式电源设备
US20060028192A1 (en) * 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. Current detection circuit and switching power supply using the same
DE102005046980A1 (de) * 2005-09-30 2007-04-12 Infineon Technologies Ag Sicherungsschaltung und Verfahren zum Schützen einer Last
US20080079410A1 (en) * 2006-09-29 2008-04-03 Takuya Ishii Power supply device
US20090079415A1 (en) * 2007-09-26 2009-03-26 Nec Electronics Corporation Current detection crcuit and current detection method
CN102375465A (zh) * 2010-08-13 2012-03-14 联咏科技股份有限公司 线性稳压器及其电流感测电路
US20140184183A1 (en) * 2012-12-27 2014-07-03 Renesas Electronics Corporation Semiconductor device and electric control device
US20140253062A1 (en) * 2013-03-08 2014-09-11 Analog Devices Technology Apparatus and methods for bidirectional current sensing in a switching regulator
US20140347078A1 (en) * 2013-05-21 2014-11-27 Analog Devices Technology Current sensing of switching power regulators
DE102014001264A1 (de) * 2014-01-29 2015-07-30 Elmos Semiconductor Aktiengesellschaft Präzisionsstrombegrenzung und Überstromabschaltung zum Schutz eines monolithisch integrierten Treibers mittels einer adapiven Referenzerzeugung
JP2016063674A (ja) * 2014-09-19 2016-04-25 ルネサスエレクトロニクス株式会社 半導体装置
DE102015204519A1 (de) * 2015-03-12 2016-09-15 Dialog Semiconductor (UK) Ltd Genaue Stromerfassung
CN106464215A (zh) * 2014-07-11 2017-02-22 高通股份有限公司 具有dc偏移自动归零的使用单个运算放大器的电流感测电路
CN107370340A (zh) * 2016-03-23 2017-11-21 瑞萨电子株式会社 电流检测电路和包括该电流检测电路的 dcdc 转换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377034B1 (en) * 2000-12-11 2002-04-23 Texas Instruments Incorporated Method and circuits for inductor current measurement in MOS switching regulators
JP5706251B2 (ja) * 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5814892B2 (ja) * 2012-08-31 2015-11-17 日立オートモティブシステムズ株式会社 電流検出回路及びそれを用いた電流制御装置
US9024600B2 (en) * 2012-10-10 2015-05-05 Texas Instruments Incorporated PWM control apparatus for average output current balancing in multi-stage DC-DC converters
US9429971B2 (en) * 2014-08-06 2016-08-30 Texas Instruments Incorporated Short-circuit protection for voltage regulators
JP6614787B2 (ja) 2015-04-09 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置
IT201700058135A1 (it) * 2017-05-29 2018-11-29 St Microelectronics Srl Circuito di rilevazione, dispositivo e procedimento corrispondenti

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691480A (zh) * 2004-04-14 2005-11-02 株式会社瑞萨科技 电源设备和开关式电源设备
US20060028192A1 (en) * 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. Current detection circuit and switching power supply using the same
DE102005046980A1 (de) * 2005-09-30 2007-04-12 Infineon Technologies Ag Sicherungsschaltung und Verfahren zum Schützen einer Last
US20080079410A1 (en) * 2006-09-29 2008-04-03 Takuya Ishii Power supply device
US20090079415A1 (en) * 2007-09-26 2009-03-26 Nec Electronics Corporation Current detection crcuit and current detection method
CN102375465A (zh) * 2010-08-13 2012-03-14 联咏科技股份有限公司 线性稳压器及其电流感测电路
US20140184183A1 (en) * 2012-12-27 2014-07-03 Renesas Electronics Corporation Semiconductor device and electric control device
US20140253062A1 (en) * 2013-03-08 2014-09-11 Analog Devices Technology Apparatus and methods for bidirectional current sensing in a switching regulator
US20140347078A1 (en) * 2013-05-21 2014-11-27 Analog Devices Technology Current sensing of switching power regulators
DE102014001264A1 (de) * 2014-01-29 2015-07-30 Elmos Semiconductor Aktiengesellschaft Präzisionsstrombegrenzung und Überstromabschaltung zum Schutz eines monolithisch integrierten Treibers mittels einer adapiven Referenzerzeugung
CN106464215A (zh) * 2014-07-11 2017-02-22 高通股份有限公司 具有dc偏移自动归零的使用单个运算放大器的电流感测电路
JP2016063674A (ja) * 2014-09-19 2016-04-25 ルネサスエレクトロニクス株式会社 半導体装置
DE102015204519A1 (de) * 2015-03-12 2016-09-15 Dialog Semiconductor (UK) Ltd Genaue Stromerfassung
CN107370340A (zh) * 2016-03-23 2017-11-21 瑞萨电子株式会社 电流检测电路和包括该电流检测电路的 dcdc 转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XUEHUI TAO AND JIANPING XU: "Integrated CMOS current-sensing circuit for current-mode boost converters", 2008 IEEE INTERNATIONAL CONFERENCE ON INDUSTRIAL TECHNOLOGY, 31 December 2008 (2008-12-31), pages 1 - 5 *
黄金平: "一种基于功率检测的电路断路器设计", 长江大学学报(自科版), 31 December 2005 (2005-12-31) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113341194A (zh) * 2020-03-03 2021-09-03 株式会社东芝 电流检测电路、电流检测系统以及电流检测电路的调整方法
CN113341194B (zh) * 2020-03-03 2024-04-26 株式会社东芝 电流检测电路、电流检测系统以及电流检测电路的调整方法
CN113030673A (zh) * 2021-02-24 2021-06-25 中科新松有限公司 电磁铁控制电路及其检测方法
CN113541100A (zh) * 2021-08-27 2021-10-22 河南牧原智能科技有限公司 一种直流电机堵转检测电路及直流电机设备

Also Published As

Publication number Publication date
US20190238100A1 (en) 2019-08-01
JP2019134245A (ja) 2019-08-08
US10873300B2 (en) 2020-12-22
JP6937705B2 (ja) 2021-09-22
EP3517981A1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
CN110098827A (zh) 半导体器件、电流检测方法和负载驱动系统
CN101813957B (zh) 电压调节器
JP5691158B2 (ja) 出力電流検出回路および送信回路
KR101439945B1 (ko) 2 단자 선형 센서
JP4630764B2 (ja) ハイ側のスイッチにおいて正および負のピークインダクタ電流を損失無くセンスする方法及び装置
CN101198877B (zh) 双向mos电流读出电路
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
CN101660928B (zh) 2端子型半导体传感器装置
US9146570B2 (en) Load current compesating output buffer feedback, pass, and sense circuits
JP2005534014A5 (zh)
EP1658544A1 (en) A constant-voltage circuit
JP3383688B2 (ja) 負荷を制御し断線状態を識別するための回路装置
US12047062B2 (en) Electronic circuit and sensor system
CN108736849B (zh) 低偏移电流感测放大器
US6198312B1 (en) Low level input voltage comparator
JP2011012964A (ja) 電流検出装置およびこれを用いた制御システム
US8237505B2 (en) Signal amplification circuit
JP5130835B2 (ja) 差動増幅回路とそれを用いた電流制御装置
CN105223402A (zh) 功率半导体布置中的电流测量
JPWO2015178271A1 (ja) 擬似抵抗回路及び電荷検出回路
JP6476049B2 (ja) 温度センサ回路
TW200939626A (en) A switching circuit
JP7391720B2 (ja) 半導体集積回路装置および電流検出回路
WO2018092475A1 (ja) 配線異常検出装置
WO2006057054A1 (ja) 湿度計測装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination