CN110085622A - 三维纵向电编程存储器 - Google Patents

三维纵向电编程存储器 Download PDF

Info

Publication number
CN110085622A
CN110085622A CN201810072214.8A CN201810072214A CN110085622A CN 110085622 A CN110085622 A CN 110085622A CN 201810072214 A CN201810072214 A CN 201810072214A CN 110085622 A CN110085622 A CN 110085622A
Authority
CN
China
Prior art keywords
storage
film
address wire
further characterized
memory according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810072214.8A
Other languages
English (en)
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Haicun Information Technology Co Ltd
Original Assignee
Hangzhou Haicun Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Haicun Information Technology Co Ltd filed Critical Hangzhou Haicun Information Technology Co Ltd
Priority to CN201810072214.8A priority Critical patent/CN110085622A/zh
Priority to US15/911,112 priority patent/US20180190716A1/en
Publication of CN110085622A publication Critical patent/CN110085622A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提出一种三维纵向电编程存储器（3D‑EPMV）。它含有多层堆叠的水平地址线，多个穿透水平地址线的存储井，一层覆盖存储井边墙、厚度小于100nm的薄存储膜（包括编程膜和二极管膜），多条形成在存储井中的竖直地址线。由于薄存储膜具有较大反向漏电流，为了避免读错误或高能耗，存储阵列中存储元所受的最大反向偏置电压的值远小于最小正向偏置电压。

Description

三维纵向电编程存储器
技术领域
本发明涉及集成电路存储器领域，更确切地说，涉及电编程存储器（EPM）。
背景技术
三维电编程存储器（3D-EPM）是一种单体（monolithic）半导体存储器，它含有多个垂直堆叠的存储元。存储元分布在三维空间中，而传统的平面型EPM的存储元分布在二维平面上。相对于传统EPM，3D-EPM具有存储密度大，存储成本低等优点。
美国专利申请US 2017/0148851 A1（申请人：Hsu；申请日：2016年11月23日）提出一种三维纵向电编程存储器（3D-EPMV），它含有多层堆叠的水平地址线，多个穿透水平地址线的存储井，覆盖存储井边墙的存储膜，以及多条形成在存储井中的竖直地址线。存储元位于水平地址线和竖直地址线的交叉处。水平地址线和竖直地址线之间的材料被称为存储膜，它包括编程膜（Hsu称之为memory layer）和二极管膜（Hsu称之为选择膜selectorlayer）。在不同以往技术中，二极管膜还也被称为选向器steering element、准导通膜等。
在以往技术中，为了避免读干扰和高功耗，存储膜含有单独的、高质量的二极管膜。高质量的二极管膜的厚度一般较大。以P-N薄膜二极管为例，具有良好正反电流选择比（rectifying ratio）的P-N薄膜二极管的厚度在100nm以上。在3D-EPMV中，存储井的半径是竖直地址线的半径、编程膜的厚度以及二极管膜的厚度之和。这么厚的二极管膜如形成在存储井中，再加上编程膜的厚度，将导致存储井尺寸较大，存储密度较低。
图7代表传统的读模式。为了读取存储阵列10`中选中存储元1ac`（与选中字线8a`和选中位线4c`耦合）存储的信息，选中字线8a`的电压升到并维持在读电压VR，未选中字线8b`-8d`的电压维持在0；此外，选中位线4c`的电压预先降至0，未选中位线4a`, 4b`, 4d`上的电压维持在VR。在读阶段，选中字线8a`通过存储元1ac`向选中位线4c`充电。这时，每条未选中字线（如8b`）上的漏电流为(n-1)*I(-VR)。其中，n为与未选中字线8b`耦合的所有位线的数目，I(-VR)为存储元（如1bd`）在反向偏置电压-VR下时的漏电流。由于在传统读模式下，存储阵列10`中每个反向偏置存储元（如1bd`）所受的反向偏置电压较大（均为-VR），因此存储阵列10`的漏电流较大，也较易发生读干扰。
发明内容
本发明的主要目的是提高三维多次编程存储器（3D-EPM）的存储密度。
本发明的另一目的是使存储井的填充工艺更加简单。
本发明的另一目的是使存储井的尺寸更小。
本发明的另一目的是在二极管质量较差的情况下保证3D-EPM的正常工作。
为了实现这些以及别的目的，本发明提出一种改进的三维纵向电编程存储器（3D-EPMV）。它含有多层堆叠的水平地址线。在刻蚀出多个穿透这些水平地址线的存储井后，在存储井的边墙覆盖一层薄存储膜，并填充导体材料以形成竖直地址线。
为了避免存储井尺寸过大，存储膜的厚度应小于100nm。换句话说，编程膜和二极管膜的总厚度小于100nm。在本发明的一个实施例中，存储元只含有单独的编程膜，而不含单独的二极管膜, 二极管是在水平地址线、编程膜以及竖直地址线之间自然形成的。由于不需在存储井的边墙上形成单独的二极管膜，存储井的填充变得容易，这将简化工艺流程。此外，这种设计还能缩小存储井的尺寸，增加存储密度。
由于存储膜较薄，存储元所含二极管膜的质量一般较差：正反电流比不佳，反向漏电流较大。为了避免在读过程中产生读干扰或高能耗，本发明还提出弱反向偏置：在读阶段，一存储阵列中所有反向偏置存储元的最大反向偏置电压均远小于读电压VR。弱反向偏置通过一种全读模式来实现。在全读模式下，与一条字线耦合的所有存储元的信息在一个读周期中读出。具体说来，全读模式的读周期分两个阶段：预充电阶段和读阶段。在预充电阶段，存储阵列中所有地址线（包括所有字线和所有位线）均被预充电到一预设电压。在读阶段，当选中字线上的电压上升到读电压VR后，它通过与之耦合的存储元向所有位线充电。每条位线与一读出放大器耦合。当位线上的电压变化超过读出放大器的阈值电压Vt时，读出放大器翻转，存储元中存储的信息被读出。注意到，Vt的值很小（一般为~0.1V），远小于VR（一般为几伏）。在读阶段，反向偏置存储元所受的最大反向偏置电压不会超过Vt很多，其值远小于VR。因此，反向偏置引起的读错误或能耗远低于传统读模式（以往技术）。
相应地，本发明提出一种三维纵向电编程存储器（3D-EPMV），其特征在于含有：一含有一衬底电路(0K)的半导体衬底(0)；多层处于该衬底电路(0K)之上并垂直堆叠的水平地址线(8a-8h)；多个穿透所述多层水平地址线(8a-8h)并相互平行的存储井(2a-2d)；一层覆盖该存储井(2a-2d)边墙的存储膜(6a)，所述存储膜(6a)的厚度小于100nm；多条位于该存储井(2a-2d)中的竖直地址线(4a-4d)；多个位于所述水平地址线(8a-8h)和所述竖直地址线(2a-2d)交叉处的存储元(1ha-1aa)；在读阶段，所述存储元所受的最大反向偏置电压的值远小于所述存储元所受的最小正向偏置电压。
附图说明
图1A是第一种3D-EPMV的z-x截面图；图1B是其沿AA’的x-y截面图。
图2A是第二种3D-EPMV的z-x截面图；图2B是其沿BB’的x-y截面图；图2C是第一种存储元的z-x截面图；图2D是第二种存储元的z-x截面图。
图3A-图3C是该3D-EPMV三个工艺步骤的截面图。
图4A表示存储元的符号及其意义；图4B是第一种存储阵列采用的读出电路的电路图；图4C是其时序图；图4D是一种二极管膜的I-V曲线。
图5A是第三种3D-EPMV的z-x截面图；图5B是其沿CC’的x-y截面图；图5C是第二种存储阵列采用的读出电路的电路图。
图6是一种多位元（multiple-bit-per-cell）3D-EPMV的x-y截面图。
图7是存储阵列在读阶段采用的偏置模式（以往技术）。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。“/”表示“和”或“或”的关系。“衬底中”是指功能器件均形成在衬底中（包括衬底表面上），而互连线形成在衬底上方、不与衬底接触。“衬底上”是指功能器件形成在衬底上方、不与衬底接触。
具体实施方式
图1A是一种三维纵向电编程存储器（3D-EPMV）的z-x截面图。它含有多层堆叠的水平地址线8a-8h。在刻蚀出多个穿透这些水平地址线8a-8h的存储井2a-2d后，在存储井2a-2d的边墙覆盖一层薄存储膜6a-6d。存储膜6a-6d一般含有编程膜和二极管膜，其厚度（T）小于100nm。之后，在存储井2a-2d中填充导体材料以形成竖直地址线4a-4d。存储元1aa-1ha形成在字线8a-8h与位线4a的交叉处，它们构成存储串1A。本图中的存储元构成一存储阵列10，存储阵列10是所有共享有至少一条地址线的存储元的集合。
在存储元1aa中，存储膜6a含有一编程膜16a和二极管膜18a。编程膜16a含有一编程材料，其电阻在编程时可从高电阻转变为低电阻、或从低电阻转变成高电阻。作为一个例子，编程膜16a含有相变（phase-change material，简称为PCM）材料、阻变（resistive RAM，简称为RRAM）材料、或memristor材料等编程材料。二极管膜18a具有如下广义特性：当外加电压的值小于读电压或外加电压的方向与读电压相反时，二极管膜18a的电阻远大于其在读电压下的电阻。
图1B是该3D-EPMV沿AA’的x-y截面图。水平地址线8a为一导体板，它可以与两行或两行以上的竖直地址线（此处为八条竖直地址线4a-4h）耦合，以形成八个存储元1aa-1ah。这些存储元（与一条水平地址线8a电耦合的所有存储元）1aa-1ah构成一存储组1a。由于水平地址线8a很宽，它可以采用低精度光刻技术（如特征线宽>60 nm的光刻技术）来形成。
图2A是第二种3D-EPMV 10的z-x截面图；图2B是其沿BB’的x-y截面图。与图1A-图1B不同，其存储膜只含有一单独的编程膜16a-16d，而不含有一单独的二极管膜。
如图2C所示，存储元1aa只含有单独的编程膜16a，并不含有单独的二极管膜。二极管是在水平地址线8a、编程膜16a以及竖直地址线4a之间自然形成的。由于只需在存储井2a的边墙上形成编程膜16a，而不需要形成二极管膜，存储井2a的填充变得容易，这将简化工艺流程。此外，这种设计还能缩小存储井2a的尺寸，增加存储密度。
在图2C的第一实施例中，水平地址线8a含有P型半导体材料、竖直地址线4a含有N型半导体，它们之间自然形成一半导体二极管（即自建半导体二极管）。在第二实施例中，水平地址线8a含有金属材料，竖直地址线4a含有半导体材料，它们之间自然形成一肖特基二极管（即自建肖特基二极管）。在第三实施例中，水平地址线8a含有半导体材料，竖直地址线4a含有金属材料，它们之间自然形成另一肖特基二极管（即自建肖特基二极管）。在第四实施例中，水平地址线8a含有第一金属材料，竖直地址线4a含有第二金属材料，第一金属材料和第二金属材料为不同金属材料。由于它们之间的功函数不同，或者它们与编程膜16a之间的界面（interface）7, 5不同，采用不同金属材料可提高正反电流比。
在图2D的实施例中，编程膜16a采用多层编程次膜。其中，编程膜16a含有第一编程次膜6和第二编程次膜6`，这两个次膜含有不同的编程材料。比如说，第一编程次膜6含有金属氧化物，而第二编程次膜6`含有金属氮化物。通过采用不同的编程次膜6, 6`可提高正反电流比。此外，通过使水平地址线8a-编程膜16a之间的界面7不同于竖直地址线4a-编程膜16a之间的界面5，也可以提高正反电流比。
图3A-图3C表示3D-EPMV的三个工艺步骤。所有的水平地址层12a-12h连续形成（图3A）。具体说来，在将衬底电路0K平面化后，形成第一水平导体层12a。这个水平导体层12a不含有任何图形。在该第一水平导体层12a上形成第一绝缘层5a。类似地，第一绝缘层5a也不含有任何图形。在第一绝缘层5a上再形成第二水平导体层12b。如此类推，直到形成所有的水平导体层（此处共八层）。在图3A的形成过程中，没有图像转换步骤（如光刻步骤）。由于每个水平导体层的平面化保持良好，3D-EPMV可以含有数十上百个水平导体层。在形成了所有的水平导体层12a-12h后，通过第一刻蚀一次性地刻蚀所有水平导体层12a-12h以形成多条垂直堆叠的水平地址线8a-8h（图3B）。之后，通过第二刻蚀一次性地形成多个穿透所有水平地址线8a-8h的存储井2a-2d（图3C）。在其侧壁上覆盖存储膜6a-6d，并填充导体材料，以形成多条竖直地址线4a-4d。
图4A是存储元1的符号。存储元1含有字线8和位线4，在字线8和位线4之间含有编程膜12和二极管14。编程膜12的电阻在编程时可从高电阻转变为低电阻、或从低电阻转变成高电阻。在外加电压的数值小于读电压或方向与读电压相反时，二极管14的电阻大于读电阻。二极管14可以是由单独的二极管膜形成的，或者是由水平地址线、编程膜和竖直地址线自然形成的（即自建二极管）。
由于厚度较薄，编程膜6a-6d的正反电流比一般不佳，漏电流较大。为了避免在读过程中由于漏电流过大导致出错或能耗较大，本发明还提出一种全读模式：在一个读周期中读出与一选中字线电耦合的所有存储元存储的信息。在读阶段中，存储元中最大反向偏置电压的值远小于其最小正向偏置电压的值
图4B表示第一种存储阵列10采用的读出电路。它采用全读模式。在该实施例中，水平地址线8a-8h是字线，竖直地址线4a-4h是位线。在其它实施例中，水平地址线8a-8h是位线，竖直地址线4a-4h是字线，这并不影响3D-EPMV的操作。存储阵列10含有字线8a-8h、位线4a-4h、以及存储元1aa-1ad...。存储阵列10的周边电路含有一个多路复用器（MUX）40和一读出放大器30。在该实施例中，MUX 40为4-to-1 MUX。
图4C是其时序图。读周期T含有一预充电阶段tpre和一读阶段tR：在预充电tpre阶段，存储阵列16中所有地址线（8a-8h、4a-4h）都被充至一预设电压Vi（如放大电路30的输入偏置电压）。在读阶段tR，所有位线4a-4h悬浮，被选中字线8a的电压上升到读电压VR，并通过存储元1aa-1ah向所有位线4a-4h充电。MUX 40将每条位线上的电压分别送到读出放大器30。如果该电压大于读出放大器30的阈值电压Vt，则输出VO翻转。在读周期T结束时，存储组1a中所有存储元1aa-1ah存储的数字信息均被读出，这时所有位线4a-4h上的电压变化不会超过Vt太多。因此，存储阵列10中所有反向偏置存储元的反向偏置电压都远小于读电压VR。
图4D是二极管14的I-V曲线。在读阶段，所有位线4a-4h上的电压变化为Vt，存储元上的反向偏置电压为-Vt，正向偏置电压为VR-Vt。只要二极管14的电气（I-V）特性满足条件I(VR-Vt)>>(n-1)*I(-Vt)，就不会影响3D-EPMV的正常工作。这里，n为一条位线（如4a）上所有存储元的数目。注意到，由于反向偏置电压-Vt的值远远小于读电压VR。即使二极管14质量较差，由于Vt很小（~0.1V），上述条件很容易满足。
为方便地址解码，本发明还利用存储井的侧壁形成多个纵向晶体管。图5A-图5C表示第三种3D-EPMV.。它含有纵向晶体管3aa-3ad。其中，纵向晶体管3aa是一传输晶体管（passtransistor），它含有栅极7a、栅介质6a和沟道9a（图5A）。沟道9a由填充在该存储井2a中的半导体材料构成，其掺杂可以与竖直地址线4a相同、较淡、或相反。栅极7a包围存储井2a、2e，并控制传输晶体管3aa、3ae（图5B）；栅极7b被包围存储井2b、2f，并控制传输晶体管3ab、3af；栅极7c包围存储井2c、2g，并控制传输晶体管 3ac、3ag；栅极7d包围存储井2d、2h，并控制传输晶体管3ad、3ah。传输晶体管3aa-3ah形成至少一解码级（图5C）。在一实施例中，当栅极7a上的电压为高，而栅极7b-7d上的电压为低时，仅传输晶体管3aa和3ae导通，其它传输晶体管均断开。这时，衬底电路层中的MUX 40`在位线4a和4e中选择一个信号，送至读出放大器30。通过在存储井2a-2d中形成多个纵向晶体管3aa-3ad，本发明能简化解码器的设计。
图6表示一种多位元（multiple-bit-per-cell）3D-EPMV 。它含有多个存储元1aa-1ah。在该实施例中，存储元1aa-1ah具有四种状态：’0’, ‘1’, ‘2’, ‘3’，不同状态的存储元1aa-1ah采用的编程电流不同，因此，它们具有不同电阻。其中，存储元1ac、1ae、1ah为状态’0’，它未编程，其编程膜6c、6e、6h是完整的。其它存储元已编程。其中，存储元1ab、1ag为状态’1’，其导体丝11b最细，电阻在所有已编程的编程膜中最大；存储元1aa为状态’3’，其导体丝11d最粗，电阻在所有已编程的编程膜中最小；存储元1ad、1af为状态’2’，其导体丝11c的大小介于导体丝11b和11d之间，电阻也介于两者之间。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种三维纵向电编程存储器（3D-EPMV），其特征还在于含有：
一含有一衬底电路(0K)的半导体衬底(0)；
多层处于该衬底电路(0K)之上并垂直堆叠的水平地址线(8a-8h)；
多个穿透所述多层水平地址线(8a-8h)并相互平行的存储井(2a-2d)；
一层覆盖该存储井(2a-2d)边墙的存储膜(6a)，所述存储膜(6a)的厚度小于100nm；
多条位于该存储井(2a-2d)中的竖直地址线(4a-4d)；
多个位于所述水平地址线(8a-8h)和所述竖直地址线(2a-2d)交叉处的存储元(1ha-1aa)；
在读阶段下，所述存储元所受的最大反向偏置电压的值远小于所述存储元所受的最小正向偏置电压。
2.根据权利要求1所述的存储器，其特征还在于：所述存储膜(6a)不含有单独的二极管膜。
3.根据权利要求1所述的存储器，其特征还在于：所述存储膜(6a)含有一编程膜(16a)和一二极管膜(18a)。
4.根据权利要求1所述的存储器，其特征还在于：一所述水平地址线对应于一字线，一所述竖直地址线对应于一位线。
5.根据权利要求1所述的存储器，其特征还在于：一所述水平地址线对应于一位线，一所述竖直地址线对应于一字线。
6.根据权利要求1所述的存储器，其特征还在于：所述字线和所述位线分别含有反向掺杂的半导体材料。
7.根据权利要求1所述的存储器，其特征还在于：所述字线和所述位线分别含有金属材料和半导体材料。
8.根据权利要求1所述的存储器，其特征还在于：所述字线和所述位线含有不同金属材料。
9.根据权利要求1所述的存储器，其特征还在于：所述可编程膜(6a)含有第一和第二次膜，所述第一和第二次膜含有不同可编程材料。
10.根据权利要求1所述的存储器，其特征还在于：每个所述存储元具有N（N>2）种状态(11b-11d)，不同状态下的可编程膜(6a)具有不同电阻。
CN201810072214.8A 2016-04-16 2018-01-25 三维纵向电编程存储器 Pending CN110085622A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810072214.8A CN110085622A (zh) 2018-01-25 2018-01-25 三维纵向电编程存储器
US15/911,112 US20180190716A1 (en) 2016-04-16 2018-03-03 Three-Dimensional Vertical Multiple-Time-Programmable Memory Comprising No Separate Diode Layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810072214.8A CN110085622A (zh) 2018-01-25 2018-01-25 三维纵向电编程存储器

Publications (1)

Publication Number Publication Date
CN110085622A true CN110085622A (zh) 2019-08-02

Family

ID=67411987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810072214.8A Pending CN110085622A (zh) 2016-04-16 2018-01-25 三维纵向电编程存储器

Country Status (1)

Country Link
CN (1) CN110085622A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024067048A1 (zh) * 2022-09-30 2024-04-04 华为技术有限公司 一种三维存储阵列、存储器及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024067048A1 (zh) * 2022-09-30 2024-04-04 华为技术有限公司 一种三维存储阵列、存储器及电子设备

Similar Documents

Publication Publication Date Title
CN101911206B (zh) 使用金属氧化物的大容量一次性可编程存储单元
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
CN100483542C (zh) 非易失性存储单元及非易失性半导体存储装置
US7623370B2 (en) Resistance change memory device
US7989794B2 (en) Resistance change memory device for storing information in a non-volatile manner by changing resistance of memory material
US9595668B2 (en) Self-rectifying RRAM element
CN107316869A (zh) 三维纵向一次编程存储器
CN100524875C (zh) 具有两种电阻材料层的非易失性存储器件
TW200304235A (en) Multiple data state memory cell
CN104520930A (zh) 具有垂直位线和阶梯字线以及垂直开关的三维存储器及其方法
JP2014039007A (ja) 半導体記憶装置及びその製造方法
CN104103308A (zh) 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
CN105393357A (zh) 具有低电流单元的3d非易失性存储器及方法
CN105428526A (zh) 一种三维存储器及其制备方法
CN103165172B (zh) 混合存储器件及其控制方法、制备方法
CN110544742B (zh) 一种铁电相变混合存储单元、存储器及操作方法
US20200342926A1 (en) One selector one resistor mram crosspoint memory array fabrication methods
CN1316503C (zh) 集成内存以及制造和操作集成内存的方法
JP5406782B2 (ja) 不揮発性半導体記憶装置
CN110164902A (zh) 一种多级单元磁存储结构及其读写方法
CN102034804B (zh) 多层堆叠的存储器及其制造方法
CN110071136A (zh) 三维纵向电编程存储器
TWI297216B (en) Float gate memory device
CN110021610A (zh) 不含单独二极管膜的三维纵向多次编程存储器
CN110021623A (zh) 含有自建肖特基二极管的三维纵向多次编程存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190802