CN110060928A - 一种改善平坦化工艺中金属挤压缺陷的方法 - Google Patents
一种改善平坦化工艺中金属挤压缺陷的方法 Download PDFInfo
- Publication number
- CN110060928A CN110060928A CN201910347751.3A CN201910347751A CN110060928A CN 110060928 A CN110060928 A CN 110060928A CN 201910347751 A CN201910347751 A CN 201910347751A CN 110060928 A CN110060928 A CN 110060928A
- Authority
- CN
- China
- Prior art keywords
- metal
- dielectric substance
- interlevel dielectric
- substance layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 138
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000008569 process Effects 0.000 title claims abstract description 27
- 230000007547 defect Effects 0.000 title claims abstract description 20
- 230000006872 improvement Effects 0.000 title abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 76
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N Acrylic acid Chemical compound OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。本发明通过增加刻蚀金属层间介电质层的步骤，使金属层间介电质层的上表面形成高度差，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构以外的位置处，有效减小了金属结构所受应力，从而改善金属挤压缺陷。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种改善平坦化工艺中金属挤压缺陷的方法。
背景技术
在半导体制造过程中，在两金属层结构之间通常形成有金属层间介电质层(IMD，英文全称：Intermetal Dielectrics)。对于后段的工艺步骤而言，具有均匀平坦的IMD是非常重要的。现有的一种用于IMD平坦化的方法为化学机械研磨法(CMP，英文全称：Chemical-Mechanical Polishing)。然而，平坦化过程中的研磨压力会对金属层造成挤压，形成金属挤压缺陷，继而导致半导体测试或使用中电迁移(EM)失效。
因此，如何提供一种改善平坦化工艺中金属挤压缺陷的方法是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明提供一种改善平坦化工艺中金属挤压缺陷的方法，以解决上述技术问题。
为解决上述技术问题，本发明提供一种改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：
提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；
刻蚀所述金属层间介电质层，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；
对所述金属层间介电质层进行平坦化处理。
较佳地，在所述刻蚀所述金属层间介电质层步骤之前，还包括在所述金属层间介电质层上形成填充层。
较佳地，所述金属层间介电质层上形成有沟槽，所述填充层的厚度高于所述沟槽的深度。
较佳地，所述填充层的材质具有流动性。
较佳地，所述填充层为抗反射涂层。
较佳地，所述填充层采用旋涂法形成。
较佳地，所述平坦化处理去除的所述金属层间介电质层的厚度由所述金属结构上所需保留的金属层间介电质层厚度决定。
较佳地，所述金属层间介电质层为氧化物。
较佳地，所述金属层间介电质层为氧化硅和氮氧化硅中的一种或其组合。
较佳地，所述半导体衬底为硅和锗硅中的一种或其组合。
与现有技术相比，本发明提供的改善平坦化工艺中金属挤压缺陷的方法具有如下优点：
1.本申请通过增加刻蚀金属层间介电质层的步骤，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构以外的位置处，有效减小了金属结构所受应力，从而改善金属挤压缺陷；
2.本申请通过增加刻蚀金属层间介电质层的步骤，减少了在后续的平坦化处理步骤中需要去除的部分金属层间介电质层，从而缩短了平坦化处理的时间，进一步有助于避免造成EM失效。
附图说明
图1为本申请提供的改善平坦化工艺中金属挤压缺陷的方法的流程图；
图2a～2c为本发明实施例一中改善平坦化工艺中金属挤压缺陷的方法的形成步骤示意图；
图3a～3d为本发明实施例二中改善平坦化工艺中金属挤压缺陷的方法的形成步骤示意图。
图中：110-半导体衬底、120-金属结构、130-金属层间介电质层；
210-半导体衬底、220-金属结构、230-金属层间介电质层、231-沟槽、240-填充层。
具体实施方式
为了更详尽的表述上述发明的技术方案，以下列举出具体的实施例来证明技术效果；需要强调的是，这些实施例用于说明本发明而不限于限制本发明的范围。
实施例一
本发明提供的改善平坦化工艺中金属挤压缺陷的方法，请参考图2a至图2c，包括如下步骤：
提供半导体衬底110，在所述半导体衬底110为硅和锗硅中的一种或其组合，或本领域技术人员公知的其他半导体衬底110；在所述半导体衬底110上形成有金属层间介电质层130，所述金属层间介电质层为氧化物，例如氧化硅和氮氧化硅中的一种或其组合，或者本领域技术人员公知的其他的氧化物；所述金属层间介电质层130内形成有独立的金属结构120，如图2a所示；
刻蚀所述金属层间介电质层130，使所述金属层间介电质层130的上表面形成高度差，且所述金属结构120上方对应的所述金属层间介电质层130的高度，低于所述半导体衬底110上所述金属结构120以外的位置处对应的所述金属层间介电质层130的高度，换句话说，所述金属结构120所在的位置处对应所述金属层间介电质层130的上表面的最低处，如图2b所示；
对所述金属层间介电质层130进行平坦化处理，如图2c所示，较佳地，所述平坦化处理去除的所述金属层间介电质层130的厚度由所述金属结构120上所需保留的金属层间介电质层130厚度决定。
本申请通过增加刻蚀金属层间介电质层130的步骤，使所述金属结构120上方对应的所述金属层间介电质层130的高度，低于所述半导体衬底110上所述金属结构120以外的位置处对应的所述金属层间介电质层130的高度，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构120以外的位置处，有效减小了金属结构120所受应力，从而改善金属挤压缺陷；另外，本申请通过增加刻蚀金属层间介电质层130的步骤，减少了在后续的平坦化处理步骤中需要去除的部分金属层间介电质层130，从而缩短了平坦化处理的时间，进一步有助于避免造成EM失效。
实施例二
请参考图3a至3d，本实施例的具体步骤包括：
提供半导体衬底210，所述半导体衬底210上形成有金属层间介电质层230，所述金属层间介电质层230内形成有独立的金属结构220，如图3a所示；
在所述金属层间介电质层230上形成填充层240，如图3b所示；
刻蚀所述金属层间介电质层230以及其上的填充层240，使所述金属层间介电质层230的上表面形成高度差，且所述金属结构220上方对应的所述金属层间介电质层230的高度，低于所述半导体衬底210上所述金属结构220以外的位置处对应的所述金属层间介电质层230的高度，如图3c所示；
对所述金属层间介电质层230进行平坦化处理，如图3d所示。
本实施例与实施例一的区别在于：在所述刻蚀所述金属层间介电质层230步骤之前，还包括在所述金属层间介电质层上形成填充层240，用于改善光刻过程中因反射造成的缺陷。
请继续参考图3a，本实施例中，所述金属层间介电质层230上形成有沟槽231，所述填充层240的厚度高于所述沟槽231的深度，即确保所述填充层240能够完全填充沟槽231，较佳地，所述填充层240的材质具有流动性，以更好地填充所述沟槽231。
较佳地，所述填充层240为抗反射涂层(BARC)，例如聚酰胺树脂、酚醛树脂、丙烯酸树脂等。
较佳地，所述填充层240采用旋涂法形成，以获得密度较大的涂层。
利用上述方法，大大减少了后段金属短路/开路的问题，且提高了产率。
综上所述，本发明提供的改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。本发明通过增加刻蚀金属层间介电质层的步骤，使金属层间介电质层的上表面形成高度差，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构以外的位置处，有效减小了金属结构所受应力，从而改善金属挤压缺陷。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (10)
1.一种改善平坦化工艺中金属挤压缺陷的方法，其特征在于，包括如下步骤：
提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；
刻蚀所述金属层间介电质层，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；
对所述金属层间介电质层进行平坦化处理。
2.如权利要求1所述的方法，其特征在于，在所述刻蚀所述金属层间介电质层步骤之前，还包括在所述金属层间介电质层上形成填充层。
3.如权利要求2所述的方法，其特征在于，所述金属层间介电质层上形成有沟槽，所述填充层的厚度高于所述沟槽的深度。
4.如权利要求3所述的方法，其特征在于，所述填充层的材质具有流动性。
5.如权利要求2或4所述的方法，其特征在于，所述填充层为抗反射涂层。
6.如权利要求2所述的方法，其特征在于，所述填充层采用旋涂法形成。
7.如权利要求1所述的方法，其特征在于，所述平坦化处理去除的所述金属层间介电质层的厚度由所述金属结构上所需保留的金属层间介电质层厚度决定。
8.如权利要求1所述的方法，其特征在于，所述金属层间介电质层为氧化物。
9.如权利要求8所述的方法，其特征在于，所述金属层间介电质层为氧化硅和氮氧化硅中的一种或其组合。
10.如权利要求1所述的方法，其特征在于，所述半导体衬底为硅和锗硅中的一种或其组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910347751.3A CN110060928B (zh) | 2019-04-28 | 2019-04-28 | 一种改善平坦化工艺中金属挤压缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910347751.3A CN110060928B (zh) | 2019-04-28 | 2019-04-28 | 一种改善平坦化工艺中金属挤压缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110060928A true CN110060928A (zh) | 2019-07-26 |
| CN110060928B CN110060928B (zh) | 2021-09-24 |
Family
ID=67321154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910347751.3A Active CN110060928B (zh) | 2019-04-28 | 2019-04-28 | 一种改善平坦化工艺中金属挤压缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110060928B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1033747A2 (en) * | 1999-03-04 | 2000-09-06 | Applied Materials, Inc. | An improved method for depositing and planarizing fluorinated BPSG films |
| CN1823405A (zh) * | 2003-03-14 | 2006-08-23 | 兰姆研究有限公司 | 改良的局部双道金属镶嵌平坦化系统、方法与设备 |
| KR100694982B1 (ko) * | 2004-07-22 | 2007-03-14 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 패시베이션층 형성 방법 |
| US20070190771A1 (en) * | 2003-03-14 | 2007-08-16 | Lam Research Corporation | System and method for stress free conductor removal |
| US20080176403A1 (en) * | 2006-11-16 | 2008-07-24 | Samsung Electronics Co., Ltd. | Method of polishing a layer and method of manufacturing a semiconductor device using the same |
| CN103854967A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 平坦化处理方法 |
| CN103854965A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 平坦化处理方法 |
-
2019
- 2019-04-28 CN CN201910347751.3A patent/CN110060928B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1033747A2 (en) * | 1999-03-04 | 2000-09-06 | Applied Materials, Inc. | An improved method for depositing and planarizing fluorinated BPSG films |
| CN1823405A (zh) * | 2003-03-14 | 2006-08-23 | 兰姆研究有限公司 | 改良的局部双道金属镶嵌平坦化系统、方法与设备 |
| US20070190771A1 (en) * | 2003-03-14 | 2007-08-16 | Lam Research Corporation | System and method for stress free conductor removal |
| KR100694982B1 (ko) * | 2004-07-22 | 2007-03-14 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 패시베이션층 형성 방법 |
| US20080176403A1 (en) * | 2006-11-16 | 2008-07-24 | Samsung Electronics Co., Ltd. | Method of polishing a layer and method of manufacturing a semiconductor device using the same |
| CN103854967A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 平坦化处理方法 |
| CN103854965A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 平坦化处理方法 |
Non-Patent Citations (4)
| Title |
|---|
| HAIGOU HUANG;TAIFONG CHAO;JA-HYUNG HAN;DINESH KOLI;QIANG FANG;: "SiOC CMP Development for 7nm Replacement Contact Schemes", 《2016 INTERNATIONAL CONFERENCE ON PLANARIZATION/CMP TECHNOLOGY（ICPT 2016）》 * |
| S. BALAKUMAR;X.T. CHEN;Y.W. CHEN;T. SELVARAJ;B.F. LIN: "Peeling and delamination in Cu/SiLK™ process during Cu-CMP", 《THIN SOLID FILMS》 * |
| 李庆忠等: "IC制造中平坦化技术的性能与分析 ", 《沈阳航空工业学院学报》 * |
| 李秀娟等: "铜化学机械抛光中的平坦性问题研究 ", 《半导体技术》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110060928B (zh) | 2021-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8802538B1 (en) | Methods for hybrid wafer bonding | |
| US20180182665A1 (en) | Processed Substrate | |
| US6413815B1 (en) | Method of forming a MIM capacitor | |
| JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| US9466501B2 (en) | Method and apparatus for improving CMP planarity | |
| CN102364670B (zh) | 金属铜大马士革互联结构的制造方法 | |
| CN102412196A (zh) | 金属铜大马士革互联结构的制造方法 | |
| CN110060928A (zh) | 一种改善平坦化工艺中金属挤压缺陷的方法 | |
| US20050186788A1 (en) | System for improving thermal stability of copper damascene structure | |
| CN103515353B (zh) | 一种光刻胶填充式金属互连结构及其制造方法 | |
| CN108091640B (zh) | 集成电容器及其形成方法 | |
| CN111326426A (zh) | 用于沟槽填充和控制硅片翘曲度的方法和半导体器件 | |
| US9330989B2 (en) | System and method for chemical-mechanical planarization of a metal layer | |
| US20150206794A1 (en) | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes | |
| US9293430B2 (en) | Semiconductor chip and method of manufacturing the same | |
| KR101016340B1 (ko) | 고주파 반도체 장치의 인덕터 제조방법 | |
| CN104821279B (zh) | 半导体器件的形成方法 | |
| CN108807262B (zh) | 改善低介电材料层与氮氧化硅层之间介面的方法 | |
| US6297065B1 (en) | Method to rework device with faulty metal stack layer | |
| KR100688759B1 (ko) | 층간 절연막 평탄화 방법 | |
| CN115249643A (zh) | 半导体结构的制作方法 | |
| KR100403197B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20200243386A1 (en) | Method for fabricating semiconductor device | |
| TW561577B (en) | Method for repairing dielectric layer | |
| CN118099086A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |