CN110060725A - 存储器测试方法 - Google Patents
存储器测试方法 Download PDFInfo
- Publication number
- CN110060725A CN110060725A CN201810047663.7A CN201810047663A CN110060725A CN 110060725 A CN110060725 A CN 110060725A CN 201810047663 A CN201810047663 A CN 201810047663A CN 110060725 A CN110060725 A CN 110060725A
- Authority
- CN
- China
- Prior art keywords
- column
- block
- address
- chosen
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种存储器测试方法，适用于存储器电路。存储器电路包括第一区块以及第二区块，第一区块以及第二区块具有列地址以及栏地址。存储器测试方法包括：根据选取逻辑，选取列地址之一作为测试列；根据选取逻辑，选取多个栏地址之一作为测试栏；根据抽样程序，选取测试列的抽样栏地址；根据抽样程序，选取测试栏的抽样列地址；对第一区块的测试列的抽样栏地址进行读取操作；对第一区块的测试栏的抽样列地址进行读取操作；判断第一区块的读取失败率是否超过既定比例；以及当读取失败率超过既定比例时，标记第一区块具有一输入/输出错误。本发明可辨识前瞻存储器中的输入/输出错误。
Description
技术领域
本发明是有关于一种存储器测试方法，特别是有关于适用于具有错误更正码(Error-correcting code,ECC)的存储器的存储器测试方法。
背景技术
一般而言，前瞻存储器(Emerging memory)能够允许一至数个位的错误率。因此，当测试过程中发现某个存储器电路具有一个位以上的输入/输出错误(I/O fail)时，测试系统仍会判定该存储器电路为正常，使得输入/输出错误无法被辨识出来。
输入/输出错误对于整个存储器电路而言是持续性错误，也就是每当读取到该位时都会发生读取错误，而输入/输出错误往往来自于存储器阵列的周边电路。尽管利用错误更正码的技术仍可将具有输入/输出错误的存储电路存储的数据予以还原，但是输入/输出错误仍会对存储器电路的可靠度造成影响。
然而，目前的存储器测试方法并无法辨识输入/输出错误，因此我们有必要针对存储器测试方法进行改进，以利辨识前瞻存储器中的输入/输出错误。
发明内容
有鉴于此，本发明提供一种存储器测试方法，以辨识前瞻存储器中的输入/输出错误。
本发明提出一种存储器测试方法，适用于一存储器电路，其中上述存储器电路包括一第一区块以及一第二区块，其中上述第一区块以及第二区块具有多个列地址以及多个栏地址，上述存储器测试方法包括：根据一选取逻辑，选取上述列地址之一作为一测试列；根据上述选取逻辑，选取多个栏地址之一作为一测试栏；根据一抽样程序，选取上述测试列的多个抽样栏地址；根据上述抽样程序，选取上述测试栏的多个抽样列地址；对上述第一区块的上述测试列的上述抽样栏地址进行一读取操作；对上述第一区块的上述测试栏的上述抽样列地址进行上述读取操作；判断上述第一区块的上述读取操作的一读取失败率是否超过一既定比例；以及当上述读取失败率超过上述既定比例时，标记上述第一区块具有一输入/输出错误。
根据本发明的一实施例，存储器测试方法还包括：当上述读取失败率不超过上述既定比例时，或在上述标记上述第一区块具有上述输入/输出错误的步骤后，对上述第二区块的上述测试列的上述抽样栏地址进行上述读取测试；对上述第二区块的上述测试栏的上述测试列地址进行上述读取操作；判断上述第二区块的上述读取操作的上述读取失败率是否超过上述既定比例；以及当上述读取失败率超过上述既定比例，标记上述第二区块具有一输入/输出错误。
根据本发明的一实施例，当上述第一区块及/或上述第二区块标记具有上述输入/输出错误时，代表上述第一区块及/或上述第二区块的周边电路故障，使得上述读取失败率过高。
根据本发明的一实施例，上述选取逻辑为随机。
根据本发明的一实施例，上述抽样程序包括：将上述栏地址划分为一第一数目的多个栏区段；选取上述栏区段的至少一者；将选取的上述栏区段的地址作为上述抽样栏地址；将上述列地址划分为一第二数目的多个列区段；选取上述列区段的至少一者；以及将选取的上述列区段的地址作为上述抽样列地址。
根据本发明的一实施例，上述第一数目等于上述第二数目。
根据本发明的另一实施例，上述第一数目不等于上述第二数目。
根据本发明的一实施例，上述选取上述栏区段的至少一者的步骤，还包括：选取上述第一数目的一半的上述栏区段，其中选取的上述栏区段以及未选取的上述栏区段为相互间隔。
根据本发明的一实施例，上述选取上述列区段的至少一者的步骤，还包括：选取上述第二数目的一半的上述列区段，其中选取的上述列区段以及未选取的上述列区段为相互间隔。
根据本发明的一实施例，上述判断上述第一区块的上述读取测试的上述读取失败率是否超过上述既定比例的步骤后还包括：判断上述第一区块的上述读取失败率是否为100％；当判断上述读取失败率为100％时，标记上述第一区块具有一确实输入/输出错误；以及当判断上述读取失败率不为100％时，标记上述第一区块具有一软性输入/输出错误。
本发明还提出一种存储器测试方法，适用于一存储器电路，其中上述存储器电路包括一第一区块以及一第二区块，其中上述第一区块以及第二区块具有多个列地址以及多个栏地址，上述存储器测试方法包括：根据一选取逻辑，选取上述列地址之一作为一测试列；根据上述选取逻辑，选取多个栏地址之一作为一测试栏；根据一抽样程序，选取上述测试列的多个抽样栏地址；根据上述抽样程序，选取上述测试栏的多个抽样列地址；同时对上述第一区块以及上述第二区块的上述测试列的上述抽样栏地址进行一读取操作；同时对上述第一区块以及上述第二区块的上述测试栏的上述抽样列地址进行上述读取操作；判断上述存储器电路的上述读取操作的一读取失败率是否为零；当上述存储器电路的上述读取失败率不为零时，判断上述第一区块及/或上述第二区块的上述读取失败率是否超过一既定比例；当上述第一区块及/或上述第二区块的上述读取失败率超过上述既定比例时，标记上述第一区块及/或上述第二区块具有一确实输入/输出错误。
根据本发明的一实施例，当上述第一区块及/或上述第二区块标记为具有上述输入/输出错误时，代表上述第一区块及/或上述第二区块的周边电路故障，使得上述读取失败率过高。
根据本发明的一实施例，上述选取逻辑为随机。
根据本发明的一实施例，上述抽样程序包括：将上述栏地址划分为一第一数目的多个栏区段；选取上述栏区段的至少一者；将选取的上述栏区段的地址作为上述抽样栏地址；将上述列地址划分为一第二数目的多个列区段；选取上述列区段的至少一者；以及将选取的上述列区段的地址作为上述抽样列地址。
根据本发明的一实施例，上述第一数目等于上述第二数目。
根据本发明的另一实施例，上述第一数目不等于上述第二数目。
根据本发明的一实施例，上述选取上述列区段的至少一者的步骤，还包括：选取上述第二数目的一半的上述列区段，其中选取的上述列区段以及未选取的上述列区段为相互间隔。
根据本发明的一实施例，上述选取上述列区段的至少一者的步骤，还包括：选取上述第二数目的一半的上述列区段，其中选取的上述列区段以及未选取的上述列区段为相互间隔。
根据本发明的一实施例，存储器测试方法还包括：当判断上述第一区块及/或上述第二区块的上述读取失败率不超过上述既定比例时，标记上述第一区块及/或上述第二区块具有一软性输入/输出错误。
根据本发明的一实施例，上述既定比例为100％。
利用本发明提出的存储器测试方法，能够有效的辨识存储器区块的输入/输出错误，进而提升存储器的可靠度。
附图说明
图1是本发明的一实施例所述的存储器电路方块图；
图2是本发明的一实施例所述的存储器阵列示意图；
图3是本发明的一实施例所述的存储器测试方法流程图；
图4是本发明的一实施例所述的抽样程序流程图；
图5A-图5B是本发明的另一实施例所述的存储器测试方法流程图；以及
图6是本发明的另一实施例所述的存储器测试方法流程图。
附图标号：
100、200 存储器电路
S41～S46 步骤流程
110-1、210-1 第一区块
S501～S513 步骤流程
110-2、210-2 第二区块
S501～S513 步骤流程
110-N、210-N 第N区块
S601～S610 步骤流程
120-1 第一输入输出电路
120-2 第二输入输出电路
120-N 第N输入输出电路
10 测试电路
300、600 存储器测试方法
X 栏地址
Y 列地址
A 第一栏区段
B 第二栏区段
C 第三栏区段
D 第四栏区段
E 第一列区段
F 第二列区段
G 第三列区段
H 第四列区段
S301～S311 步骤流程
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者为准。
值得注意的是，以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的器件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的器件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
图1是本发明的一实施例所述的存储器电路方块图。如图1所示，存储器电路100包括第一区块110-1、第二区块110-2、……以及第N区块110-N。第一区块110-1、第二区块110-2、……以及第N区块110-N形成存储器阵列，且第一区块110-1、第二区块110-2、……以及第N区块110-N的每一者分别耦接至对应的第一输入输出电路120-1、第二输入输出电路120-2、……以及第N输入输出电路120-N。
根据本发明的一实施例，存储器电路100是具有错误更正码的前瞻存储器，包括非及栅快闪式存储器(NAND flash)、可变电阻式存储器(Resistive Random AccessMemory,ReRAM)、磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、铁电随机存取存储器(Ferro electric Random Access Memory,FeRAM)等等。
存储器电路100是耦接至测试电路10，测试电路10分别通过第一输入输出电路120-1、第二输入输出电路120-2、……以及第N输入输出电路120-N，存取第一区块110-1、第二区块110-2、……以及第N区块110-N所存储的数据。
根据本发明的一实施例，测试电路10是测试机台，用以裸晶测试(chip probe,CP)或最终测试(final test,FT)，其中最终测试是封装后测试，并且存储器电路100与测试电路10是实体分离。根据本发明的另一实施例，测试电路10是存储器电路100之内建测试(built-in self-test,BIST)电路，因此测试电路10与存储器电路100是位于相同芯片或晶片上。
根据本发明的一实施例，测试电路10是个别对第一区块110-1、第二区块110-2、……以及第N区块110-N的每一者进行读取操作。根据本发明的另一实施例，测试电路10亦可对第一区块110-1、第二区块110-2、……以及第N区块110-N同时进行读取操作。在此并不以任何形式，限定于此。
图2是本发明的一实施例所述的存储器阵列示意图。如图2所示，存储器阵列200包括第一区块210-1、第二区块210-2、……以及第N区块210-N，并且具有相同的栏地址X以及列地址Y。举例来说，当选取一个栏地址X以及一个列地址Y进行读取时，是针对第一区块210-1、第二区块210-2、……以及第N区块210-N的对应的位进行读取，并输出N位的读取数据。
根据本发明的一实施例，存储器阵列200的栏地址X是由0～15，列地址Y是由0～15，也就是第一区块210-1、第二区块210-2、……以及第N区块210-N分别具有256个存储器单元。要注意的是，在此栏地址X以及列地址Y的个数是说明解释用，并非以任何形式限定于此。
图3是本发明的一实施例所述的存储器测试方法流程图。以下针对图3的流程图的叙述，将搭配图2，以利详细说明。如图3所示，首先，根据选择逻辑选取列地址之一作为测试列(步骤S301)，并且根据选择逻辑选取栏地址之一作为测试栏(步骤S302)。
根据本发明的一实施例，选取逻辑是随机。根据本发明的其他实施例，可使用任何选取逻辑来选择测试列以及测试栏。根据本发明的另一实施例，亦可分别选择两条以上的测试列以及测试栏，在此仅以选取一条测试列以及一条测试栏作为发明解释用。
根据本发明的一实施例，图3的步骤S301是选择图2的列地址Y为0的列作为测试列，图3的步骤S302是选择图2栏地址X为0的栏作为测试栏。根据本发明的其他实施例，亦可选择其他列地址Y作为测试列，或是选择其他栏地址X作为测试栏，也可选择多个列地址Y以及多个栏地址X作为测试列以及测试栏，在此仅以列地址Y为0的列作为测试列以及栏地址X为0的栏作为测试栏作为举例说明，并非以任何形式限定于此。
回到图3，接着，根据抽样程序，选择测试列的多个抽样栏地址(步骤S303)。根据本发明的一实施例，如图2所示，列地址Y为0的列是测试列，并根据抽样程序选择栏地址X为0-3以及8-11作为多个抽样栏地址。根据抽样程序，选择测试栏的多个抽样列地址(步骤S304)。根据本发明的一实施例，如图2所示，栏地址X为0的列是测试栏，并根据抽样程序选择列地址Y为0-3以及8-11作为多个抽样列地址。
图4是本发明的一实施例所述的抽样程序流程图。如图4所示，首先，将栏地址X划分为第一数目的多个栏区段(步骤S41)。如图2的实施例所示，栏地址X划分为四个栏区段，分别为第一栏区段A、第二栏区段B、第三栏区段C以及第四栏区段D。根据本发明的其他实施例，栏地址X亦可划分为任意数个栏区段，亦不须等份划分，在此仅作为说明解释用，并非以任何形式限定于此。
接着，选取栏区段的至少一者(步骤S42)。如图2的实施例所示，选取第一栏区段A以及第三栏区段C，其中选取的第一栏区段A以及第三栏区段C与未选取的第二栏区段B以及第四栏区段D是相互间隔。根据本发明的其他实施例，亦可只选取第一栏区段A、第二栏区段B、第三栏区段C以及第四栏区段D的任一者，或是选取第一栏区段A、第二栏区段B、第三栏区段C以及第四栏区段D的至少一者，在此仅为说明解释的目的，并非以任何形式限定于此。
回到图4，将选取的栏区段的地址作为抽样栏地址(步骤S43)。如图2的实施例所示，抽样栏地址是第一栏区段A以及第三栏区段C的栏地址X，亦即0-3以及8-11。
接着，将列地址Y划分为第二数目的多个列区段(步骤S44)。如图2的实施例所示，列地址Y划分为四个列区段，分别为第一列区段E、第二列区段F、第三列区段G以及第四列区段H。根据本发明的其他实施例，列地址Y亦可划分为任意数个列区段，亦不须等份划分。根据本发明的一实施例，第一数目与第二数目相同。根据本发明的另一实施例，第一数目与第二数目不同。在此仅作为说明解释用，并非以任何形式限定于此。
回到图4，选取列区段的至少一者(步骤S45)。如图2的实施例所示，选取第一列区段E以及第三列区段G，其中选取的第一列区段E以及第三列区段G与未选取的第二列区段F以及第四列区段H是相互间隔。根据本发明的其他实施例，亦可只选取第一列区段E、第二列区段F、第三列区段G以及第四列区段H的任一者，或是选取第一列区段E、第二列区段F、第三列区段G以及第四列区段H的至少一者，在此仅为说明解释的目的，并非以任何形式限定于此。
回到图4，将选取的列区段的地址作为抽样列地址(步骤S46)。如图2的实施例所示，抽样列地址是第一列区段E以及第三列区段G的列地址Y，亦即0-3以及8-11。
回到图3，选取一区块(步骤S305)。设计者可首先选取第一区块210-1、第二区块210-2、……以及第N区块210-N的任一者，以下是以首先选取第一区块210-1做说明解释，并非以任何形式限定于此。接着，对选取的第一区块210-1的测试列的抽样栏地址进行读取操作(步骤S306)，并且对选取的第一区块210-1的测试栏的抽样列地址进行读取操作(步骤S307)。
当完成对第一区块210-1的读取操作时，判断第一区块210-1的读取操作的读取失败率是否超过既定比例(步骤S308)。根据本发明的一实施例，既定比例是70％。根据本发明的其他实施例，设计者可自行决定既定比例为何。
回到步骤S308，当判断第一区块210-1的读取操作的读取失败率不超过既定比例时，判断是否具有下一个区块(步骤S309)。当具有下一个区块时，选取下一个区块(步骤S310)，并回到步骤S306。如图2的实施例所示，由于第一区块210-1以完成读取操作，在此是选择第二区块210-2、…、第N区块210-N的任一者。设计者可依序选择区块，或是依据需求选择适当的区块，在此并非以任何形式限定于此。回到步骤S309，当不具有下一个区块时，结束存储器测试方法300。
回到步骤S308，当判断第一区块210-1的读取操作的读取失败率超过既定比例时，标记该区块具有输入/输出错误(步骤S311)。根据本发明的一实施例，当某一区块读取任何取样地址皆具有很高的读取失败率时，代表该区块的周边电路故障而造成读取失败率偏高，因此标记该区块具有输入/输出错误。
图5A-图5B是本发明的另一实施例所述的存储器测试方法流程图。如图5A所示，图5A的步骤S501至步骤S510与图3的步骤S301至步骤S310相同，在此不再重复赘述。
在步骤S508中，当判断选择的第一区块210-1的读取操作的读取失败率不超过既定比例时，还判断读取失败率是否为100％(步骤S511)。当判断读取失败率是100％时，标记选择的第一区块210-1具有确实输入/输出错误(步骤S512)。根据本发明的一实施例，当判断读取失败率是100％时，代表该区块的周边电路几乎无法读取该区块内的数据，此时具有很高的信心程度能够确认该区块对应的输入输出电路发生错误，因此标记为确实输入/输出错误。
回到步骤S511，当判断读取失败率不为100％时，标记选择的第一区块210-1具有软性输入/输出错误(步骤S513)。根据本发明的一实施例，当标记为软性输入/输出错误时，代表该区块对应的输入输出电路不稳定，会造成每次读取操作时好时坏，因此标记微软性输入/输出错误。
图6是本发明的另一实施例所述的存储器测试方法流程图。如图6所示，图6的步骤S601至步骤S604与图3的步骤S301至步骤S304以及图5A的步骤S501至步骤S504相同，在此不再重复赘述。
步骤S605中，同时对图2的第一区块210-1、第二区块210-2、……以及第N区块210-N的测试列的抽样栏地址进行读取操作。接着，同时对图2的第一区块210-1、第二区块210-2、……以及第N区块210-N的测试栏的抽样列地址进行读取操作(步骤S606)。
当完成测试列以及测试栏的读取操作后，判断存储器电路100的所有区块的读取操作的读取失败率是否为零(步骤S607)。当存储器电路100的读取失败率为零时，代表存储器电路100的所有区块的读取操作皆为完全正常，因此结束存储器测试方法600。
当判断存储器电路100的读取失败率不为零时，还判断第一区块210-1、第二区块210-2、……以及第N区块210-N的任一者的读取失败率是否超过既定比例(步骤S608)。根据本发明的一实施例，既定比例是70％。根据本发明的另一实施例，既定比例是100％。根据本发明的其他实施例，既定比例是由设计者自行决定。
当判断第一区块210-1、第二区块210-2、……以及第N区块210-N的任一者的读取失败率超过既定比例时，标记该区块具有确实输入/输出错误(步骤S609)。根据本发明的一实施例，当标记为确实输入/输出错误时，代表该区块的周边电路发生故障过高，有很高的机率会造成读取失败。
当判断第一区块210-1、第二区块210-2、……以及第N区块210-N的任一者的读取失败率不超过既定比例时，标记该区块具有软性输入/输出错误(步骤S610)。根据本发明的一实施例，当标记为软性输入/输出错误时，代表该区块的周边电路不稳定，常会造成每次读取操作时好时坏。
利用本发明提出的存储器测试方法，能够有效的辨识存储器区块的输入/输出错误，进而提升存储器的可靠度。
以上所述为实施例的概述特征。本领域技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。本领域技术人员也应了解相同的配置不应背离本发明的精神与范围，在不背离本发明的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所揭露的实施例精神和范围一致。
Claims (14)
1.一种存储器测试方法，其特征在于，适用于一存储器电路，所述存储器电路包括一第一区块以及一第二区块，其中所述第一区块以及第二区块具有多个列地址以及多个栏地址，所述存储器测试方法，包括：
根据一选取逻辑，选取所述列地址之一作为一测试列；
根据所述选取逻辑，选取多个栏地址之一作为一测试栏；
根据一抽样程序，选取所述测试列的多个抽样栏地址；
根据所述抽样程序，选取所述测试栏的多个抽样列地址；
对所述第一区块的所述测试列的所述抽样栏地址进行一读取操作；
对所述第一区块的所述测试栏的所述抽样列地址进行所述读取操作；
判断所述第一区块的所述读取操作的一读取失败率是否超过一既定比例；以及
当所述读取失败率超过所述既定比例时，标记所述第一区块具有一输入/输出错误。
2.如权利要求1所述的存储器测试方法，其特征在于，还包括：
当所述读取失败率不超过所述既定比例时，或在所述标记所述第一区块具有所述输入/输出错误的步骤后，对所述第二区块的所述测试列的所述抽样栏地址进行所述读取测试；
对所述第二区块的所述测试栏的所述测试列地址进行所述读取操作；
判断所述第二区块的所述读取操作的所述读取失败率是否超过所述既定比例；以及
当所述读取失败率超过所述既定比例，标记所述第二区块具有一输入/输出错误。
3.如权利要求2所述的存储器测试方法，其特征在于，当所述第一区块及/或所述第二区块标记具有所述输入/输出错误时，代表所述第一区块及/或所述第二区块的周边电路故障，使得所述读取失败率过高。
4.如权利要求1所述的存储器测试方法，其特征在于，所述抽样程序包括：
将所述栏地址划分为一第一数目的多个栏区段；
选取所述栏区段的至少一者；
将选取的所述栏区段的地址作为所述抽样栏地址；
将所述列地址划分为一第二数目的多个列区段；
选取所述列区段的至少一者；以及
将选取的所述列区段的地址作为所述抽样列地址。
5.如权利要求4所述的存储器测试方法，其特征在于，所述第一数目等于所述第二数目。
6.如权利要求4所述的存储器测试方法，其特征在于，所述选取所述栏区段的至少一者的步骤，还包括：
选取所述第一数目的一半的所述栏区段，其中选取的所述栏区段以及未选取的所述栏区段为相互间隔。
7.如权利要求4所述的存储器测试方法，其特征在于，所述选取所述列区段的至少一者的步骤，还包括：
选取所述第二数目的一半的所述列区段，其中选取的所述列区段以及未选取的所述列区段为相互间隔。
8.如权利要求1所述的存储器测试方法，其特征在于，所述判断所述第一区块的所述读取测试的所述读取失败率是否超过所述既定比例的步骤后，还包括：
判断所述第一区块的所述读取失败率是否为100％；
当判断所述读取失败率为100％时，标记所述第一区块具有一确实输入/输出错误；以及
当判断所述读取失败率不为100％时，标记所述第一区块具有一软性输入/输出错误。
9.一种存储器测试方法，其特征在于，适用于一存储器电路，所述存储器电路包括一第一区块以及一第二区块，其中所述第一区块以及第二区块具有多个列地址以及多个栏地址，所述存储器测试方法，包括：
根据一选取逻辑，选取所述列地址之一作为一测试列；
根据所述选取逻辑，选取多个栏地址之一作为一测试栏；
根据一抽样程序，选取所述测试列的多个抽样栏地址；
根据所述抽样程序，选取所述测试栏的多个抽样列地址；
同时对所述第一区块以及所述第二区块的所述测试列的所述抽样栏地址进行一读取操作；
同时对所述第一区块以及所述第二区块的所述测试栏的所述抽样列地址进行所述读取操作；
判断所述存储器电路的所述读取操作的一读取失败率是否为零；
当所述存储器电路的所述读取失败率不为零时，判断所述第一区块及/或所述第二区块的所述读取失败率是否超过一既定比例；
当所述第一区块及/或所述第二区块的所述读取失败率超过所述既定比例时，标记所述第一区块及/或所述第二区块具有一确实输入/输出错误。
10.如权利要求9所述的存储器测试方法，其特征在于，当所述第一区块及/或所述第二区块标记为具有所述输入/输出错误时，代表所述第一区块及/或所述第二区块的周边电路故障，使得所述读取失败率过高。
11.如权利要求9所述的存储器测试方法，其特征在于，所述抽样程序包括：
将所述栏地址划分为一第一数目的多个栏区段；
选取所述栏区段的至少一者；
将选取的所述栏区段的地址作为所述抽样栏地址；
将所述列地址划分为一第二数目的多个列区段；
选取所述列区段的至少一者；以及
将选取的所述列区段的地址作为所述抽样列地址。
12.如权利要求11所述的存储器测试方法，其特征在于，所述第一数目等于所述第二数目。
13.如权利要求11所述的存储器测试方法，其特征在于，所述选取所述列区段的至少一者的步骤，还包括：
选取所述第二数目的一半的所述列区段，其中选取的所述列区段以及未选取的所述列区段为相互间隔。
14.如权利要求11所述的存储器测试方法，其特征在于，所述选取所述列区段的至少一者的步骤，还包括：
选取所述第二数目的一半的所述列区段，其中选取的所述列区段以及未选取的所述列区段为相互间隔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810047663.7A CN110060725B (zh) | 2018-01-18 | 2018-01-18 | 存储器测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810047663.7A CN110060725B (zh) | 2018-01-18 | 2018-01-18 | 存储器测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110060725A true CN110060725A (zh) | 2019-07-26 |
| CN110060725B CN110060725B (zh) | 2021-07-02 |
Family
ID=67315070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810047663.7A Active CN110060725B (zh) | 2018-01-18 | 2018-01-18 | 存储器测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110060725B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072424B2 (en) * | 2002-04-23 | 2006-07-04 | Kyocera Wireless Corp. | Adaptive direct conversion receiver |
| KR20090097672A (ko) * | 2008-03-12 | 2009-09-16 | 삼성전자주식회사 | 하이브리드 메모리 데이터 검출 장치 및 방법 |
| CN101763902A (zh) * | 2008-12-23 | 2010-06-30 | 慧帝科技(深圳)有限公司 | 测试储存装置的方法及其系统 |
| US20120144269A1 (en) * | 2007-06-15 | 2012-06-07 | Micron Technology, Inc. | Error detection for multi-bit memory |
| CN105097050A (zh) * | 2015-08-24 | 2015-11-25 | 宁波三星智能电气有限公司 | 一种存储器寿命测试算法 |
| CN105575440A (zh) * | 2014-10-15 | 2016-05-11 | 群联电子股份有限公司 | 错误处理方法、存储器储存装置及存储器控制电路单元 |
| US20160232054A1 (en) * | 2015-02-09 | 2016-08-11 | HGST Netherlands B.V. | Adaptive targeting of read levels in storage devices |
| CN106205731A (zh) * | 2016-06-27 | 2016-12-07 | 联想(北京)有限公司 | 信息处理方法及存储设备 |
| CN107240418A (zh) * | 2016-03-28 | 2017-10-10 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
-
2018
- 2018-01-18 CN CN201810047663.7A patent/CN110060725B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072424B2 (en) * | 2002-04-23 | 2006-07-04 | Kyocera Wireless Corp. | Adaptive direct conversion receiver |
| US20120144269A1 (en) * | 2007-06-15 | 2012-06-07 | Micron Technology, Inc. | Error detection for multi-bit memory |
| KR20090097672A (ko) * | 2008-03-12 | 2009-09-16 | 삼성전자주식회사 | 하이브리드 메모리 데이터 검출 장치 및 방법 |
| CN101763902A (zh) * | 2008-12-23 | 2010-06-30 | 慧帝科技(深圳)有限公司 | 测试储存装置的方法及其系统 |
| CN105575440A (zh) * | 2014-10-15 | 2016-05-11 | 群联电子股份有限公司 | 错误处理方法、存储器储存装置及存储器控制电路单元 |
| US20160232054A1 (en) * | 2015-02-09 | 2016-08-11 | HGST Netherlands B.V. | Adaptive targeting of read levels in storage devices |
| CN105097050A (zh) * | 2015-08-24 | 2015-11-25 | 宁波三星智能电气有限公司 | 一种存储器寿命测试算法 |
| CN107240418A (zh) * | 2016-03-28 | 2017-10-10 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN106205731A (zh) * | 2016-06-27 | 2016-12-07 | 联想(北京)有限公司 | 信息处理方法及存储设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110060725B (zh) | 2021-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8873318B2 (en) | Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs | |
| US4715034A (en) | Method of and system for fast functional testing of random access memories | |
| US11461038B2 (en) | Method, device and terminal for testing memory chip | |
| US3659088A (en) | Method for indicating memory chip failure modes | |
| KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
| US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
| CN1218961A (zh) | 检测存储器装置的方法 | |
| KR100297709B1 (ko) | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 | |
| US7016242B2 (en) | Semiconductor memory apparatus and self-repair method | |
| CN108121616A (zh) | 存储器电路、多端口存储器电路及其操作方法 | |
| CN105225698B (zh) | 一种列修复方法和装置 | |
| US20050066226A1 (en) | Redundant memory self-test | |
| US7596728B2 (en) | Built-in self repair circuit for a multi-port memory and method thereof | |
| CN110060725A (zh) | 存储器测试方法 | |
| TW533418B (en) | Integrated memory and method to function-test of memory-cells of an integrated memory | |
| CN106776194A (zh) | 寄存器位带的测试方法及系统 | |
| CN105405468B (zh) | 存储器测试方法 | |
| CN106776173B (zh) | 一种内存检测方法及装置 | |
| EP1517334B1 (en) | On-chip diagnosis method and on-chip diagnosis block for memory repair with mixed redundancy (IO redundancy and word-register redundancy) | |
| US10636507B2 (en) | Memory-testing methods for testing memory having error-correcting code | |
| JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
| TWI647703B (zh) | 記憶體測試方法 | |
| JP4962277B2 (ja) | 半導体メモリ試験装置 | |
| KR20060019553A (ko) | 전자 회로 테스트 방법 및 장치 | |
| US9761329B2 (en) | Built-in self-test (BIST) circuit and associated BIST method for embedded memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |