CN106776194A - 寄存器位带的测试方法及系统 - Google Patents

寄存器位带的测试方法及系统 Download PDF

Info

Publication number
CN106776194A
CN106776194A CN201611123440.1A CN201611123440A CN106776194A CN 106776194 A CN106776194 A CN 106776194A CN 201611123440 A CN201611123440 A CN 201611123440A CN 106776194 A CN106776194 A CN 106776194A
Authority
CN
China
Prior art keywords
tested
register
address
ancillary equipment
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611123440.1A
Other languages
English (en)
Other versions
CN106776194B (zh
Inventor
黄虹
赵启山
孙含泉
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Eastsoft Microelectronics Co Ltd
Original Assignee
Shanghai Eastsoft Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Eastsoft Microelectronics Co Ltd filed Critical Shanghai Eastsoft Microelectronics Co Ltd
Priority to CN201611123440.1A priority Critical patent/CN106776194B/zh
Publication of CN106776194A publication Critical patent/CN106776194A/zh
Application granted granted Critical
Publication of CN106776194B publication Critical patent/CN106776194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种寄存器位带的测试方法及系统,所述测试方法包括:选取当前待测试外围设备以及对应的屏蔽码文件;计算当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;向存储器写入测试参数;从存储器中读取测试参数,根据屏蔽码文件,获取当前待测试外围设备中所有存在位带测试需求的寄存器,生成相应的测试激励并进行测试;实时读取当前进行测试的位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值;对读取到的当前进行测试的位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值进行校验,并得到校验结果。上述方案能够提高寄存器位带测试以及寄存器测试的效率。

Description

寄存器位带的测试方法及系统
技术领域
本发明涉及芯片测试领域,尤其涉及一种寄存器位带的测试方法及系统。
背景技术
寄存器是芯片中最基本的存储单元,在对芯片进行测试时,对寄存器的测试是至关重要的环节,寄存器功能是否正常会直接影响到芯片设计的成败。
通常情况下,芯片内部的外围设备中存在多种寄存器,不同种类的寄存器的功能和属性又可能各不相同。针对于同一块芯片,其中又可能存在多种不同的外围设备,不同外围设备中的寄存器的功能和属性存在着更大的差异。
传统的对寄存器进行测试,通常是对寄存器自身地址进行访问和测试。在对寄存器进行测试时,同一个寄存器的属性可能会先标注很多种类型,包括可读可写、只读、只写、写1清零、写0清零等,之后,再分别对各种属性类型分别进行随机生成测试激励,以测试寄存器的属性是否正确。
寄存器的位带功能,是一种近年来广泛应用的基于32位中央处理器(CenterProcessing Unit,CPU)的微控制单元(Micro Controller Unit,MCU)或片上系统(Systemon Chip,SoC)芯片的新型访问模式,通过地址重映射的方式,将寄存器中的每一位进行重新定义,将对寄存器的每一位的访问都完全隔离出来。在对寄存器进行测试时,可以对寄存器的位带功能进行映射。
为了对寄存器进行更加有效、全面的测试,现有技术中,采用传统的寄存器测试方法对寄存器的位带功能进行测试,需要对所有寄存器的位带功能都进行测试,测试效率较低。
发明内容
本发明解决的技术问题是如何对寄存器位带进行测试,提高测试效率。
为解决上述技术问题,本发明实施例提供一种寄存器位带的测试系统,包括:主控制器、地址重映射单元、测试激励生成单元、寄存器监控单元、测试结果校验单元以及存储器,其中:所述主控制器,与所述存储器耦接,适于获知当前待测试外围设备,根据所述当前待测试外围设备,读取对应的屏蔽码文件,所述屏蔽码文件中的屏蔽码适于标识所述当前待测试外围设备中进行位带测试的寄存器;初始化所述存储器,向所述存储器中写入测试参数;以及,适于从所述存储器中读取校验结果;其中,所述测试参数与所述当前待测试外围设备相关,包括:所述屏蔽码、所述当前待测试外围设备中寄存器的首地址、所述当前待测试外围设备中寄存器的地址范围以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;所述地址重映射单元,与所述主控制器耦接,适于根据所述当前待测试外围设备,计算所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址,并发送至所述主控制器;所述测试激励生成单元,与所述存储器耦接,适于从所述存储器中读取所述测试参数,根据所述屏蔽码、所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址,生成相应的测试激励并进行测试;所述寄存器监控单元,与所述测试结果校验单元耦接,适于实时读取当前进行测试的寄存器对应位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值,并发送至所述测试结果校验单元;所述测试结果校验单元,与所述寄存器监控单元耦接,适于对所述寄存器监控单元获取到的所述当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及所述期望值进行校验,并将得到的校验结果发送至所述存储器。
可选的,所述寄存器位带的测试系统,还包括:测试目标选择单元,与所述主控制器耦接,适于从存在位带测试需求的外围设备中,选取所述当前待测试外围设备,并告知所述主控制器。
可选的,所述测试目标选择单元,适于采用宏定义的方法,从所述存在位带测试需求的外围设备中,选取所述当前待测试外围设备。
可选的,所述测试目标选择单元,还适于从所述存在位带测试需求的外围设备中,选取所述当前待测试外围设备后,获取所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的地址范围。
可选的,所述测试激励生成单元,包括:读取子单元、遍历子单元、初始化子单元以及写入子单元,其中:所述读取子单元,与所述存储器耦接,适于从所述存储器中,读取所述屏蔽码、所述当前待测试外围设备中寄存器的首地址、所述当前待测试外围设备中寄存器的地址范围、所述当前待测试外围设备中寄存器的首地址对应的位带区映射首地址;所述遍历子单元,与所述读取子单元耦接,适于根据所述当前待测试外围设备中寄存器的地址范围,采用所述屏蔽码文件遍历所述当前待测试外围设备中的所有寄存器,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区的地址;所述初始化子单元,适于对所述所有存在位带测试需求的寄存器进行初始化处理;所述写入子单元,适于以位带访问的方式,向所述所有存在位带测试需求的寄存器对应的位带重映射区地址写入测试值,所述测试值与所述期望值相同,且所述测试值与所述初始化处理对应的初始值不等。
可选的,所述主控制器选取不同的待测试外围设备对应的屏蔽码文件不同且相互独立设置。
本发明实施例还提供了一种寄存器位带的测试方法,包括:选取当前待测试外围设备,并选取与所述当前待测试外围设备对应的屏蔽码文件;所述选取的屏蔽码文件中的屏蔽码适于标识所述当前待测试外围设备中进行位带测试的寄存器;计算所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;向存储器发送初始化指令;向所述存储器写入测试参数,所述测试参数包括:所述屏蔽码文件中的屏蔽码、所述当前待测试外围设备中寄存器的首地址、所述当前待测试外围设备中寄存器的地址范围以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;从所述存储器中读取所述测试参数,根据所述屏蔽码、所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址,生成相应的测试激励并进行测试;实时读取当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值;对读取到的所述当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及所述期望值进行校验,并得到校验结果。
可选的,所述选取当前待测试外围设备,包括:采用宏定义的方法,从所述存在位带测试需求的外围设备中,选取所述当前待测试外围设备。
可选的,在选取所述当前待测试外围设备之后,还包括:获取所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的地址范围。
可选的,所述根据所述屏蔽码,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器,生成相应的测试激励并进行测试,包括:根据所述当前待测试外围设备中寄存器的地址范围,采用所述屏蔽码遍历所述当前待测试外围设备中的所有寄存器,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区的地址;对所述所有存在位带测试需求的寄存器进行初始化处理;向所述所有存在位带测试需求的寄存器对应的位带重映射区地址写入测试值,所述测试值与所述期望值相同,且所述测试值与所述初始化处理对应的初始值不等。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
在获知当前待测试外围设备后,选取对应的屏蔽码文件,并将当前待测试外围设备对应的测试参数写入至存储器。从存储器中读取屏蔽码文件以及测试参数,从而可以获知当前待测试外围设备中哪些寄存器存在位带测试需求,哪些寄存器不存在位带测试需求。根据存在位带测试需求的寄存器生成测试激励并进行测试,从而可以无需对当前待测试外围设备中的所有寄存器一一进行位带测试,故可以提高测试效率。
进一步,针对不同的待测试外围设备,分别设置一一对应的屏蔽码文件,且不同的待测试外围设备对应的屏蔽码文件相互独立。在对某一个屏蔽码文件进行修改时,不会对其他的屏蔽码文件造成影响,提高屏蔽码文件维护的灵活性。
附图说明
图1是一种寄存器位带重映射关系示意图;
图2是本发明实施例中的一种寄存器位带的测试系统的结构示意图;
图3是本发明实施例中的一种测试激励生成单元的结构示意图;
图4是本发明实施例中的一种寄存器位带的测试方法的流程图;
图5是本发明实施例中的一种寄存器位带测试激励生成及测试结果校验的流程图。
具体实施方式
在现有技术中,基于32位CPU的MCU或SoC,其外围设备的寄存器以寄存器组的形式呈现,一个寄存器组中包括32个寄存器。寄存器的位带功能,是通过地址重映射的方式,为寄存器组的每一位的访问提供了一种原子访问方式。在对某一个特定位进行访问时,不会对同一寄存器组的其他位产生影响。
参照图1,给出了一种寄存器位带重映射关系示意图。外围设备的寄存器组11包括32个寄存器,每一个寄存器分别存在一一对应的位带。所有位带均处于位带重映射区12,相应地,位带重映射区12中包括32个位带,其中:寄存器组11的bit0位对应位带120,寄存器组11的bit1位对应位带121,以此类推,寄存器组11的bit31位对应位带1231。
每一个位带同样包括32个bit,且仅有bit LSB中的数据有效,对bit LSB的任何操作都等效于对其映射的外围设备的对应的寄存器进行操作。例如,对位带121中的bit LSB进行写1操作,则即对寄存器组11的bit1位进行写1操作。
对于外围设备中的某一个寄存器,设定其对应的字节地址为A,位序号为N(0≤N≤7),外围设备中的寄存器的首地址为P_BASE,位带重映射区的起始地址为B_BASE,则字节地址A在位带重映射区的位带地址为:
AliasAddress_A_N=B_BASE+(A-P_BASE)×32+N×4; (1)
式(1)中,AliasAddress_A_N为字节地址A在位带重映射区的位带地址。
在现有技术中,在采用传统的寄存器测试方法对寄存器的位带功能进行测试时,对寄存器的位带进行访问和测试,来获取寄存器的位带的属性和功能,存在重复测试的现象,测试系统较为复杂,测试资源浪费严重。
在本发明实施例中,在获知当前待测试外围设备后,选取对应的屏蔽码文件,并将当前待测试外围设备对应的测试参数写入至存储器。从存储器中读取屏蔽码文件以及测试参数,从而可以获知当前待测试外围设备中哪些寄存器存在位带测试需求,哪些寄存器不存在位带测试需求。根据存在位带测试需求的寄存器生成测试激励并进行测试,从而可以无需对当前待测试外围设备中的所有寄存器一一进行位带测试,故可以提高测试效率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图2,本发明实施例提供了一种寄存器位带的测试系统,包括:主控制器21、地址重映射单元22、测试激励生成单元23、寄存器监控单元24、测试结果校验单元25以及存储器26。
在具体实施中,主控制器21与存储器26耦接。在对外围设备的寄存器位带功能进行测试时,主控制器21可以预先获知所选取的当前待测试外围设备,也即主控制器21获知当前待测试外围设备是哪一个。主控制器21根据当前待测试外围设备,读取与当前待测试外围设备对应的屏蔽码文件。
在具体实施中,可以预先为所有存在位带测试需求的外围设备设置一一对应的测试时刻。在不同的测试时刻,主控制器21对不同的存在位带测试需求的外围设备进行测试。
例如,存在位带测试需求的外围设备的个数为5个,依次为外围设备1、外围设备2、外围设备3、外围设备4以及外围设备5。预先设置外围设备1的测试时刻为t1,设置外围设备2的测试时刻为t2,设置外围设备3的测试时刻为t3,设置外围设备4的测试时刻为t4,设置外围设备5的测试时刻为t5,且t1、t2、t3、t4、t5均不相同。则在时刻t1,主控制器21获知当前待测试外围设备为外围设备1;在时刻t2,主控制器21获知当前待测试外围设备为外围设备2。以此类推,在时刻t5,主控制器21获知当前待测试外围设备为外围设备5。
在具体实施中,也可以在寄存器位带的测试系统中设置测试目标选择单元27。测试目标选择单元27与主控制器21耦接,通过测试目标选择单元27来从存在位带测试需求的外围设备中选取当前待测试外围设备。测试目标选择单元27在选定当前待测试外围设备后,可以向主控制器21发送当前待测试外围设备的标识,以使得主控制器21获知当前待测试外围设备。
在具体实施中,测试目标选择单元可以从多个存在位带测试需求的外围设备中选择一个或多个作为当前待测试外围设备。本发明以测试目标选择单元从多个存在位带测试需求的外围设备中选择一个作为当前待测试外围设备为例进行说明。
测试目标选择单元27可以采用宏定义的方法,从多个存在位带测试需求的外围设备中选取当前待测试外围设备。可以理解的是,测试目标选择单元27也可以采用其他的选取方法,从多个存在位带测试需求的外围设备中选取当前待测试外围设备。
在具体实施中,待测试外围设备对应的屏蔽码文件可以适于标识待测试外围设备中所有存在位带测试需求的寄存器。针对于不同的待测试外围设备,由于其内部的寄存器分组个数可能不同,寄存器总数也可能不同。因此,针对不同的待测试外围设备,可以分别设置一一对应的屏蔽码文件,且不同的待测试外围设备对应的屏蔽码文件可以各不相同。
待测试外围设备对应的屏蔽码文件可以是预先生成的,也即在对待测试外围设备进行测试前,先针对各个待测试外围设备,分别生成与之一一对应的屏蔽码文件。
例如,待测试外围设备的个数为5个,依次为外围设备1、外围设备2、外围设备3、外围设备4以及外围设备5。则预先生成5个屏蔽码文件,依次为屏蔽码文件1、屏蔽码文件2、屏蔽码文件3、屏蔽码文件4、屏蔽码文件5,且外围设备1与屏蔽码文件1对应,外围设备2与屏蔽码文件2对应,以此类推,外围设备5与屏蔽码文件5对应。
在具体实施中,可以预先获知各个待测试外围设备中,可以对哪些寄存器进行位带测试,哪些寄存器无法进行位带测试。在屏蔽码文件中,可以针对存在位带测试需求的寄存器以及不存在位带测试需求的寄存器,设置不同的标识。
例如,在实际应用中,当前待测试外围设备中,可能会存在一些特殊的寄存器。在对这些特殊的寄存器进行写入操作时,可能会导致寄存器复位。此时,可以判定这些特殊的寄存器对应的屏蔽码设置为无需进行位带测试的屏蔽码。
在生成与所有存在位带测试需求的外围设备一一对应的屏蔽码文件之后,可以将生成的屏蔽码文件保存。生成的屏蔽码文件可以存储在芯片内部,也可以存储在一个独立于芯片的存储单元中。
例如,在芯片的内部设置独立的屏蔽码文件存储空间,用来存储生成的屏蔽码文件。又如,在一块独立于芯片且与芯片耦接的存储单元中设置屏蔽码文件存储单元,用于存储生成的屏蔽码文件。
在本发明实施例中,屏蔽码文件均可以保存在屏蔽码文件存储单元28中。
在实际应用中,屏蔽码文件可以采用Verilog语言书写,也可以采用其他类型的语言书写。屏蔽码文件中可以包括多行屏蔽码,每一行屏蔽码可以与外围设备中的一个寄存器组对应。针对于寄存器组中的每一个寄存器,当其对应的屏蔽码为0时,标识该寄存器不存在位带测试需求;当其对应的屏蔽码为1时,标识该寄存器存在位带测试需求。可以理解的是,也可以设定屏蔽码为0时,标识寄存器存在位带测试需求;设定屏蔽码为1时,标识寄存器不存在位带测试需求。
屏蔽码文件的书写格式可以2进制、16进制等格式进行书写,也可以采用其他的书写格式,可自行设定。屏蔽码的间隔可以按照8位、16位或者32位进行间隔,也可以采用其他的间隔数,也可自行设定。
下面对屏蔽码文件中的内容进行举例说明。以16进制格式,8位为间隔的书方式,对I2C外围设备设置对应的屏蔽码文件为:@0000bd ff 00 00,其中:以符号@来标识寄存器组在I2C外围设备中的内部偏移地址,符号@右侧为屏蔽码,从左到右,对应字节地址依次升高。
主控制器21在获知当前待测试外围设备后,即可根据当前待测试外围设备的标识,从屏蔽码文件存储空间中查找与当前待测试外围设备对应的屏蔽码文件。
当屏蔽码为16进制时,可以采用函数$readmemh(bitmask_file,mask_mem)来读取屏蔽码文件。在函数readmemh(bitmask_file,mask_mem)中,bitmask_file为屏蔽码文件的名称,mask_mem为存储屏蔽码文件的存储器变量,$readmemh为Verilog语言的系统任务函数。
可以理解的是,屏蔽码文件的选取还可以存在其他的选取方法,只要能够选取到与当前待测试外围设备对应的屏蔽码文件即可。
在具体实施中,主控制器21在获知当前待测试外围设备后,可以获知与当前待测试外围设备的具体参数。在本发明实施例中,主控制器21在获知当前待测试外围设备后,可以获知当前待测试外围设备中寄存器的首地址以及寄存器的地址范围。
主控制器21在获知当前待测试外围设备后,还可以将当前待测试外围设备告知地址重映射单元22。地址重映射单元22可以根据当前待测试外围设备,获取当前待测试外围设备中寄存器的首地址,并计算当前待测试外围设备中寄存器的首地址所对应的位带重映射区首地址。在计算得到位带重映射区首地址之后,地址重映射单元22可以将当前待测试外围设备对应的位带重映射区首地址发送至主控制器21。
测试目标选择单元27在选取出当前待测试外围设备后,将当前待测试外围设备中寄存器的首地址、寄存器的地址范围发送至主控制器21。
测试目标选择单元27在选取出当前待测试外围设备之后,将当前待测试外围设备的首地址发送至地址重映射单元22。地址重映射单元22根据当前待测试外围设备中寄存器的首地址计算对应的位带重映射区首地址,并将计算得到的位带重映射区首地址发送至主控制器21。
主控制器21在获取到与当前待测试外围设备对应的屏蔽码之后,对存储器26进行初始化处理。在存储器26初始化完成之后,将当前待测试设备对应的屏蔽码、当前待测试外围设备中寄存器的首地址、当前待测试外围设备中寄存器的地址范围、当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址等作为测试参数,写入至存储器26中。
在本发明实施例中,主控制器21在每次获知到当前待测试外围设备后,均会对存储器26进行初始化处理,以避免不同的外围设备的测试参数均存储在存储器26中而导致测试出错的情况发生。换句话说,在完成对一个待测试外围设备的测试后,主控制器21在获知下一个待测试外围设备后,即可对存储器26进行初始化处理,以写入下一个待测试外围设备对应的测试参数。
在具体实施中,存储器26可以为独立设置的,也可以为其他能够存储数据的存储装置。例如,存储器26为与主控器耦接的独立的静态随机存取存储器(Static RandomAccess Memory,SRAM)。又如,存储器26为与主控制器21耦接的独立的Flash闪存。可以理解的是,存储器26还可以为其他类型的存储器件,此处不做赘述。
在具体实施中,测试激励生成单元23与存储器26耦接。测试激励生成单元23可以实时检测存储器26中是否写入测试参数。当检测到存储器26中写入测试参数时,生成相应的测试激励并进行测试。
主控制器21也可以在完成向存储器26中写入测试参数后,向测试激励生成单元23发送测试触发信号。测试激励生成单元23在接收到主控制器21发送的测试触发信号后,即可从存储器26中读取测试参数,生成相应的测试激励并进行测试。
测试激励生成单元23在从存储器26中读取到测试参数后,即可根据读取到的屏蔽码、所述待测试外围设备的寄存器的首地址及其对应的所述位带重映射区首地址,循环遍历当前待测试外围设备中寄存器的地址范围内所有的寄存器,获取当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址。在当前待测试外围设备中存在位带测试需求的寄存器时,生成测试激励,对存在位带测试需求的寄存器进行测试,也即:测试激励单元生成的测试激励是根据当前待测试外围设备中存在位带测试需求的寄存器生成的,测试激励只对存在位带测试需求的寄存器有效。
在测试激励生成单元23对当前待测试外围设备进行测试的过程中,寄存器监控单元24可以实时读取当前进行测试的寄存器对应位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值,并分别发送至测试结果校验单元25。
测试结果校验单元25与寄存器监控单元24耦接,在接收到寄存器监控单元24发送的当前进行测试的寄存器对应位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值进行校验,并将得到的校验结果发送至存储器26。
在存储器26中,可以预先划分为两个区域,分别为测试参数存储区域以及校验结果存储区域,其中:测试参数存储区域中,存储有当前待测试外围设备对应的测试参数;校验结果存储区域中,存储有当前待测试外围设备对应的校验结果。
主控制器21可以实时读取存储器26中的校验结果存储区域,进而获知校验结果。
在具体实施中,测试结果校验单元25可以实时地将校验结果发送至存储器26,也即每完成对一个寄存器的校验,即将该寄存器的校验结果发送至存储器26。主控制器21在从存储器26中读取到校验结果后,即可获知当前进行测试的寄存器的位带功能是否正确。
测试结果校验单元25也可以定时将校验结果发送至存储器26,例如,在完成对一个寄存器组的校验之后,将该寄存器组中所有存在位带测试需求的寄存器对应的校验结果发送至存储器26。主控制器21在从存储器26中读取到校验结果后,即可获知当前完成测试的寄存器组中哪些寄存器的位带功能正常,哪些寄存器的位带功能异常。
测试结果校验单元25也可以在对一个外围设备测试完成后,将该外围设备对应的所有存在位带测试需求的寄存器对应的校验结果统一发送至存储器26。主控制器21从存储器26中读取到校验结果后,即可获知当前完成测试的外围设备中哪些寄存器的位带功能正常,哪些寄存器的位带功能异常。
可以理解的是,测试结果校验单元25也可以直接与主控制器21进行通信,直接将校验结果发送至主控制器21。
在具体实施中,测试结果校验单元25可以将当前进行测试的寄存器对应位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值进行两两比较,以获取校验结果。
例如,测试结果校验单元25将当前进行测试的寄存器对应位带重映射区地址中的值与当前进行测试的位带重映射区地址对应的寄存器中的值进行比较,将当前进行测试的寄存器对应位带重映射区地址中的值与期望值进行比较,最后得到校验结果。
在实际应用中可知,当寄存器的位带功能正常时,对寄存器的位带重映射区地址进行的操作,等效于对相应的寄存器进行操作。因此,在当前进行测试的寄存器对应的位带重映射区地址中的值与当前进行测试的位带重映射区地址对应的寄存器中的值相等时,可以判定寄存器的位带重映射正常。
在本发明实施例中,期望值即为写入值。在当前进行测试的寄存器对应的位带重映射区地址中的值与期望值相同时,即可判定对位带重映射区地址的写入操作正常。
例如,当前进行测试的寄存器对应的位带重映射区地址为address_1,当前进行测试的寄存器的地址为address_0,写入至位带重映射区地址address_1中的值为0。则在位带重映射区地址address_1中的值、地址为address_0的寄存器中的值均为0时,可以判定地址为address_0的寄存器的位带功能正常。
下面对测试激励生成单元23的工作原理进行详细说明。
参照图3,在本发明实施例中,测试激励生成单元23可以包括读取子单元231、遍历子单元232、初始化子单元233以及写入子单元234。
在具体实施中,读取子单元231与存储器26耦接。读取子单元231可以实时检测存储器26中是否存在数据写入。当检测到存储器26中存在数据写入时,从存储器26中读取测试参数,也即读取当前待测试外围设备对应的屏蔽码、当前待测试外围设备中寄存器的首地址、当前待测试外围设备中寄存器的地址范围、当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址。
在获知当前待测试外围设备中寄存器的首地址、当前待测试外围设备中寄存器的地址范围之后,通过遍历子单元232遍历当前待测试外围设备中所有的寄存器,根据选取的屏蔽码来获取当前待测试外围设备中所有存在位带测试需求的寄存器。
在获知当前待测试外围设备中所有存在位带测试需求的寄存器之后,通过初始化子单元233对所有存在位带测试需求的寄存器进行初始化处理。在初始化处理完成后,通过写入子单元234,以位带访问的方式,向所有存在位带测试需求的寄存器对应的位带重映射区地址写入测试值。向位带重映射区写入的测试值即为期望值,且期望值与对寄存器初始化之后的值不等。
例如,在初始化过程中,将寄存器初始化为0,则向位带重映射区写入的测试值为1。
在采用初始化子单元233对所有存在位带测试需求的寄存器进行初始化处理时,需要保证每一个存在位带测试需求的寄存器位带产生测试激励时反转。在本发明实施例中,对每一个存在位带测试需求的寄存器的初始化值通常与待写入的测试值不同。
例如,地址为address_0的寄存器,对应位带重映射区地址为address_1。当向地址为address_1的位带重映射区写入值为1时,初始化过程中,将地址为address_0的寄存器中的值初始化为0。又如,当向地址为address_1的位带重映射区写入值为0时,初始化过程中,将地址为address_0的寄存器中的值初始化为1。
在具体实施中,主控制器21、测试目标选择单元27、地址重映射单元22、测试激励生成单元23、寄存器监控单元24以及测试结果校验单元25均可以通过硬件模拟来实现,也均可以通过软件方式实现,或者一部分通过硬件模拟来实现,另一部分通过软件方式来实现。
例如,在本发明实施例中,主控制器21、测试目标选择单元27以及地址重映射单元22通过硬件模拟来实现,测试激励生成单元23、寄存器监控单元24以及测试结果校验单元25通过软件方式来实现。
下面对本发明上述实施例中提供的寄存器位带的映射系统的工作原理进行说明。
参照图4,给出了本发明实施例中的一种寄存器位带的测试方法,以下结合图2进行具体说明。
步骤S401,获取存在位带测试需求的外围设备的总数和标识。
在具体实施中,可能会存在多个存在位带测试需求的外围设备。因此,在测试开始之前,可以先获取所有存在位带测试需求的外围设备的总数以及各自对应的标识。存在位带测试需求的外围设备的标识可以适于区分不同的外围设备,每一个待测试外围设备的标识均可以不相同。
步骤S402,选取当前待测试外围设备。
在具体实施中,可以通过测试目标选择单元27来选取当前待测试外围设备。可以理解的是,也可以为当前存在位带测试需求的外围设备分别设置一一对应的测试时刻点。在不同的测试时刻点,将对应的存在位带测试需求的外围设备作为当前待测试外围设备。
在本发明实施例中,在完成对一个外围设备的测试之后,才会去选取下一个待测试外围设备。
步骤S403,选取与所述当前待测试外围设备对应的屏蔽码文件。
在具体实施中,屏蔽码文件中的屏蔽码适于标识所述当前待测试外围设备中进行位带测试的寄存器。
步骤S404,计算所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址。
在具体实施中,可以通过地址重映射单元22,来计算当前待测试外围设备的首地址对应的位带重映射区地址。
步骤S405,向所述存储器26发送初始化指令。
在具体实施中,主控制器21在获取到对当前待测试外围设备对应的测试参数之后,可以向存储器26发送初始化指令。存储器26在接收到初始化指令之后,执行初始化操作。
主控制器21获取到的测试参数包括:当前待测试外围设备中寄存器的首地址、当前待测试外围设备中寄存器的地址范围、当前待测试外围设备对应的位带首地址,以及当前待测试外围设备对应的屏蔽码。
步骤S406,将测试参数写入至存储器26。
步骤S407,从所述存储器26中读取所述测试参数。
在具体实施中,可以通过测试激励生成单元23从所述存储器26中读取测试参数。
步骤S408,根据所述屏蔽码、所述寄存器的首地址以及所述位带重映射区首地址,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址。
在具体实施中,测试激励生成单元23可以遍历当前待测试外围设备中的所有寄存器。根据当前待测试外围设备对应的屏蔽码文件中的屏蔽码、寄存器的首地址以及位带重映射区首地址,来获知当前待测试外围设备中,所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址,也即可以对哪些寄存器进行位带测试,无需对哪些寄存器进行位带测试。
步骤S409,生成相应的测试激励并进行测试。
在具体实施中,测试激励生成单元23在获知对哪些寄存器进行位带测试,无需对哪些寄存器进行位带测试后,可以生成与存在位带测试需求的寄存器对应的测试激励,并进行测试。
步骤S410,实时读取当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值。
在具体实施中,在测试的过程中,可以通过寄存器监控单元24来实时读取当前进行测试的位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值,并发送至测试结果校验单元25。
步骤S411,对读取到的所述当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值进行校验,得到校验结果。
在具体实施中,可以通过测试结果校验单元25对读取到的当前进行测试的位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值进行两两比较,将两两比较的结果作为校验结果输出至主控制器21。
步骤S412,判断是否仍存在位带测试需求的外围设备。
在本发明实施例中,当仍存在位带测试需求的外围设备时,可以重新执行步骤S402,以对下一个存在位带测试需求的外围设备进行测试;当不存在位带测试需求的外围设备时,可以结束操作流程。
步骤S401~步骤S406的具体执行过程可以参照本发明上述实施例中提供的寄存器位带的测试系统中的内容,此处不做赘述。
下面对步骤S407~步骤S411的具体执行过程进行说明。
参照图5,给出了本发明实施例中的一种寄存器位带测试激励生成及测试结果校验的流程图。下面结合图2进行说明。
步骤S501,读取存储器26中的测试参数。
步骤S502,初始化所选取的当前待测试外围设备中的所有寄存器。
在具体实施中,可以先遍历所选取的当前待测试外围设备中的所有寄存器,获取所有有效的寄存器。
步骤S503,读取屏蔽码。
步骤S504,按位遍历当前待测试外围设备中的寄存器。
在具体实施中,可以从当前待测试外围设备中的第一个寄存器开始,按照寄存器地址顺序,从低位向高位依次读取屏蔽码文件中所有寄存器对应的屏蔽码。
可以理解的是,在读取屏蔽码文件中所有寄存器对应的屏蔽码时,也可以从当前待测试外围设备中的最后一个寄存器开始,按照寄存器地址顺序,从高位向低位依次读取屏蔽码文件中所有寄存器对应的屏蔽码。
步骤S505,判断当前读取的寄存器对应的屏蔽码是否为0。
在本发明实施例中,在当前读取的寄存器对应的屏蔽码为0时,判定无需对当前读取的寄存器进行位带测试,重新执行步骤S504,以对下一个寄存器进行判断。在当前读取的寄存器对应的屏蔽码为1时,判定对当前读取的寄存器进行位带测试,执行步骤S506。
步骤S506,向当前读取的寄存器对应的位带重映射区地址写入测试值。
在本发明实施例中,对当前读取的寄存器对应的位带重映射区地址写入的测试值,可以与在步骤S502中对当前读取的寄存器的初始化值相反。
例如,当前读取的寄存器为寄存器1,在步骤S502中,将寄存器1中的值初始化为0,则寄存器1对应的位带重映射区地址写入的测试值为1。
步骤S507,读取当前进行测试的寄存器对应位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值。
步骤S508,对当前进行测试的寄存器对应位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值进行校验。
步骤S509,判断是否遍历当前待测试外围设备中的所有寄存器。
当完成对当前待测试外围设备中所有的寄存器进行遍历时,执行步骤S510;在当前待测试外围设备中仍存在未遍历的寄存器时,可以重新执行步骤S503。
在具体实施中,可以根据当前待测试外围设备中寄存器的首地址以及寄存器的地址范围,即可计算得到当前待测试外围设备中寄存器的末地址。当从低位向高位依次遍历时,若当前读取的寄存器为末地址寄存器,则可以判定已经遍历了当前待测试外围设备中的所有寄存器。
步骤S510,判断是否为最后一组测试激励。
在具体实施中,测试激励生成单元23生成的测试激励可以包括多种。在本发明实施例中,测试激励生成单元23生成的测试激励可以包括全0以及全1两种,也可以包括除全0以及全1之外的另几种测试激励。
例如,测试激励生成单元23生成的测试激励包括全0、全1、0与1依次交替、1与0依次交替这四种测试激励。
针对每一种测试激励,均需要完成一次步骤S502~步骤S509的操作。
当仍存在测试激励时,重新执行步骤S502;当不存在测试激励时,执行步骤S511。
步骤S511,完成对当前待测试外围设备的位带测试。
从本发明上述实施例中可以得知,测试激励生成单元23从存储器26中读取屏蔽码文件以及测试参数,从而可以获知当前待测试外围设备中哪些寄存器存在位带测试需求,哪些寄存器不存在位带测试需求。测试激励生成单元根据存在位带测试需求的寄存器生成测试激励并进行测试,也即对不存在位带测试需求的寄存器不进行位带测试,从而可以无需对当前待测试外围设备中的所有寄存器一一进行位带测试,故可以提高测试效率。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种寄存器位带的测试系统,其特征在于,包括:主控制器、地址重映射单元、测试激励生成单元、寄存器监控单元、测试结果校验单元以及存储器,其中:
所述主控制器,与所述存储器耦接,适于获知当前待测试外围设备,根据所述当前待测试外围设备,读取对应的屏蔽码文件,所述屏蔽码文件中的屏蔽码适于标识所述当前待测试外围设备中进行位带测试的寄存器;初始化所述存储器,向所述存储器中写入测试参数;以及,适于从所述存储器中读取校验结果;其中,所述测试参数与所述当前待测试外围设备相关,包括:所述屏蔽码、所述当前待测试外围设备中寄存器的首地址、所述当前待测试外围设备中寄存器的地址范围以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;
所述地址重映射单元,与所述主控制器耦接,适于根据所述当前待测试外围设备,计算所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址,并发送至所述主控制器;
所述测试激励生成单元,与所述存储器耦接,适于从所述存储器中读取所述测试参数,根据所述屏蔽码、所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址,生成相应的测试激励并进行测试;
所述寄存器监控单元,与所述测试结果校验单元耦接,适于实时读取当前进行测试的寄存器对应位带重映射区地址中的值、当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值,并发送至所述测试结果校验单元;所述测试结果校验单元,与所述寄存器监控单元耦接,适于对所述寄存器监控单元获取到的所述当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及所述期望值进行校验,并将得到的校验结果发送至所述存储器。
2.如权利要求1所述的寄存器位带的测试系统,其特征在于,还包括:测试目标选择单元,与所述主控制器耦接,适于从存在位带测试需求的外围设备中,选取所述当前待测试外围设备,并告知所述主控制器。
3.如权利要求2所述的寄存器位带的测试系统,其特征在于,所述测试目标选择单元,适于采用宏定义的方法,从所述存在位带测试需求的外围设备中,选取所述当前待测试外围设备。
4.如权利要求3所述的寄存器位带的测试系统,其特征在于,所述测试目标选择单元,还适于从所述存在位带测试需求的外围设备中,选取所述当前待测试外围设备后,获取所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的地址范围。
5.如权利要求1所述的寄存器位带的测试系统,其特征在于,所述测试激励生成单元,包括:读取子单元、遍历子单元、初始化子单元以及写入子单元,其中:
所述读取子单元,与所述存储器耦接,适于从所述存储器中,读取所述屏蔽码、所述当前待测试外围设备中寄存器的首地址、所述当前待测试外围设备中寄存器的地址范围、所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;
所述遍历子单元,与所述读取子单元耦接,适于根据所述当前待测试外围设备中寄存器的地址范围,采用所述屏蔽码遍历所述当前待测试外围设备中的所有寄存器,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区的地址;
所述初始化子单元,适于对所述所有存在位带测试需求的寄存器进行初始化处理;
所述写入子单元,适于以位带访问的方式,向所述所有存在位带测试需求的寄存器对应的位带重映射区地址写入测试值,所述测试值与所述期望值相同,且所述测试值与所述初始化处理对应的初始值不等。
6.如权利要求5所述的寄存器位带的测试系统,其特征在于,所述主控制器选取不同的待测试外围设备对应的屏蔽码文件不同且相互独立设置。
7.一种寄存器位带的测试方法,其特征在于,包括:
选取当前待测试外围设备,并选取与所述当前待测试外围设备对应的屏蔽码文件;所述选取的屏蔽码文件中的屏蔽码适于标识所述当前待测试外围设备中进行位带测试的寄存器;
计算所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;
向存储器发送初始化指令;
向所述存储器写入测试参数,所述测试参数包括:所述屏蔽码文件中的屏蔽码、所述当前待测试外围设备中寄存器的首地址、所述当前待测试外围设备中寄存器的地址范围以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址;
从所述存储器中读取所述测试参数,根据所述屏蔽码、所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的首地址对应的位带重映射区首地址,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区地址,生成相应的测试激励并进行测试;
实时读取当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及期望值;
对读取到的所述当前进行测试的位带重映射区地址中的值、所述当前进行测试的位带重映射区地址对应的寄存器中的值以及所述期望值进行校验,并得到校验结果。
8.如权利要求7所述的寄存器位带的测试方法,其特征在于,所述选取当前待测试外围设备,包括:采用宏定义的方法,从所述存在位带测试需求的外围设备中,选取所述当前待测试外围设备。
9.如权利要求8所述的寄存器位带的测试方法,其特征在于,在选取所述当前待测试外围设备之后,还包括:
获取所述当前待测试外围设备中寄存器的首地址以及所述当前待测试外围设备中寄存器的地址范围。
10.如权利要求7所述的寄存器位带的测试方法,其特征在于,所述根据所述屏蔽码,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器,生成相应的测试激励并进行测试,包括:
根据所述当前待测试外围设备中寄存器的地址范围,采用所述屏蔽码遍历所述当前待测试外围设备中的所有寄存器,获取所述当前待测试外围设备中所有存在位带测试需求的寄存器地址及其对应的位带重映射区的地址;
对所述所有存在位带测试需求的寄存器进行初始化处理;
向所述所有存在位带测试需求的寄存器对应的位带重映射区地址写入测试值,所述测试值与所述期望值相同,且所述测试值与所述初始化处理对应的初始值不等。
CN201611123440.1A 2016-12-08 2016-12-08 寄存器位带的测试方法及系统 Active CN106776194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611123440.1A CN106776194B (zh) 2016-12-08 2016-12-08 寄存器位带的测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611123440.1A CN106776194B (zh) 2016-12-08 2016-12-08 寄存器位带的测试方法及系统

Publications (2)

Publication Number Publication Date
CN106776194A true CN106776194A (zh) 2017-05-31
CN106776194B CN106776194B (zh) 2018-12-28

Family

ID=58877405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611123440.1A Active CN106776194B (zh) 2016-12-08 2016-12-08 寄存器位带的测试方法及系统

Country Status (1)

Country Link
CN (1) CN106776194B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109918256A (zh) * 2019-03-11 2019-06-21 中电海康无锡科技有限公司 一种寄存器测试方法及系统
CN110046105A (zh) * 2019-04-26 2019-07-23 中国科学院微电子研究所 一种3D NAND Flash
CN116301724A (zh) * 2023-03-16 2023-06-23 济南新语软件科技有限公司 一种不重复伪随机数的生成方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377645B1 (en) * 1999-05-07 2002-04-23 Lucent Technologies Inc. Method and apparatus for controlling bit slippage in high-speed communications systems
US6633233B1 (en) * 1999-11-18 2003-10-14 University Of Florida Acceleration rate meter
CN101183140A (zh) * 2007-12-26 2008-05-21 中国科学院计算技术研究所 一种片上多核处理器的测试电路及其可测试性设计方法
CN103325421A (zh) * 2012-03-23 2013-09-25 上海华虹Nec电子有限公司 非挥发性存储器棋盘格测试电路及其检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377645B1 (en) * 1999-05-07 2002-04-23 Lucent Technologies Inc. Method and apparatus for controlling bit slippage in high-speed communications systems
US6633233B1 (en) * 1999-11-18 2003-10-14 University Of Florida Acceleration rate meter
CN101183140A (zh) * 2007-12-26 2008-05-21 中国科学院计算技术研究所 一种片上多核处理器的测试电路及其可测试性设计方法
CN103325421A (zh) * 2012-03-23 2013-09-25 上海华虹Nec电子有限公司 非挥发性存储器棋盘格测试电路及其检测方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109918256A (zh) * 2019-03-11 2019-06-21 中电海康无锡科技有限公司 一种寄存器测试方法及系统
CN110046105A (zh) * 2019-04-26 2019-07-23 中国科学院微电子研究所 一种3D NAND Flash
CN116301724A (zh) * 2023-03-16 2023-06-23 济南新语软件科技有限公司 一种不重复伪随机数的生成方法、装置、设备及存储介质
CN116301724B (zh) * 2023-03-16 2023-09-26 济南新语软件科技有限公司 一种不重复伪随机数的生成方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN106776194B (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
CN101105772B (zh) 控制计算机可读存储器的方法和管理数据单元的装置
CN103577275B (zh) 一种数据校验的方法、设备和系统
CN106776194B (zh) 寄存器位带的测试方法及系统
US11507443B2 (en) Memory fault map for an accelerated neural network
CN104115231A (zh) 用于确定对存储器阵列的访问的方法、装置和系统
CN107357696A (zh) 一种非易失存储器坏块测试方法及系统
CN113035259A (zh) Dram测试方法、装置、可读存储介质及电子设备
CN102013274B (zh) 一种存储器的自检测电路和方法
CN104063593B (zh) 一种板级电路测试性指标计算方法
CN110111832A (zh) 半导体存储器装置及其操作方法
CN108511029A (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
US20230139518A1 (en) Method and device for testing memory array structure, and storage medium
CN109712665A (zh) 存储器及存储器的功能测试方法
CN112184089A (zh) 试题难度预测模型的训练方法、装置、设备及存储介质
CN105302474B (zh) 控制闪存的写操作的方法和闪存的控制器
CN105047229B (zh) 一种用于rram的存储单元片内自测电路及方法
CN104809031B (zh) 操作存储器的方法及存储器装置
CN109144754A (zh) 一种可靠性测试方法及装置
CN112349341B (zh) Lpddr测试方法、装置、可读存储介质及电子设备
US7051253B2 (en) Pseudo fail bit map generation for RAMS during component test and burn-in in a manufacturing environment
CN105264500B (zh) 一种数据传输方法及装置
CN115691632A (zh) 测试控制系统和方法
CN106776173B (zh) 一种内存检测方法及装置
Niggemeyer et al. Diagnostic testing of embedded memories based on output tracing
US11669773B2 (en) Electronic devices generating verification vector for verifying semiconductor circuit and methods of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant