CN110060582A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN110060582A
CN110060582A CN201910357748.XA CN201910357748A CN110060582A CN 110060582 A CN110060582 A CN 110060582A CN 201910357748 A CN201910357748 A CN 201910357748A CN 110060582 A CN110060582 A CN 110060582A
Authority
CN
China
Prior art keywords
light
emitting diode
power supply
supply line
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910357748.XA
Other languages
English (en)
Other versions
CN110060582B (zh
Inventor
曾柏翔
郭家玮
谢嘉定
刘品妙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN110060582A publication Critical patent/CN110060582A/zh
Application granted granted Critical
Publication of CN110060582B publication Critical patent/CN110060582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板，包括多条数据线、多条扫描线、多个像素结构、多条电源线以及固定层。像素结构包括第一晶体管、第二晶体管以及发光二极管元件。第一晶体管电性耦接至对应的一条扫描线、对应的一条数据线及第二晶体管。发光二极管元件具有第一端及第二端。发光二极管元件的第一端电性耦接至第二晶体管。多条电源线分别电性耦接至少一像素结构的第二晶体管及至少一像素结构的发光二极管元件的第二端。固定层设置于多条电源线的至少一者上。至少一像素结构的发光二极管元件设置于固定层上，而重叠于设置有固定层的电源线。

Description

显示面板
技术领域
本发明是有关于一种显示面板，且特别是有关于一种显示画质佳的显示面板。
背景技术
发光二极管显示面板包括像素阵列基板以及被转置(transferred)于像素阵列基板上的多个微型发光二极管(mirco-LEDs)。继承发光二极管的特性，发光二极管显示面板具有省电、高效率、高亮度及反应时间快等优点。此外，相较于有机发光二极管显示面板，发光二极管显示面板还具有色彩易调校、发光寿命长、无影像烙印等优势。因此，发光二极管显示面板被视为下一世代的显示技术。
然而，在发光二极管显示面板的画面分辨率不断地提升下，像素内的电子元件及走线结构的布局空间越小。因此，在提升分辨率的同时，如何增加像素的电路布局空间为各厂所亟欲解决的问题之一。
发明内容
本发明提供一种显示面板，显示质量佳。
本发明一实施例的显示面板，包括多条数据线、多条扫描线、多个像素结构、多条电源线以及固定层。像素结构包括第一晶体管、第二晶体管以及发光二极管元件。第一晶体管具有第一端、第二端及控制端。第一晶体管的控制端电性耦接至对应的一条扫描线，且第一晶体管的第一端电性耦接至对应的一条数据线。第二晶体管具有第一端、第二端及控制端。第一晶体管的第二端电性耦接至第二晶体管的控制端。发光二极管元件具有第一端及第二端。发光二极管元件的第一端电性耦接至第二晶体管的第二端。多条电源线分别电性耦接至少一像素结构的第二晶体管的第一端及至少一像素结构的发光二极管元件的第二端。固定层设置于多条电源线的至少一者上。至少一像素结构的发光二极管元件设置于固定层上，而重叠于设置有固定层的电源线。
在本发明的一实施例中，上述的显示面板中，重叠于至少一像素结构的发光二极管元件的电源线具有固定电位。
在本发明的一实施例中，上述的显示面板中，设置有固定层的电源线具有至少一宽部，而至少一像素结构的发光二极管元件重叠于宽部。
在本发明的一实施例中，上述的显示面板的发光二极管元件的垂直投影的一部分位于宽部的边缘以内，而发光二极管元件的垂直投影的另一部分位于宽部的边缘以外。
在本发明的一实施例中，上述的显示面板的宽部具有对位图案。
在本发明的一实施例中，上述的显示面板的对位图案包括至少一开孔。
在本发明的一实施例中，上述的显示面板的至少一开孔的垂直投影不重叠于发光二极管元件的垂直投影。
在本发明的一实施例中，上述的显示面板中，设置有固定层的电源线沿第一方向延伸。第二方向与第一方向交错。多个像素结构包括在第二方向上依序排列的第M个像素结构及第M+1个像素结构。第M个像素结构的发光二极管元件与第M+1个像素结构的发光二极管元件设置于电源线的同一宽部上。
在本发明的一实施例中，上述的显示面板中，重叠于至少一像素结构的发光二极管元件的电源线的材质包括反射材料。
在本发明的一实施例中，上述的显示面板中，重叠于至少一像素结构的发光二极管元件的电源线在第一方向上延伸。发光二极管元件与电源线的重叠面积在第二方向上具宽度L，L≥2μm，第一方向与第二方向交错。
在本发明的一实施例中，上述的显示面板中，与电源线重叠的发光二极管元件包括第一型半导体层、第二型半导体层以及发光层。第一型半导体层电性连接至发光二极管元件的第一端。第二型半导体层电性连接至发光二极管元件的第二端。发光层设置于第一型半导体层与第二型半导体层之间。发光二极管元件的第一端及发光二极管元件的第二端位于第二型半导体层的同一侧。
在本发明的一实施例中，上述的显示面板的发光二极管元件的第一端与另一电源线在垂直投影方向上重叠。
在本发明的一实施例中，上述的显示面板中，与电源线重叠的发光二极管元件包括第一型半导体层、第二型半导体层以及发光层。第一型半导体层电性连接至发光二极管元件的第一端。第二型半导体层电性连接至发光二极管元件的第二端。发光层设置于第一型半导体层与第二型半导体层之间。发光二极管元件的第一端及发光二极管元件的第二端分别位于发光层的相对两侧。
在本发明的一实施例中，上述的显示面板的发光二极管元件的第二端位于发光二极管元件的第一端与固定层之间，发光二极管元件的第二端电性耦接至电源线。
在本发明的一实施例中，上述的显示面板中，与至少一发光二极管元件重叠的一电源线具有宽部，至少一发光二极管元件重叠于宽部，而多条数据线与多条扫描线的一具有顺应宽部的弯折段而与电源线平行且相邻设置。
在本发明的一实施例中，上述的显示面板中，与至少一发光二极管元件重叠的一电源线具有宽部，至少一发光二极管元件重叠于宽部，而另一电源线具有顺应宽部的弯折段而与电源线平行且相邻设置。
基于上述，本发明实施例的显示面板，通过像素结构的发光二极管元件重叠于设置有固定层的电源线，使像素结构的电路布局空间变大，进而增加电路的设计裕度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为本发明第一实施例的显示面板的上视示意图。
图2为图1的显示面板的局部区域I的放大示意图。
图3为图2的显示面板的局部区域I的电路示意图。
图4为图2的显示面板的局部区域I的剖面示意图。
图5为本发明第二实施例的显示面板的局部区域的放大示意图。
图6为图5的显示面板的局部区域的电路示意图。
图7为本发明第三实施例的显示面板的局部区域的放大示意图。
图8为本发明第四实施例的显示面板的局部区域的放大示意图。
图9为本发明第五实施例的显示面板的局部区域的放大示意图。
图10为本发明第六实施例的显示面板的局部区域的放大示意图。
图11为本发明第七实施例的显示面板的局部区域的放大示意图。
图12为图11的显示面板的局部区域的剖面示意图。
图13为本发明第八实施例的显示面板的局部区域的放大示意图。
图14为本发明第九实施例的显示面板的局部区域的放大示意图。
图15为本发明第十实施例的显示面板的局部区域的放大示意图。
图16为图15的显示面板的局部区域的电路示意图。
图17为本发明第十一实施例的显示面板的局部区域的放大示意图。
图18为图17的显示面板的第二电源线的局部区域的放大示意图。
其中，附图标记：
10、10A～10C、20、20A、30、30A～30C、40：显示面板
100：第一基板
105：缓冲层
110：第一绝缘层
110a、110b、120a、120b、130b、140a、140b、150a、150b、160a、160b、190a：接触窗
120：第二绝缘层
130：平坦层
130a、PL2a：开孔
140：第三绝缘层
145：第一导电图案
146：第二导电图案
150：第四绝缘层
155：第三导电图案
156：第四导电图案
160、160A：固定层
171：第一型半导体层
172：第二型半导体层
173：发光层
175：第一电极
176：第二电极
181、181A、181B：第一转接图案
182：第二转接图案
190：第五绝缘层
190b：开口
ALM：对位图案
CH：半导体图案
C1：电容器
C1a、LEDa、T1a、T2a、T3a：第一端
C1b、LEDb、T1b、T2b、T3b：第二端
D：漏极
DL、DL-A、DL-B、DLm、DLm+1：数据线
DLa、SL1a：弯折段
D1、D2：方向
ECD：电路布局区域
G：栅极
GL、GLn、GLn+1、GLn+2、GLn+3：扫描线
I：区域
L：宽度
LED、LED-A～LED-C：发光二极管元件
PL、PL1、PL2、PL3、PL1-A、PL1n、PL1n+1、PL1n+2、PL1n+3、PL2-A、PL2-B、PL2n、PL2n+1、PL3-A：电源线
PL1-W、PL2-W：宽部
PL1-Wa、PL2-Wa：边缘
PX、PX1、PX2、PXM、PXM+1：像素结构
S：源极
SL1、SL1-A：第一信号线
SL2：第二信号线
T1：第一晶体管
T1c、T2c、T3c：控制端
T2：第二晶体管
T3：第三晶体管
A-A’、B-B’：剖线
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于所附图式中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
应当理解的是，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的“连接”可以指物理及/或电性连接。再者，“电性连接”或“电性耦接”可为二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本发明第一实施例的显示面板10的上视示意图。图2为图1的显示面板10的局部区域I的放大示意图。图3为图2的显示面板10的局部区域I的电路示意图。图4为图2的显示面板10的局部区域I的剖面示意图。特别是，图4对应图2的剖线A-A’。为清楚呈现起见，图1及图2省略了图3的第一晶体管T1及图4的第一导电图案145、第二导电图案146、第三导电图案155、第四导电图案156及第二转接图案182的绘示。
请参照图1，在本实施例中，显示面板10包括第一基板100、多条数据线DL及多条扫描线GL。多条数据线DL与多条扫描线GL交错设置于第一基板100上。详细而言，多条数据线DL在方向D1上依序排列，且在方向D2上延伸；多条扫描线GL在方向D2上依序排列，且在方向D1上延伸。特别是，在本实施例中，方向D1实质上可垂直于方向D2，但本发明不以此为限。
在本实施例中，显示面板10更包括多条电源线PL，设置于第一基板100上。多条电源线PL可具有不同的功能(或者说，可具有不同的信号)。举例而言，在本实施例中，多条电源线PL包括多条第一电源线PL1及多条第二电源线PL2。多条第一电源线PL1在方向D2上延伸，且与多条数据线DL在方向D1上交替排列，多条第二电源线PL2在方向D1上延伸，且与多条扫描线GL在方向D2上交替排列，但本发明不以此为限。在本实施例中，多条电源线PL可具有不同的固定电位，例如第一电源线PL1可具有接地(ground)电压准位，第二电源线PL2可具有高电压准位，但本发明不以此为限。根据其他的实施例，多条电源线PL也可具有浮置(floating)电位或其他适当型式的电位。
在本实施例中，第一电源线PL1与数据线DL的材质可选择性地相同；也就是说，第一电源线PL1与数据线DL可选择性地形成于同一膜层，但本发明不以此为限，本领域具有通常知识者可根据实际布局(layout)的需求改变第一电源线PL1及数据线DL所属的膜层，本发明并不加以限制。另外，在本实施例中，第二电源线PL2与扫描线GL的材质可选择性地相同；也就是说，第二电源线PL2与扫描线GL可选择性地形成于同一膜层，但本发明不以此为限，本领域具有通常知识者可根据实际布局(layout)的需求改变第二电源线PL2与扫描线GL所属的膜层，本发明并不加以限制。在本实施例中，基于导电性的考虑，数据线DL、扫描线GL及电源线PL的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，数据线DL、扫描线GL及电源线PL也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层、或其他低阻值(或高导电性)的材料。
请参照图1、图2及图3，显示面板10更包括多个像素结构PX，设置于第一基板100上。详细而言，多个像素结构PX可阵列排列于第一基板100上，且每一像素结构PX电性耦接至对应的一条数据线DL与对应的一条扫描线GL。举例而言，在本实施例中，像素结构PX包括第一晶体管T1及第二晶体管T2。第一晶体管T1具有第一端T1a、第二端T1b及控制端T1c。第一晶体管T1的控制端T1c电性耦接至对应的一条扫描线GL，且第一晶体管T1的第一端T1a电性耦接至对应的一条数据线DL。第二晶体管T2具有第一端T2a、第二端T2b及控制端T2c。第一晶体管T1的第二端T1b电性耦接至第二晶体管T2的控制端T2c。第二晶体管T2的第一端T2a电性耦接至第二电源线PL2。
请参照图3，像素结构PX的第一晶体管T1及第二晶体管T2分别包括源极S、漏极D、栅极G及半导体图案CH。特别是，在本实施例中，第一晶体管T1及第二晶体管T2的两源极S分别具有第一晶体管T1及第二晶体管T2的第一端T1a、T2a，第一晶体管T1及第二晶体管T2的两漏极D分别具有第一晶体管T1及第二晶体管T2的第二端T1b、T2b，第一晶体管T1及第二晶体管T2的两栅极G分别为第一晶体管T1及第二晶体管T2的控制端T1c、T2c。在本实施例中，第一晶体管T1及第二晶体管T2可以是顶部栅极型薄膜晶体管(top-gate TFT)。然而，本发明不以此为限，根据其他的实施例，第一晶体管T1及第二晶体管T2也可以是底部栅极型薄膜晶体管(bottom-gate TFT)或其他适当型式的薄膜晶体管。
在本实施例中，像素结构PX还可包括电容器C1，电性耦接于第一晶体管T1与第二晶体管T2之间。电容器C1具有第一端C1a及第二端C1b，且电容器C1的第一端C1a电性耦接至第二晶体管T2的控制端T2c，电容器C1第二端C1b电性耦接至第二晶体管T2的第一端T2a。也就是说，本实施例的每一像素结构PX是以2T1C的架构为范例来说明，但本发明并不设限每一像素结构PX内的主动元件(简写T)与电容器(简写C)的个数。根据其他的实施例，每一像素结构PX也可以是1T1C的架构、3T1C的架构、3T2C的架构、4T1C的架构、4T2C的架构、5T1C的架构、5T2C的架构、6T1C的架构、或6T2C的架构、7T2C的架构或是其它任何可能的架构。
请参照图2及图3，在本实施例中，像素结构PX更包括发光二极管元件LED，设置于第一基板100上。发光二极管元件LED具有第一端LEDa及第二端LEDb。发光二极管元件LED的第一端LEDa电性耦接至第二晶体管T2的第二端T2b，发光二极管元件LED的第二端LEDb电性耦接至第一电源线PL1。在本实施例中，发光二极管元件LED可以是水平式(微型)发光二极管，但本发明不以此为限，根据其他的实施例，发光二极管元件LED也可以是垂直式(微型)发光二极管、覆晶式(微型)发光二极管或有机(微型)发光二极管。
请参照图2，在本实施例中，每一像素结构PX的发光二极管元件LED与对应的一条电源线PL重叠。举例而言，在本实施例中，发光二极管元件LED的第二端LEDb可重叠于第一电源线PL1，且发光二极管元件LED与第一电源线PL1的重叠面积在方向D1上具有宽度L，而L≥2μm，但本发明不以此为限。如此一来，在相同的像素密度(Pixels Per Inch，PPI)下，可扩增每一像素结构PX的电路布局区域ECD，进而增加像素结构PX的电路的设计裕度。举例而言，在本实施例中，重叠于发光二极管元件LED的第一电源线PL1的材质还可包括反射材料，例如是高反射率的金属材料，但本发明不以此为限。
请参照图2及图4，在本实施例中，显示面板10更包括缓冲层105，设置在第一基板100与第二晶体管T2的半导体图案CH之间。举例而言，在本实施例中，半导体图案CH的结构可为单层或多层；半导体图案CH的材质可包括非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物、或是其它合适的材料、或上述之组合)、或其他合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。在本实施例中，缓冲层105的材质可包括硅的氧化物、硅的氮化物、铝的氧化物、或其他合适的材料、或上述至少两种材料的堆叠层。
在本实施例中，扫描线GL与栅极G的材质可选择性地相同。也就是说，扫描线GL与栅极G可选择性地形成于同一膜层，特别是，栅极G可视为扫描线GL的一部分，但本发明不以此为限。另外，在本实施例中，数据线DL、源极S与漏极D的材质可选择性地相同；也就是说，数据线DL、源极S与漏极D可选择性地形成于同一膜层，但本发明不以此为限。在本实施例中，基于导电性的考虑，栅极G、源极S及漏极D的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，栅极G、源极S及漏极D也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
在本实施例中，显示面板10更包括第一绝缘层110。第一绝缘层110设置于栅极G与半导体图案CH之间。第一绝缘层110可覆盖半导体图案CH及缓冲层105的部分表面。具体而言，在本实施例中，第二晶体管T2(或第一晶体管T1)的栅极G可选择性地设置在半导体图案CH上方，以形成顶部栅极型薄膜晶体管，但本发明不以此为限。显示面板10还可包括第二绝缘层120。第二绝缘层120可覆盖栅极G、多条扫描线GL、多条第二电源线PL2及部分的第一绝缘层110。
在本实施例中，第二晶体管T2的源极S与漏极D分别与半导体图案CH的不同两区电性耦接。详细而言，第一绝缘层110具有重叠于半导体图案CH的接触窗110a、110b，而第二绝缘层120具有重叠于半导体图案CH的接触窗120a、120b。第二晶体管T2的源极S设置在第二绝缘层120上，并填入第二绝缘层120的接触窗120a及第一绝缘层110的接触窗110a以电性耦接至第二晶体管T2的半导体图案CH。第二晶体管T2的漏极D设置在第二绝缘层120上，并填入第二绝缘层120的接触窗120b及第一绝缘层110的接触窗110b以电性耦接至第二晶体管T2的半导体图案CH。
在本实施例中，第二绝缘层120的接触窗120a与第一绝缘层110的接触窗110a可切齐，第二绝缘层120的接触窗120b与第一绝缘层110的接触窗110b可切齐；也就是说，第一绝缘层110的接触窗110a与第二绝缘层120的接触窗120a可利用同一掩膜于同一蚀刻工艺中形成，第一绝缘层110的接触窗110b与第二绝缘层120的接触窗120b可利用同一掩膜于同一蚀刻工艺中形成，但本发明不以此为限。
在本实施例中，第二绝缘层120还具有重叠于第二电源线PL2的接触窗120c，第二晶体管T2的源极S的第一端T2a填入第二绝缘层120的接触窗120c以电性耦接至第二电源线PL2。在本实施例中，第一绝缘层110及第二绝缘层120的材质可为无机材料、有机材料、或其它合适的材料，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、或其它合适的材料；有机材料例如是聚酰亚胺系树脂、环氧系树脂、压克力系树脂、或其它合适的材料。
在本实施例中，显示面板10还可包括平坦层130及第三绝缘层140。平坦层130可覆盖第二晶体管T2(或第一晶体管T1)的源极S与漏极D、多条第一电源线PL1及部分的第二绝缘层120。平坦层130具有位于第二晶体管T2的漏极D上方的开孔130a及重叠于第一电源线PL1的接触窗130b。第三绝缘层140可覆盖平坦层130及第二晶体管T2的漏极D的部分表面，且具有重叠于第二晶体管T2的漏极D的接触窗140a及重叠于第一电源线PL1的接触窗140b。举例而言，在本实施例中，第三绝缘层140的接触窗140b及平坦层130的接触窗130b可切齐；也就是说，第三绝缘层140的接触窗140b与平坦层130的接触窗130b可利用同一掩膜于同一蚀刻工艺中形成，但本发明不以此为限。在本实施例中，平坦层130的材质包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
在本实施例中，显示面板10更包括第一导电图案145及第二导电图案146。第一导电图案145设置在第三绝缘层140上，且填入第三绝缘层140的接触窗140a以电性耦接至第二晶体管T2的漏极D。第二导电图案146设置在第三绝缘层140上，且填入第三绝缘层140的接触窗140b及平坦层130的接触窗130b以电性耦接至第一电源线PL1。在本实施例中，基于导电性的考虑，第一导电图案145及第二导电图案146的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，第一导电图案145及第二导电图案146也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层、或其他低阻值(或高导电性)的材料。
在本实施例中，显示面板10还可包括第四绝缘层150。第四绝缘层150可覆盖第一导电图案145、第二导电图案146及第三绝缘层140的部分表面，且具有重叠于第一导电图案145的接触窗150a及重叠于第二导电图案146的接触窗150b。在本实施例中，第四绝缘层150及第三绝缘层140的材质可选择性地相同，其材质包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合，但本发明不以此为限。
在本实施例中，显示面板10还可包括第三导电图案155及第四导电图案156。第三导电图案155设置在第四绝缘层150上，且填入第四绝缘层150的接触窗150a以电性耦接至第一导电图案145。第四导电图案156设置在第四绝缘层150上。且填入第四绝缘层150的接触窗150b以电性耦接至第二导电图案146。在本实施例中，第三导电图案155及第四导电图案156例如是属于一种透明导电层，其包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层，但本发明不以此为限。根据其他的实施例，第三导电图案155及第四导电图案156也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
请参照图4，显示面板10更包括固定层160，设置于多条电源线PL的至少一者上。固定层160可覆盖第三导电图案155、第四导电图案156及第四绝缘层150的部分表面。举例而言，在本实施例中，固定层160为可图案化(patterned)的黏着层，且重叠于第一电源线PL1及第二电源线PL2，其中黏着层的材质包括酚醛树脂、环氧树脂等材料。然而，本发明不以此为限，根据其他的实施例，固定层160也可以是绝缘层，而绝缘层的材质包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。此外，固定层160的材料本身可以是具有较佳的电绝缘特性，可以作为减少一些电信号干扰之用。
在本实施例中，每一像素结构PX的发光二极管元件LED，设置于固定层160上，且重叠于覆盖有固定层160的电源线PL(例如第一电源线PL1)。举例而言，在本实施例中，发光二极管元件LED包括第一型半导体层171、第二型半导体层172及发光层173。第一型半导体层171设置在固定层160上，第二型半导体层172设置在第一型半导体层171上，而发光层173设置在第一型半导体层171与第二型半导体层172之间，但本发明不以此为限。
在本实施例中，第一型半导体层171和第二型半导体层172可包括Ⅱ-Ⅵ族材料(例如：锌化硒(ZnSe))或Ⅲ-Ⅴ氮族化物材料(例如：氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))。举例而言，在本实施例中，第一型半导体层171例如是P型掺杂半导体层，P型掺杂半导体层的材料例如是P型氮化镓(p-GaN)，第二型半导体层172例如是N型掺杂半导体层，N型掺杂半导体层的材料例如是N型氮化镓(n-GaN)，但本发明不以此为限。在本实施例中，发光层173的结构例如是多层量子井结构(Multiple Quantum Well,MQW)，多重量子井结构包括交替堆叠的多层氮化铟镓(InGaN)以及多层氮化镓(GaN)，借由设计发光层173中铟或镓的比例，可调整发光层173的发光波长范围，但本发明不以此为限。
在本实施例中，发光二极管元件LED还可包括第一电极175及第二电极176，设置在第二型半导体层172的同一侧，也就是说，本实施例的发光二极管元件LED为水平式发光二极管，但本发明不以此为限。在本实施例中，第一电极175电性耦接至第一型半导体层171，第二电极176电性耦接至第二型半导体层172。具体而言，第一电极175及第二电极176分别具有发光二极管元件LED的第一端LEDa及第二端LEDb。在本实施例中，第一电极175及第二电极176的材质可包括合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层、或其他低阻值(或高导电性)的材料。在一些实施例中，第一电极175及第二电极176的材质例如是低阻值(或高导电性)的透明导电材料。
举例而言，在本实施例中，固定层160还可具有重叠于第三导电图案155的接触窗160a及重叠于第四导电图案156的接触窗160b，显示面板10还可包括第一转接图案181及第二转接图案182。第一转接图案181电性耦接于发光二极管元件LED的第一电极175与第三导电图案155之间，而第二转接图案182电性耦接于发光二极管元件LED的第二电极176与第四导电图案156之间，但本发明不以此为限。也就是说，在本实施例中，发光二极管元件LED的第一电极175透过第一转接图案181、第三导电图案155及第一导电图案145与第二晶体管T2的漏极D电性耦接。发光二极管元件LED的第二电极176透过第二转接图案182、第四导电图案156及第二导电图案146与第一电源线PL1电性耦接。
在本实施例中，第一转接图案181及第二转接图案182例如是属于一种透明导电层，其包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层，但本发明不以此为限。根据其他的实施例，第一转接图案181及第二转接图案182也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
图5为本发明第二实施例的显示面板10A的局部区域的放大示意图。图6为图5的显示面板10A的局部区域的电路示意图。特别是，为了清楚呈现起见，图5省略了图6的第一晶体管T1、第三晶体管T3及电容器C1的绘示。
请参照图5及图6，本实施例的显示面板10A与图2的显示面板10的差异在于：显示面板10A更包括多条第一信号线SL1及多条第二信号线SL2，每一像素结构PX更包括第三晶体管T3。其中第三晶体管T3电性耦接至对应的一条第一信号线SL1及对应的一条第二信号线SL2。也就是说，本实施例的每一像素结构PX是以3T1C的架构为范例来说明，但本发明不以此为限。
在本实施例中，多条第一信号线SL1、多条数据线DL及多条第一电源线PL1在方向D1上交替排列，且多条第一信号线SL1在方向D2上延伸。多条第二信号线SL2、多条第一扫描线GL1及多条第二电源线PL2在方向D2上交替排列，且多条第二信号线SL2在方向D1上延伸。在本实施例中，第一信号线SL1与数据线DL的材质可选择性地相同；也就是说，第一信号线SL1与数据线DL可选择性地形成于同一膜层，但本发明不以此为限。另外，在本实施例中，第二信号线SL2与扫描线GL的材质可选择性地相同；也就是说，第二信号线SL2与扫描线GL可选择性地形成于同一膜层，但本发明不以此为限。
在本实施例中，基于导电性的考虑，第一信号线SL1及第二信号线SL2的材料一般是使用金属材料。然而，本发明不以此为限，根据其他的实施例，第一信号线SL1及第二信号线SL2也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
请参照图6，在本实施例中，第三晶体管T3具有第一端T3a、第二端T3b及控制端T3c。第三晶体管T3的第一端T3a电性耦接至发光二极管元件LED的第一端LEDa及第二晶体管T2的第二端T2b。第三晶体管T3的第二端T3b及控制端T3c分别电性耦接至对应的一条第一信号线SL1及对应的一条第二信号线SL2。举例而言，在本实施例中，第三晶体管T3用于检测发光二极管元件LED的输入电流大小，再利用设置于电路布局区域ECD的补偿电路进行信号调整，以提升每一像素结构PX的发光二极管元件LED的发光稳定性，但本发明不以此为限。换言之，在本实施例中，透过发光二极管元件LED的第二电极176部分地重叠于第一电源线PL1，使每一像素结构PX的电路布局区域ECD变大，进而增加像素结构PX的电路的设计裕度，例如：设置额外的补偿电路。
图7为本发明第三实施例的显示面板10B的局部区域的放大示意图。特别的是，为清楚呈现起见，图7仅绘示出第一电源线PL1、第二电源线PL2及发光二极管元件LED的第一电极175与第二电极176。
请参照图7，本实施例的显示面板10B与图2的显示面板10的差异在于：显示面板10B的每一像素结构PX的发光二极管元件LED的第一电极175重叠于第二电源线PL2。详细而言，在本实施例中，多条第一电源线PL1在方向D2上依序排列，且在方向D1上延伸；多条第二电源线PL2在方向D1上依序排列，且在方向D2上延伸。举例而言，在本实施例中，发光二极管元件LED的第一电极175与第二电源线PL2的重叠面积在方向D1上具有宽度L，而L≥2μm，但本发明不以此为限。如此一来，在相同的像素密度(Pixels Per Inch，PPI)下，可扩增每一像素结构PX的电路布局区域ECD，进而增加像素结构PX的电路的设计裕度。
图8为本发明第四实施例的显示面板10C的局部区域的放大示意图。特别的是，为清楚呈现起见，图8仅绘示出第一电源线PL1、第二电源线PL2、第三电源线PL3及发光二极管元件LED的第一电极175与第二电极176。
请参照图8，本实施例的显示面板10C与图7的显示面板10B的差异在于：每一像素结构PX的发光二极管元件LED的第一电极175及第二电极176可分别重叠于两条电源线PL。举例而言，显示面板10C的多条电源线PL还可包括多条第三电源线PL3，其中多条第三电源线PL3与多条第二电源线PL2在方向D1上交替排列，且多条第三电源线PL3在方向D2上延伸；每一像素结构PX的发光二极管元件LED的第一电极175及第二电极176可分别重叠于对应的一条第二电源线PL2与对应的一条第三电源线PL3。如此一来，在相同的像素密度(PixelsPer Inch，PPI)下，可扩增每一像素结构PX的电路布局区域ECD，进而增加像素结构PX电路的设计裕度。在本实施例中，第三电源线PL3与第二电源线PL2的材质可选择性地相同；也就是说，第三电源线PL3与第二电源线PL2可选择性地形成于同一膜层。然而，本发明不以此为限，根据其他的实施例，第三电源线PL3、第一电源线PL1及第二电源线PL2可分别形成于不同膜层。
图9为本发明第五实施例的显示面板20的局部区域的放大示意图。请参照图9，本实施例的显示面板20与图7的显示面板10B的差异在于：显示面板20的第二电源线PL2-A具有宽部PL2-W，且像素结构PX的发光二极管元件LED重叠于第二电源线PL2-A的宽部PL2-W。
在本实施例中，部分的像素结构PX可与第二电源线PL2-A的宽部PL2-W完全重叠，而另一部分的像素结构PX可与第二电源线PL2-A的宽部PL2-W部分地重叠。举例而言，第二电源线PL2-A的宽部PL2-W具有边缘PL2-Wa，电性耦接至同一条第二电源线PL2-A的多个像素结构PX包括像素结构PX1及像素结构PX2，其中像素结构PX1的发光二极管元件LED的垂直投影可完全地位于第二电源线PL2-A的宽部PL2-W的边缘PL2-Wa以内(也就是说，像素结构PX1的发光二极管元件LED可完全重叠于第二电源线PL2-A的宽部PL2-W)，像素结构PX2的发光二极管元件LED的第一电极175的一部分位于第二电源线PL2-A的宽部PL2-W的边缘PL2-Wa以内，而像素结构PX2的发光二极管元件LED的第一电极175的另一部分及第二电极176位于第二电源线PL2-A的宽部PL2-W的边缘PL2-Wa以外(也就是说，像素结构PX2的发光二极管元件LED可部分重叠于第二电源线PL2-A的宽部PL2-W)，但本发明不以此为限。
图10为本发明第六实施例的显示面板20A的局部区域的放大示意图。请参照图10，本实施例的显示面板20A与图9的显示面板20的差异在于：显示面板20A的第一电源线PL1-A在方向D2上延伸，且第一电源线PL1-A具有宽部PL1-W。
在本实施例中，第一电源线PL1-A的宽部PL1-W具有边缘PL1-Wa。电性耦接至同一条第一电源线PL1-A的多个像素结构PX包括像素结构PX1及像素结构PX2。举例而言，在本实施例中，像素结构PX1的发光二极管元件LED的垂直投影位于第一电源线PL1-A的宽部PL1-W的边缘PL1-Wa以内；也就是说，发光二极管元件LED完全重叠于第一电源线PL1-A的宽部PL1-W，但本发明不以此为限。举例而言，在本实施例中，像素结构PX2的发光二极管元件LED的第一电极175的一部分位于第一电源线PL1-A的宽部PL1-W的边缘PL1-Wa以内，而像素结构PX2的发光二极管元件LED的第一电极175的另一部分及第二电极176位于第一电源线PL1-A的宽部PL1-W的边缘PL1-Wa以外(也就是说，像素结构PX2的发光二极管元件LED可部分重叠于第一电源线PL1-A的宽部PL1-W)，但本发明不以此为限。
图11为本发明第七实施例的显示面板30的局部区域的放大示意图。图12为图11的显示面板30的局部区域的剖面示意图。特别是，图12对应图11的剖线B-B’。为清楚呈现起见，图11省略了图12的第一导电图案145、第二导电图案146及固定层160A的绘示。
请参照图11，本实施例的显示面板30与图10的显示面板20A的差异在于：显示面板30的像素结构PX的发光二极管元件LED-A为垂直式发光二极管，且重叠于第一电源线PL1-A的宽部PL1-W。多条数据线DL-A具有顺应第一电源线PL1-A的宽部PL1-A的弯折段DLa。
详细而言，在本实施例中，第一电源线PL1-A的宽部PL1-W具有边缘PL1-Wa，而发光二极管元件LED-A的垂直投影位于第一电源线PL1-A的宽部PL1-W的边缘PL1-Wa以内。也就是说，发光二极管元件LED-A完全重叠于第一电源线PL1-A的宽部PL1-W。如此一来，在相同的像素密度(Pixels Per Inch，PPI)下，可扩增每一像素结构PX的电路布局区域ECD，进而增加像素结构PX的电路的设计裕度。举例而言，在本实施例中，每一数据线DL-A具有顺应第一电源线PL1-A的宽部PL1-W的弯折段DLa，而与第一电源线PL1-A平行且相邻设置，但本发明不以此为限。根据其他的实施例，每一扫描线GL也可具有顺应第一电源线PL1-A的宽部PL1-W的弯折段，而与第一电源线PL1-A平行且相邻设置。
请参照图11及图12，相较于第一实施例的显示面板10的固定层160，本实施例的固定层160A为可图案化(patterned)的导电层，且仅重叠于第一电源线PL1-A。在本实施例中，固定层160A透过第四绝缘层150的接触窗150b与第二导电图案146电性耦接。举例而言，在本实施例中，发光二极管元件LED-A的第一电极175及第二电极176分别位于发光层173的相对两侧，且第二电极176设置于第一电极175与固定层160A之间；也就是说，发光二极管元件LED-A为垂直式发光二极管。然而，本发明不限于此，根据其他的实施例，发光二极管元件LED-A也可以是覆晶式发光二极管(flip chip LED)。详细而言，在本实施例中，发光二极管元件LED-A的第二电极176可选择性地与固定层160A直接连接，并透过第二导电图案146与第一电源线PL1-A电性耦接，但本发明不以此为限。
请参照图12，在本实施例中，显示面板30还可包括第五绝缘层190。第五绝缘层190可覆盖固定层160A及第四绝缘层150的部分表面，且具有重叠于第一导电图案145的接触窗190a及重叠于固定层160A的开口190b。详细而言，第一转接图案181A填入第五绝缘层190的接触窗190a以电性耦接至第一导电图案145，而发光二极管元件LED-A的第二电极176、第二型半导体层172、发光层173及第一型半导体层171依序叠设于第五绝缘层190的开口190b内。在本实施例中，第五绝缘层190的材质包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
图13为本发明第八实施例的显示面板30A的局部区域的放大示意图。请参照图13，本实施例的显示面板30A与图11的显示面板30的差异在于：显示面板30A的第二电源线PL2-A在方向D2上延伸，且具有宽部PL2-W。发光二极管元件LED-B设置在第二电源线PL2-A的宽部PL2-W上，而发光二极管元件LED-B的第一电极175设置在第二电源线PL2-A与第二电极176之间。
详细而言，在本实施例中，发光二极管元件LED-B的第二电极176可透过第一转接图案181B电性耦接至第一电源线PL1，但本发明不以此为限。举例而言，在本实施例中，第一电源线PL1及扫描线GL的材质可选择性地相同；也就是说，第一电源线PL1及扫描线GL可选择性地形成于同一膜层，但本发明不以此为限。举例而言，在本实施例中，第二电源线PL2-A及数据线DL-A的材质可选择性地相同；也就是说，第二电源线PL2-A及数据线DL-A可选择性地形成于同一膜层，但本发明不以此为限。
图14为本发明第九实施例的显示面板30B的局部区域的放大示意图。请参照图14，本实施例的显示面板30B与图11的显示面板30的差异在于：显示面板30B还可包括多条第三电源线PL3-A。多条数据线DL-A、多条第三电源线PL3-A及多条第一电源线PL1-A在方向D1上交替排列，且分别在方向D2上延伸；具体而言，第三电源线PL3-A设置在数据线DL-B及第一电源线PL1-A之间。
在本实施例中，第三电源线PL3-A可具有顺应第一电源线PL1-A的宽部PL1-W的弯折段PL3a，而与第一电源线PL1-A平行且相邻设置。举例而言，在本实施例中，第三电源线PL3-A、第一电源线PL1-A及数据线DL-B的材质可选择性地相同；也就是说，第三电源线PL3-A、第一电源线PL1-A及数据线DL-B可选择性地形成于同一膜层，但本发明不以此为限。
图15为本发明第十实施例的显示面板30C的局部区域的放大示意图。图16为图15的显示面板30C的局部区域的电路示意图。特别是，为了清楚呈现起见，图15省略了图16的第一晶体管T1、第三晶体管T3及电容器C1的绘示。
请参照图15及图16，本实施例的显示面板30C与图11的显示面板30的差异在于：显示面板30C更包括多条第一信号线SL1-A及多条第二信号线SL2，每一像素结构PX更包括第三晶体管T3。其中第三晶体管T3电性耦接至对应的一条第一信号线SL1及对应的一条第二信号线SL2。由于本实施例的第三晶体管T3、第一信号线SL1-A及第二信号线SL2的配置关系与前述的第二实施例的显示面板10A相似，因此不再重述。关于省略部分的说明可参考前述第二实施例。
在本实施例中，第一信号线SL1-A可具有顺应第一电源线PL1-A的宽部PL1-W的弯折段SL1a，而与第一电源线PL1-A平行且相邻设置，但本发明不以此为限。根据其他的实施例，第二电源线PL2也可具有顺应第一电源线PL1-A的宽部PL1-W的弯折段，而与第一电源线PL1-A平行且相邻设置。
图17为本发明第十一实施例的显示面板40的局部区域的放大示意图。图18为图17的显示面板40的第二电源线PL2-A的局部区域的放大示意图。
请参照图17，在本实施例中，显示面板40的多条第一电源线PL1、多条第二电源线PL2-B及多条扫描线GL在方向D2上交替排列，且在方向D1上延伸。多个像素结构PX包括在方向D2上依序排列的第M个像素结构PXM和第M+1个像素结构PXM+1。特别是，在本实施例中，第二电源线PL2-B具有宽部PL2-W，而第M个像素结构PXM的发光二极管元件LED-C与第M+1个像素结构PXM+1的发光二极管元件LED-C设置于对应的一条第二电源线PL2-B的同一宽部PL2-W上。如此一来，在相同的像素密度(Pixels Per Inch，PPI)下，可扩增每一像素结构PX的电路布局区域ECD，进而增加像素结构PX电路的设计裕度。
举例而言，在本实施例中，第M个像素结构PXM的发光二极管元件LED-C的垂直投影与第M+1个像素结构PXM+1的发光二极管元件LED-C的垂直投影皆位于第二电源线PL2-A的宽部PL2-W的垂直投影面积以内，且不重叠于彼此。然而，本发明不以此为限，根据其他的实施例，第M个像素结构PXM的发光二极管元件LED-C的垂直投影的一部分可位于第二电源线PL2-B的宽部PL2-W的垂直投影面积以内，而第M个像素结构PXM的发光二极管元件LED-C的垂直投影的另一部分可位于第二电源线PL2-B的宽部PL2-W的垂直投影面积以外。
请参照图17及图18，在本实施例中，第二电源线PL2-B的宽部PL2-W可具有对位图案ALM，但本发明不以此为限。根据其他的实施例，第一电源线PL1的宽部也可具有对位图案ALM。举例而言，在本实施例中，对位图案ALM包括多个开孔PL2a，且每一开孔PL2a的垂直投影不重叠于发光二极管元件LED-C的垂直投影，但本发明不以此为限。在本实施例中，第一电源线PL1、第二电源线PL2-B与扫描线GL的材质可选择性地相同；也就是说，第一电源线PL1、第二电源线PL2-B与扫描线GL可选择性地形成于同一膜层，但本发明不以此为限。对位图案ALM的形成可以作为发光二极管元件LED-C转置对位的用途，除了在相同的像素密度(Pixels Per Inch，PPI)下，可扩增每一像素结构PX的电路布局区域ECD，进而增加像素结构PX电路的设计裕度外，亦可提升转置工艺的良率。
综上所述，本发明的实施例的显示面板，透过像素结构的发光二极管元件重叠于设置有固定层的电源线，使像素结构的电路布局空间变大，进而增加电路的设计裕度。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (19)

1.一种显示面板，其特征在于，包括：
多条数据线及多条扫描线；
多个像素结构，每一像素结构包括：
一第一晶体管，具有一第一端、一第二端和一控制端，其中该第一晶体管的该控制端电性耦接至对应的一条扫描线且该第一晶体管的该第一端电性耦接至对应的一条数据线；
一第二晶体管，具有一第一端、一第二端以及一控制端，其中该第一晶体管的该第二端电性耦接至该第二晶体管的该控制端；以及
一发光二极管元件，具有一第一端以及一第二端，其中该发光二极管元件的该第一端电性耦接至该第二晶体管的该第二端；
多条电源线，分别电性耦接至少一像素结构的一第二晶体管的一第一端及该至少一像素结构的一发光二极管元件的一第二端；以及
一固定层，设置于该些电源线的至少一者上，其中该至少一像素结构的该发光二极管元件设置于该固定层上，而重叠于设置有该固定层的该电源线。
2.如权利要求1所述的显示面板，其中重叠于该至少一像素结构的该发光二极管元件的该电源线具有一固定电位。
3.如权利要求1所述的显示面板，其中设置有该固定层的该电源线具有至少一宽部，而该至少一像素结构的该发光二极管元件重叠于该宽部。
4.如权利要求3所述的显示面板，其中该发光二极管元件的垂直投影位于该宽部的边缘以内。
5.如权利要求3所述的显示面板，其中该发光二极管元件的垂直投影的一部分位于该宽部的边缘以内，而该发光二极管元件的该垂直投影的另一部分位于该宽部的该边缘以外。
6.如权利要求3所述的显示面板，其中该宽部具有一对位图案。
7.如权利要求6所述的显示面板，其中该对位图案包括至少一开孔。
8.如权利要求7所述的显示面板，其中该至少一开孔的垂直投影不重叠于该发光二极管元件的垂直投影。
9.如权利要求3所述的显示面板，其中设置有该固定层的该电源线沿一第一方向延伸，一第二方向与该第一方向交错，该些像素结构包括在该第二方向上依序排列的一第M个像素结构和第M+1个像素结构，该第M个像素结构的一发光二极管元件与该第M+1个像素结构的一发光二极管元件设置于该电源线的同一宽部上。
10.如权利要求1所述的显示面板，其中重叠于该至少一像素结构的该发光二极管元件的该电源线的材质包括反射材料。
11.如权利要求1所述的显示面板，其中重叠于该至少一像素结构的该发光二极管元件的该电源线在一第一方向上延伸，该发光二极管元件与该电源线的重叠面积在一第二方向上具一宽度L，L≥2μm，该第一方向与该第二方向交错。
12.如权利要求1所述的显示面板，其中与该电源线重叠的该发光二极管元件包括：
一第一型半导体层，电性连接至该发光二极管元件的该第一端；
一第二型半导体层，电性连接至该发光二极管元件的该第二端；
一发光层，设置于该第一型半导体层与该第二型半导体层之间；
其中，该发光二极管元件的该第一端及该发光二极管元件的该第二端位于该第二型半导体层的同一侧。
13.如权利要求12所述的显示面板，其中该发光二极管元件部分地重叠于该电源线。
14.如权利要求13所述的显示面板，其中该发光二极管元件的该第二端与该电源线在一垂直投影方向上重叠。
15.如权利要求14所述的显示面板，其中该发光二极管元件的该第一端与另一该电源线在一垂直投影方向上重叠。
16.如权利要求1所述的显示面板，其中与该电源线重叠的该发光二极管元件包括：
一第一型半导体层，电性连接至该发光二极管元件的该第一端；
一第二型半导体层，电性连接至该发光二极管元件的该第二端；
一发光层，设置于该第一型半导体层与该第二型半导体层之间；
其中，该发光二极管元件的该第一端及该发光二极管元件的该第二端分别位于该发光层的相对两侧。
17.如权利要求16所述的显示面板，其中该发光二极管元件的该第二端位于该发光二极管元件的该第一端与该固定层之间，该发光二极管元件的该第二端电性耦接至该电源线。
18.如权利要求1所述的显示面板，其中与该至少一发光二极管元件重叠的一该电源线具有一宽部，该至少一发光二极管元件重叠于该宽部，而该些数据线与该些扫描线的一具有顺应该宽部的一弯折段而与该电源线平行且相邻设置。
19.如权利要求1所述的显示面板，其中与该至少一发光二极管元件重叠的一该电源线具有一宽部，该至少一发光二极管元件重叠于该宽部，而另一该电源线具有顺应该宽部的一弯折段而与该电源线平行且相邻设置。
CN201910357748.XA 2019-01-28 2019-04-29 显示面板 Active CN110060582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108103051A TWI742339B (zh) 2019-01-28 2019-01-28 顯示面板
TW108103051 2019-01-28

Publications (2)

Publication Number Publication Date
CN110060582A true CN110060582A (zh) 2019-07-26
CN110060582B CN110060582B (zh) 2021-03-23

Family

ID=67321600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910357748.XA Active CN110060582B (zh) 2019-01-28 2019-04-29 显示面板

Country Status (3)

Country Link
US (1) US11127780B2 (zh)
CN (1) CN110060582B (zh)
TW (1) TWI742339B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270442A (zh) * 2021-06-30 2021-08-17 錼创显示科技股份有限公司 微型发光二极管显示设备
CN113591691A (zh) * 2020-08-27 2021-11-02 友达光电股份有限公司 感测元件基板及包含其的显示装置
CN114283687A (zh) * 2021-07-19 2022-04-05 友达光电股份有限公司 电路基板
US11455944B2 (en) 2020-12-02 2022-09-27 Hubei Yangtze Industrial Innovation Center of Advanced Display Co., Ltd. Display panel including at least one power supply structure including common electrode configured to have predetermined area, and display device
JP7515671B2 (ja) 2019-12-03 2024-07-12 株式会社ジャパンディスプレイ 表示装置
US12057528B2 (en) 2021-06-30 2024-08-06 PlayNitride Display Co., Ltd. Micro LED display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021103504A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4068260A4 (en) * 2019-11-29 2022-12-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
WO2021103010A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及显示装置
WO2021102988A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11183534B2 (en) * 2020-03-31 2021-11-23 Black Peak LLC Light emitting device with small footprint

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246667A (zh) * 2006-11-17 2008-08-20 索尼株式会社 像素电路、显示装置以及制造像素电路的方法
US20100177024A1 (en) * 2009-01-12 2010-07-15 Sang-Moo Choi Organic light emitting display
CN101958340A (zh) * 2009-07-20 2011-01-26 三星移动显示器株式会社 有机发光二极管显示器
JP4742835B2 (ja) * 2005-12-05 2011-08-10 セイコーエプソン株式会社 発光装置および電子機器
TW201334215A (zh) * 2012-02-02 2013-08-16 Chunghwa Picture Tubes Ltd 主動式發光元件
US20130214276A1 (en) * 2005-11-30 2013-08-22 Seiko Epson Corporation Light-emitting device and electronic apparatus
US20140210767A1 (en) * 2013-01-30 2014-07-31 Samsung Display Co., Ltd. Touch screen display device
CN104992984A (zh) * 2009-07-31 2015-10-21 株式会社半导体能源研究所 半导体装置、显示模块及电子装置
CN107403767A (zh) * 2016-03-11 2017-11-28 三星电子株式会社 基板及包括其的半导体封装和显示设备
US20180122890A1 (en) * 2016-10-31 2018-05-03 Lg Display Co., Ltd. Organic light emitting display device
CN108258007A (zh) * 2016-12-28 2018-07-06 京东方科技集团股份有限公司 Oled阵列基板、显示装置及其暗点修复方法
CN108292488A (zh) * 2016-01-21 2018-07-17 苹果公司 有机发光二极管显示器的电源和数据路由结构
CN109087933A (zh) * 2013-06-05 2018-12-25 精工爱普生株式会社 电光装置、电光装置的制造方法以及电子设备
US20190006335A1 (en) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Display device and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594329B (en) 2000-09-18 2004-06-21 Sanyo Electric Co Active matrix type display device
TWI466260B (zh) * 2012-05-28 2014-12-21 Au Optronics Corp 對位結構
US9336723B2 (en) * 2013-02-13 2016-05-10 Apple Inc. In-cell touch for LED
KR102262772B1 (ko) 2013-12-30 2021-06-08 엘지디스플레이 주식회사 유기전계발광표시장치
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN105789266A (zh) 2016-05-30 2016-07-20 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示装置
TWI613806B (zh) * 2017-05-16 2018-02-01 錼創科技股份有限公司 微型發光二極體裝置及顯示面板
TWI620111B (zh) * 2017-05-19 2018-04-01 友達光電股份有限公司 顯示裝置與其操作方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214276A1 (en) * 2005-11-30 2013-08-22 Seiko Epson Corporation Light-emitting device and electronic apparatus
JP4742835B2 (ja) * 2005-12-05 2011-08-10 セイコーエプソン株式会社 発光装置および電子機器
CN101246667A (zh) * 2006-11-17 2008-08-20 索尼株式会社 像素电路、显示装置以及制造像素电路的方法
US20100177024A1 (en) * 2009-01-12 2010-07-15 Sang-Moo Choi Organic light emitting display
CN101958340A (zh) * 2009-07-20 2011-01-26 三星移动显示器株式会社 有机发光二极管显示器
CN104992984A (zh) * 2009-07-31 2015-10-21 株式会社半导体能源研究所 半导体装置、显示模块及电子装置
TW201334215A (zh) * 2012-02-02 2013-08-16 Chunghwa Picture Tubes Ltd 主動式發光元件
US20140210767A1 (en) * 2013-01-30 2014-07-31 Samsung Display Co., Ltd. Touch screen display device
CN109087933A (zh) * 2013-06-05 2018-12-25 精工爱普生株式会社 电光装置、电光装置的制造方法以及电子设备
CN108292488A (zh) * 2016-01-21 2018-07-17 苹果公司 有机发光二极管显示器的电源和数据路由结构
CN107403767A (zh) * 2016-03-11 2017-11-28 三星电子株式会社 基板及包括其的半导体封装和显示设备
US20180122890A1 (en) * 2016-10-31 2018-05-03 Lg Display Co., Ltd. Organic light emitting display device
CN108258007A (zh) * 2016-12-28 2018-07-06 京东方科技集团股份有限公司 Oled阵列基板、显示装置及其暗点修复方法
US20190006335A1 (en) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Display device and method for fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7515671B2 (ja) 2019-12-03 2024-07-12 株式会社ジャパンディスプレイ 表示装置
CN113591691A (zh) * 2020-08-27 2021-11-02 友达光电股份有限公司 感测元件基板及包含其的显示装置
CN113591691B (zh) * 2020-08-27 2023-07-25 友达光电股份有限公司 感测元件基板及包含其的显示装置
US11455944B2 (en) 2020-12-02 2022-09-27 Hubei Yangtze Industrial Innovation Center of Advanced Display Co., Ltd. Display panel including at least one power supply structure including common electrode configured to have predetermined area, and display device
CN113270442A (zh) * 2021-06-30 2021-08-17 錼创显示科技股份有限公司 微型发光二极管显示设备
CN113270442B (zh) * 2021-06-30 2023-09-19 錼创显示科技股份有限公司 微型发光二极管显示设备
US12057528B2 (en) 2021-06-30 2024-08-06 PlayNitride Display Co., Ltd. Micro LED display device
CN114283687A (zh) * 2021-07-19 2022-04-05 友达光电股份有限公司 电路基板
CN114283687B (zh) * 2021-07-19 2023-06-27 友达光电股份有限公司 电路基板

Also Published As

Publication number Publication date
TWI742339B (zh) 2021-10-11
TW202029163A (zh) 2020-08-01
US11127780B2 (en) 2021-09-21
CN110060582B (zh) 2021-03-23
US20200243600A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
CN110060582A (zh) 显示面板
JP7290008B2 (ja) 表示装置及びその製造方法
KR102454714B1 (ko) 표시 장치
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN107452763A (zh) 半导体器件
US20240162203A1 (en) Display device
US11705477B2 (en) Display device and method of fabricating the same
US11670628B2 (en) Display device
US20220052107A1 (en) Display device
CN103441137A (zh) 电激发光显示面板及其制造方法
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
CN109755366B (zh) 元件基板
KR102604006B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20210149292A (ko) 화소, 그 제조 방법 및 그를 포함하는 표시 장치
US20220181382A1 (en) Pixel and display device including the same
US12087882B2 (en) Display device
JP2020166178A (ja) 表示装置
US20230128161A1 (en) Display device and manufacturing method therefor
US20220199745A1 (en) Display device
US12132072B2 (en) Display device and method of fabricating the same
US20230253374A1 (en) Display device and method of manufacturing the same
US20240186364A1 (en) Display Device
US20220158030A1 (en) Method of manufacturing light-emitting element, and light-emitting element array substrate and display device including the same
US20220037394A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant