CN110049259A - 包含模/数转换与混合计数器结构的图像传感器读出电路 - Google Patents

包含模/数转换与混合计数器结构的图像传感器读出电路 Download PDF

Info

Publication number
CN110049259A
CN110049259A CN201910039208.7A CN201910039208A CN110049259A CN 110049259 A CN110049259 A CN 110049259A CN 201910039208 A CN201910039208 A CN 201910039208A CN 110049259 A CN110049259 A CN 110049259A
Authority
CN
China
Prior art keywords
counter
coupled
clock
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910039208.7A
Other languages
English (en)
Other versions
CN110049259B (zh
Inventor
林盈侃
查尔斯·吴
杨育升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN110049259A publication Critical patent/CN110049259A/zh
Application granted granted Critical
Publication of CN110049259B publication Critical patent/CN110049259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请案涉及包含模/数转换与混合计数器结构的图像传感器读出电路。用于与图像传感器一起使用的读出电路包含比较器，所述比较器经耦合以比较来自斜波产生器的斜波信号与来自像素阵列的像素的输出信号。计数器耦合到所述比较器以进行计数直到所述比较器检测到斜波信号值已达到输出信号值。所述计数器包含K个经级联耦合的动态触发器电路以产生所述计数器的N位输出的K个最低有效位LSB。所述计数器还包含N‑K个经级联耦合的静态触发器电路以产生所述计数器的所述N位输出的N‑K个最高有效位MSB。锁存器耦合到所述计数器以存储在所述斜波信号值已达到所述输出信号值之后由所述计数器产生的计数值。

Description

包含模/数转换与混合计数器结构的图像传感器读出电路
技术领域
本发明大体上涉及图像传感器，且特定来说(但非排他性地)，涉及图像传感器中的模/数转换。
背景技术
图像传感器已变得无处不在。它们广泛地用于数字静态相机、蜂窝电话、安全摄像机以及医疗、汽车及其它应用中。用于制造图像传感器的技术持续以迅猛的速度进步。例如，对更高分辨率及更低功率消耗的需求已促进这些装置的进一步微型化及集成化。
常规上，图像传感器在像素阵列上接收光，所述光在像素中产生电荷。光的强度可影响在每一像素中产生的电荷的量，其中更高的强度产生更高的电荷量。可通过图像传感器中的模/数转换器(ADC)电路基于由每一像素产生的信号与参考电压信号的比较而将电荷转换为电荷的数字表示。在一些实例中，使用计数器电路来产生ADC电路的数字输出。随着图像传感器中的像素密度及帧速率增大，由已知计数器电路消耗的电流的量急剧增加。另外，新的基于移位寄存器的数据传输结构少消耗一个数量级的电流，从而导致由已知计数器结构消耗的相对电流的总体百分比急剧增加。因此，已知计数器结构在计数器操作期间的大相对电流消耗导致大功率损耗，这降低了图像传感器的功率效率。
发明内容
根据本申请案的实施例，一种用于与图像传感器一起使用的读出电路包括：比较器，其经耦合以比较来自斜波产生器的斜波信号与来自像素阵列的像素的输出信号；及计数器，其耦合到所述比较器，其中所述计数器具有N个级及N位输出，其中所述计数器是响应于计数启用信号而经启用以在所述斜波信号的斜波事件期间进行计数直到所述比较器检测斜波信号值已达到输出信号值，其中所述计数器包括：K个经级联耦合的动态触发器电路，其中所述K个经级联耦合的动态触发器电路经耦合以产生所述计数器的所述N位输出的K个最低有效位(LSB)，其中所述K个经级联耦合的动态触发器电路中的第一者的输入经耦合以接收计数器时钟；及N-K个经级联耦合的静态触发器电路，其中所述N-K个经级联耦合的静态触发器电路经耦合以产生所述计数器的所述N位输出的N-K个最高有效位(MSB)，其中所述K个经级联耦合的动态触发器电路中的最后者的输出耦合到所述N-K个经级联耦合的静态触发器电路中的第一者的输入；及锁存器，其耦合到所述计数器以存储在所述斜波信号值已达到所述输出信号值之后由所述计数器产生的计数值。
根据本申请案的另一实施例，一种成像系统包括：像素阵列，其包含布置成多个行及多个列的多个像素；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及多个读出电路，其耦合到所述像素阵列，其中所述多个读出电路中的每一者耦合到所述像素阵列的相应列位线输出，其中所述多个读出电路中的每一者包括：比较器，其经耦合以比较来自斜波产生器的斜波信号与来自耦合到所述相应列位线输出的像素的输出信号；计数器，其耦合到所述比较器，其中所述计数器具有N个级及N位输出，其中所述计数器是响应于计数启用信号而经启用以在所述斜波信号的斜波事件期间进行计数直到所述比较器检测斜波信号值已达到输出信号值，其中所述计数器包括：K个经级联耦合的动态触发器电路，其中所述K个经级联耦合的动态触发器电路经耦合以产生所述计数器的所述N位输出的K个最低有效位(LSB)，其中所述K个经级联耦合的动态触发器电路中的第一者的输入经耦合以接收计数器时钟；及N-K个经级联耦合的静态触发器电路，其中所述N-K个经级联耦合的静态触发器电路经耦合以产生所述计数器的所述N位输出的N-K个最高有效位(MSB)，其中所述K个经级联耦合的动态触发器电路中的最后者的输出耦合到所述N-K个经级联耦合的静态触发器电路中的第一者的输入；及锁存器，其耦合到所述计数器以存储在所述斜波信号值已达到所述输出信号值之后由所述计数器产生的计数值。
附图说明
参考以下诸图描述本发明的非限制性及非穷尽实施例，其中相似参考数字贯穿各种视图指代相似部分，除非另有规定。
图1说明根据本发明的实施例的包含利用实例混合计数器的读出电路的成像系统的一个实例。
图2是说明根据本发明的实施例的包含实例混合计数器的读出电路的部分的实例的示意图。
图3是说明根据本发明的实施例的包含于实例混合计数器中的实例动态触发器的电路的示意图。
图4是说明根据本发明的实施例的与实例混合计数器相关联的波形的时序图。
对应参考字符贯穿图式的若干视图指示对应组件。所属领域的技术人员应了解，图中的元件是出于简单及清楚的目的而说明，且未必是按比例绘制。例如，可相对于其它元件夸大图中的一些元件的尺寸以帮助改进对本发明的各种实施例的理解。此外，为了促进对本发明的这些各种实施例的更容易的观察，通常不描绘在商业上可行的实施例中有用的或必需的常见但众所周知的元件。
具体实施方式
本文中描述包含混合计数器电路的图像传感器读出电路的实例。在以下描述中，阐述众多特定细节以提供对所述实例的透彻理解。然而，相关领域的技术人员将认识到，能够在不具有一或多个特定细节的情况下或配合其它方法、组件、材料等等实践本文中描述的技术。在其它例子中，未展示或详细描述众所周知的结构、材料或操作以避免使某些方面模糊不清。
贯穿本说明书的对“一个实例”或“一个实施例”的参考意指结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书的各种地方的短语“在一个实例中”或“在一个实施例中”的出现未必均指同一实例。此外，特定特征、结构或特性可以任何合适方式组合于一或多个实例中。
贯穿本说明书，使用若干所属领域的术语。这些术语具有其所出自的所属领域的一般意义，除非本文中具体定义或其使用背景另有明确指示。应注意，可贯穿此文献互换使用元件名称及符号(例如，Si与硅)；然而，两者具有相同含义。
为了说明，图1展示根据本发明的实施例的成像系统100的一个实例。如所描绘实例中展示，成像系统100包含像素阵列102、控制电路104、读出电路108及功能逻辑106。在一个实例中，像素阵列102是光电二极管或图像传感器像素(例如，像素P1、P2、…、Pn)的二维(2D)阵列。如说明，光电二极管经布置成多个行(例如，行R1到Ry)及多个列(例如，列C1到Cx)以获取人员、位置、对象等的图像数据，所述图像数据可接着用于呈现所述人员、位置、对象等的2D图像。然而，应了解，像素阵列102的像素或光电二极管不一定必须布置为行及列，且还可采取其它配置。
在一个实例中，将图像聚焦到像素阵列102上，且在像素阵列102中的每一图像传感器光电二极管/像素已通过响应于入射光而光生图像电荷来获取其图像电荷之后，对应图像数据由读出电路108读出且接着被转移到功能逻辑106。读出电路108可经耦合以通过列位线输出120从像素阵列102中的多个光电二极管读出图像数据。
在一个实例中，控制电路104耦合到像素阵列102以控制像素阵列102中的多个光电二极管的操作。例如，控制电路104可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号是全局快门信号，其用于同时启用像素阵列102内的全部像素以在单个获取窗口期间同时获取其相应图像数据。在另一实例中，所述快门信号是滚动快门信号，使得像素的每一行、每一列或每一群组在连续获取窗口期间被循序地启用。在另一实例中，图像获取与照明效果(例如闪光)同步。
在一个实例中，成像系统100可包含于数码相机、手机、膝上型计算机或类似物中。另外，成像系统100可耦合到其它硬件块，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线发射器、HDMI端口等等)、照明/闪光、电输入(键盘、触摸显示器、跟踪板、鼠标、麦克风等等)及/或显示器。其它硬件块可将指令传送到成像系统100，从成像系统100提取图像数据或操纵由成像系统100供应的图像数据。
在各种实例中，读出电路108可包含放大电路、模/数转换(ADC)电路等等。在所说明实例中，斜波产生器电路112及比较器110可包含于读出电路108中以执行模/数转换。在一些实施例中，可存在耦合到来自像素阵列102的每一列位线输出120的比较器110，且斜波产生器电路112将参考电压斜波信号提供到每一比较器110以执行从来自像素阵列102的列位线输出120读出的模拟输出信号的模/数转换。
例如，在所描绘实例中，比较器110经耦合以比较通过列位线输出120A接收的像素的输出信号与来自斜波产生器112的斜波信号。当比较开始时，耦合到比较器110的混合计数器114经配置开始以按已知频率计数，其有效地测定斜波信号达到输出信号值以将模拟输出转换为数字值所需的时间。如将讨论，在一个实例中，响应于计数启用信号而启用混合计数器114以在斜波信号的斜波事件期间进行计数，直到比较器110检测来自斜波产生器112的斜波信号值已达到来自列位线输出120A的输出信号值。因此，当来自斜波产生器112的斜波信号达到输出信号的值时，混合计数器114中的值是来自列位线输出120A的输出信号的经模/数转换的值。
如将更详细讨论，在所描绘实例中，混合计数器114具有波纹计数器结构，所述波纹计数器结构包含动态触发器以及静态触发器电路两者的组合以根据本发明的教示减少电流消耗。在所描绘实例中，一旦比较器110及混合计数器114的比较及计数操作完成，便接着在混合计数器114中的动态触发器中的结果因为泄漏电流而衰减之前将来自混合计数器114的数字图像值存储于锁存器116中。接着，可将锁存器116中的经存储数字图像数据从读出电路108输出到功能逻辑106以根据本发明的教示进行处理。
功能逻辑106可仅存储从读出电路108输出的数字图像数据，或甚至通过应用后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式)操纵数字图像数据。在一个实例中，读出电路108可沿着读出列线一次读出一行图像数据(已说明)或可使用各种其它技术读出图像数据(未说明)，例如，串行读出或同时完全并行读出全部像素。
在一个实例中，读出电路108还可经配置以执行相关双取样(CDS)以从自像素阵列102获取的图像数据移除不需要噪声。如此做，在每次通过读出电路108从像素阵列102获取实际图像数据信号之前首先通过读出电路108读出“黑色”参考图像。将存在于黑色参考图像中的任何信号假定为噪声，且因此从自像素阵列102获取的实际图像数据信号移除所述信号。因此，可通过从自像素阵列102读出的实际图像数据信号减去或移除黑色图像数据而确定最终图像。
在图1中说明的实例中，将在混合计数器114中测量的黑色图像数据存储于锁存器116中，且接着将其输出到负转换器118以转换为负值。接着，在从像素阵列读出的实际图像数据的模/数转换之前，混合计数器114经载入有负黑色图像数据值。在于转换实际图像信号之前使用负黑色图像数据值初始化混合计数器114的情况下，当比较器110完成比较实际图像数据与来自斜波产生器112的斜波信号时，混合计数器114中的最终计数等于数字化实际数字图像数据值减去数字化黑色参考图像数据值，其是数字化图像数据的所要相关双取样值。接着，根据本发明的实施例将数字化图像数据的此相关双取样值从读出电路108输出到功能逻辑106。
为了说明，图2是说明根据本发明的实施例的读出电路208的部分的一个实例的示意图，读出电路208包含实例混合计数器214、锁存器216及负转换器218。应了解，图2的读出电路208、混合计数器214、锁存器216及负转换器218可为图1的读出电路108、混合计数器114、锁存器116及负转换器118的实例，且上文描述的类似命名或编号的元件可在下文类似地经耦合并起作用。
如图2中描绘的实例中展示，混合计数器214是使用具有经级联耦合的动态触发器222及经级联耦合的静态触发器224的组合的波纹计数器结构实施的N位计数器。使用动态触发器实施表示N位混合计数器214的最低有效位(LSB)的前K个级。在所说明实例中，出于解释目的展示3个经级联耦合的动态触发器222A、222B及222C以表示前K个LSB级。当然，应了解，在其它实例中，K可等于除3以外的值。使用级联耦合到K个经级联耦合的动态触发器222中的最后动态触发器(例如，222C)的静态触发器224实施表示N位混合计数器214的最高有效位(MSB)的剩余N-K个级。在所说明实例中，出于解释目的展示3个经级联耦合的静态触发器224X、224Y及224Z以表示剩余N-K个MSB级。当然，应了解，在其它实例中，N-K可等于除3以外的值。
可使用以下关系来近似计算混合计数器214的功率消耗：
P＝CloadV2fclk (方程式1)
其中P表示功率消耗，Cload表示计数器负载，V表示电压，且fclk表示计数器频率。因此，从上文的方程式1可观察到，降低计数器负载Cload是降低功率消耗P的有效方式，这是因为电压V及计数器频率fclk是由外部系统要求确定。应了解，根据本发明的教示，通过在混合计数器214中包含动态触发器222而非在混合计数器214中全部使用静态触发器224，降低计数器负载Cload，这是因为动态触发器比静态触发器消耗更少功率，这因此降低了混合计数器214的总体功率消耗P。
为了说明，图3是说明根据本发明的实施例的包含于实例混合计数器中的动态触发器322的一个实例的电路的示意图。应了解，图3的动态触发器322可为图2的动态触发器222中的一者的实例，或包含于图1的混合计数器114中的动态触发器的实例，且上文描述的类似命名或编号的元件可在下文类似地经耦合并起作用。
例如，如图3中描绘的实例中展示，动态触发器322包含第一级，所述第一级包含级联耦合到第一时钟p型晶体管350的第一p型晶体管348，所述第一时钟p型晶体管350级联耦合到第一n型晶体管352。第一p型晶体管348的控制端子及第一n型晶体管352的控制端子经耦合以接收动态触发器电路322的输入IN。第一时钟p型晶体管350的控制端子经耦合以接收时钟信号CLK。
动态触发器322的第二级包含级联耦合到第二n型晶体管356的第二时钟p型晶体管354，所述第二n型晶体管356级联耦合到第一时钟n型晶体管358。第二n型晶体管356的控制端子经耦合以从第一时钟p型晶体管350的输出接收第一级的输出。第二时钟p型晶体管354的控制端子及第一时钟n型晶体管358的控制端子经耦合以接收时钟信号CLK。
动态触发器322的第三级包含级联耦合到第二时钟n型晶体管362的第二p型晶体管360，所述第二时钟n型晶体管362级联耦合到第三n型晶体管364。第二p型晶体管360的控制端子及第三n型晶体管的控制端子经耦合以从第二时钟p型晶体管354的输出接收第二级的输出。第二时钟n型晶体管362的控制端子经耦合以接收时钟信号CLK。
动态触发器322的第四级包含经耦合以从第二p型晶体管360的输出接收第三级的输出的第一反相器。在所说明实例中，使用级联耦合到第四n型晶体管368的第三p型晶体管366实施第一反相器。
动态触发器322的第五级包含经耦合以通过第三p型晶体管366的输出从第一反相器接收第四级的输出的第二反相器。在所说明实例中，使用级联耦合到第五n型晶体管372的第四p型晶体管370实施第二反相器。在图3中描绘的实例中，第一反相器通过第三p型晶体管366的输出是动态触发器322的第一输出Q，且第二反相器通过第四p型晶体管370的输出是动态触发器322的第二输出QB。
在所说明实例中，图3的动态触发器322是真正单相时钟(TSPD)动态D触发器电路。因而，应了解，触发器322具有具备单相时钟CLK以增加时钟频率、减少偏斜问题且降低功率消耗的动态触发器设计。相比之下，图2的每一静态触发器224具有24个晶体管，而图3中说明的实例动态触发器322仅具有13个晶体管。因此，与使用仅使用静态触发器224实施的波纹计数器相比，在列混合计数器114或214中使用动态触发器322大致将计数器的负载减半。
然而，应注意，动态触发器322还因为其动态性质而具有最小切换频率的要求。如果时钟CLK太缓慢或一段时间内无时钟输入，那么动态触发器322中存储的值可因为泄漏电流而衰减并丢失。在波纹计数器的情况中，每一级的时钟频率是其前一级的频率的一半。因此，返回参考图2，使用在计数时较频繁地切换的动态触发器222实施混合计数器214的前K个LSB级，且使用在计数时较不频繁地切换的静态触发器224实施剩余最后N-K个MSB级。在所描绘实例中，根据本发明的教示，在混合计数器214的计数操作期间，K个经级联耦合的动态触发器电路中的最后者(例如，图2中的动态触发器222C)的时钟频率仍大于动态触发器电路222的最小切换频率以防止数据丢失。
为此目的，图2中说明的实例还说明锁存器216经耦合以响应于写入信号242中的脉冲而读出且存储由混合计数器214产生的N位最终计数值Q<1:N>238。计数值Q<1:N>238的每一位由来自混合计数器214的相应级或动态/静态触发器222A、222B、222C、…、224X、224Y、222Z的相应输出Q1 238A、Q2 238B、Q3 238C、…、QN-2 238X、QN-1 238Y、QN 238Z产生。如所描绘实例中展示，写入信号242中的脉冲是响应于计数器启用信号COUNTER_EN 244及比较器输出就绪信号CMP_OUT246而产生。在一个实例中，AND门228经耦合以接收计数器启用信号COUNTER_EN244及比较器输出就绪信号CMP_OUT 246。反相器230及延迟电路230耦合到AND门228的输出。在一个实例中，延迟电路230包含如展示那样串联耦合的一或多个缓冲电路232A及232B。AND门234耦合到反相器230及延迟电路230的输出以产生写入信号242的脉冲。在所说明实例中，响应于延迟电路230的延迟而确定写入信号242的脉冲的持续时间。
在操作中，当启用混合计数器214以在模/数转换操作期间进行计数(其与斜波产生器112的斜波信号中的斜波信号事件同时发生)时，计数器启用信号COUNTER_EN244经启用或逻辑高。响应于来自斜波产生器112的斜波信号达到经转换为数字的模拟输出信号值而触发比较器输出就绪信号CMP_OUT 246。
为了说明，图4是说明根据本发明的实施例的与实例混合计数器相关联的波形的时序图。应了解，与图4的波形相关联的混合计数器可为与图2的混合计数器214或图1的混合计数器114相关联的波形的实例，且上文描述的类似命名或编号的元件可在下文类似地经耦合并起作用。
在图4中描绘的实例中，COUNTER_EN 414表示当最初在时间t1启用混合计数器(例如，混合计数器214)以在模/数转换操作期间开始计数时(其在斜波产生器(例如，斜波112)的斜波信号RAMP 412中的斜波信号事件474期间发生)经启用或逻辑高的计数器启用信号。当斜波信号412的斜波电压如展示那样在时间t2达到黑色电平440时，比较器(例如，比较器110)产生引起写入信号442(也见写入信号242)中的脉冲出现的输出就绪信号(例如，CMP_OUT 246)。在一个实例中，混合计数器214可在时间t2停止计数以进一步节约电力。
简要地返回参考图2，在时间t2在写入信号242中出现的脉冲引起锁存器216读取且存储来自混合计数器214的输出信号Q<1:N>238。在实例中，在混合计数器214中的数据因为动态触发器中的泄漏电流而衰减或丢失之前将来自混合计数器214的输出信号Q<1:N>238存储于锁存器216中。图2还展示经保存输出信号Q<1:N>238作为信号值S<1:N>从锁存器216输出。在相关双取样实例中，在时间t2获得的信号值S<1:N>实际上表示数字黑色信号电平。因而，负转换器电路218将数字黑色信号电平转换为负黑色信号Sb<1:N>240。
在一个实例中，负转换器电路218包含N位反相器226，所述N位反相器226补充或切换正二进制信号值S<1:N>的全部位以产生负黑色信号Sb<1:N>240。应了解，通过使用N位反相器226使信号值S<1:N>的全部位反相，使用负黑色信号Sb<1:N>240获得信号值S<1:N>的二进制反码负表示。还应了解，在一个实例中，还可通过将一加到负黑色信号Sb<1:N>240的二进制反码表示(其可通过经由来自负转换器218的Sb1 240A、Sb2 240B、Sb3 240C、…、SbN-2240X、SbN-1 240Y、SbN 240Z使用负黑色信号Sb<1:N>240载入混合计数器214的N个级且接着脉冲化COUNTER_CLK 236而完成)而获得二进制信号值S<1:N>的二进制补码负表示。
接着，返回参考图4中说明的波形，在时间t2之后，在时间t3发生COUNTER_EN414及斜波事件474的结束。应了解，在一个实例中，如果黑色信号值440太低且因此小于斜波信号412的最小斜波电压，那么当响应于COUNTER_EN 414的下降边缘在时间t3停用计数器时将产生写入信号442以保证混合计数器214结果锁存于锁存器216中。随后，在下次启用计数器之前且在斜波信号412中的下一个斜波事件476之前，如上文描述那样响应于READ信号418而使用来自负转换器218的负黑色信号Sb<1:N>240载入或初始化混合计数器214，这在时间t4在混合计数器214在时间t5再次开始计数之前发生。使用在时间t5之前载入锁存器216中的负黑色信号Sb<1:N>240以实施从信号值减去黑色信号(也就是，相关双取样)。
在时间t5，经由COUNTER_EN 414启用计数器以在斜波信号412中的下一个斜波事件476开始时开始计数。当斜波信号412电压在时间t6达到信号值SIGNAL 438时，比较器(例如，比较器110)再次产生输出就绪信号(例如，CMP_OUT 246)，所述输出就绪信号引起脉冲再次在写入信号442(也见写入信号242)中出现。在一个实例中，混合计数器214可在时间t6停止计数以进一步节约电力。因此，在时间t6，在写入信号442中出现的脉冲引起锁存器216读取且存储来自混合计数器214的输出信号Q<1:N>238，所述输出信号Q<1:N>238作为最终信号值S<1:N>从锁存器216输出。
在实例中，在混合计数器214中的数据因为动态触发器中的泄漏电流而衰减或丢失之前将来自混合计数器214的输出信号Q<1:N>238存储于锁存器216中。由于使用负黑色信号Sb<1:N>240初始化混合计数器214，所以在时间t6之后保存于锁存器216中的最终信号值是相关双取样值。
在时间t7，不再经由COUNTER_EN 414启用计数器且发生斜波事件476的结束。应了解，在一个实例中，如果信号值438太低且因此小于斜波信号412的最小斜波电压，那么当响应于COUNTER_EN 414的下降边缘在时间t7停用计数器时将产生写入信号442以保证混合计数器214结果锁存于锁存器216中。在时间t8，读取信号418允许经保存最终信号值S<1:N>从锁存器216读出，且接着转发到功能逻辑106以供进一步处理。
不希望本发明的所说明的实例的以上描述(包含摘要中所描述的内容)为穷尽性或将本发明限于所揭示的具体形式。尽管出于说明性目的在本文中描述本发明的特定实例，但所属领域的技术人员将认识到，在本发明范围内各种修改是可能的。
依据上文详细描述可对本发明做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中所揭示的特定实例。而是，本发明的范围全部由所附权利要求书确定，所附权利要求书应根据权利要求解释的既定原则来解释。

Claims (20)

1.一种用于与图像传感器一起使用的读出电路，其包括：
比较器，其经耦合以比较来自斜波产生器的斜波信号与来自像素阵列的像素的输出信号；及
计数器，其耦合到所述比较器，其中所述计数器具有N个级及N位输出，其中所述计数器是响应于计数启用信号而经启用以在所述斜波信号的斜波事件期间进行计数直到所述比较器检测斜波信号值已达到输出信号值，其中所述计数器包括：
K个经级联耦合的动态触发器电路，其中所述K个经级联耦合的动态触发器电路经耦合以产生所述计数器的所述N位输出的K个最低有效位LSB，其中所述K个经级联耦合的动态触发器电路中的第一者的输入经耦合以接收计数器时钟；及
N-K个经级联耦合的静态触发器电路，其中所述N-K个经级联耦合的静态触发器电路经耦合以产生所述计数器的所述N位输出的N-K个最高有效位MSB，其中所述K个经级联耦合的动态触发器电路中的最后者的输出耦合到所述N-K个经级联耦合的静态触发器电路中的第一者的输入；及
锁存器，其耦合到所述计数器以存储在所述斜波信号值已达到所述输出信号值之后由所述计数器产生的计数值。
2.根据权利要求1所述的读出电路，其中来自所述像素的所述输出信号是黑色像素值或信号像素值中的一者，其中所述锁存器经耦合以在所述斜波信号值已达到所述黑色像素值之后存储来自所述计数器的黑色计数值，且其中所述锁存器经耦合以在所述斜波信号值已达到所述信号像素值时存储来自所述计数器的信号计数值。
3.根据权利要求2所述的读出电路器，其进一步包括负转换器电路，所述负转换器电路耦合到所述锁存器，其中所述负转换器电路经耦合以将存储于所述锁存器中的所述黑色计数器值转换为负黑色计数器值，其中所述计数器电路经耦合以在产生所述信号计数值之前载入来自所述负计数器电路的所述负黑色计数器值以初始化所述计数器电路。
4.根据权利要求3所述的读出电路，其中所述负转换器电路包括经耦合以使所述黑色计数器值反相的N位反相器电路。
5.根据权利要求1所述的读出电路，其中所述锁存器进一步经耦合以响应于写入信号而存储由所述计数器产生的所述计数值，其中所述写入信号是响应于计数器启用信号及比较器输出就绪信号而产生。
6.根据权利要求1所述的读出电路，其中所述K个经级联耦合的动态触发器电路中的每一者包括真正单相时钟D触发器电路，且其中所述N-K个经级联耦合的静态触发器电路中的每一者包括静态D触发器电路。
7.根据权利要求6所述的读出电路，其中所述真正单相时钟D触发器电路包括：
第一级，其包含级联耦合到第一时钟p型晶体管的第一p型晶体管，所述第一时钟p型晶体管级联耦合到第一n型晶体管，其中所述第一p型晶体管的控制端子及所述第一n型晶体管的控制端子经耦合以接收所述真正单相时钟D触发器电路的输入，且其中所述第一时钟p型晶体管的控制端子经耦合以接收时钟信号；
第二级，其包含级联耦合到第二n型晶体管的第二时钟p型晶体管，所述第二n型晶体管级联耦合到第一时钟n型晶体管，其中所述第二n型晶体管的控制端子经耦合以接收所述第一级的输出，且其中所述第二时钟p型晶体管的控制端子及所述第一时钟n型晶体管的控制端子经耦合以接收所述时钟信号；
第三级，其包含级联耦合到第二时钟n型晶体管的第二p型晶体管，所述第二时钟n型晶体管级联耦合到第三n型晶体管，其中所述第二n型晶体管的控制端子及所述第三n型晶体管的控制端子经耦合以接收所述第二级的输出，且其中所述第二时钟n型晶体管的控制端子经耦合以接收所述时钟信号；
第一反相器，其经耦合以接收所述第三极的输出；及
第二反相器，其经耦合以接收所述第一反相器的输出，其中所述第一反相器的所述输出是所述真正单相时钟D触发器电路的第一输出，且其中所述第二反相器的输出是所述真正单相时钟D触发器电路的第二输出。
8.根据权利要求1所述的读出电路，其中所述K个经级联耦合的动态触发器电路中的最后者在所述计数器的计数操作期间的时钟频率大于所述K个经级联耦合的动态触发器电路的最小切换频率。
9.根据权利要求1所述的读出电路，其中所述读出电路是耦合到所述像素阵列的多个读出电路中的一者，其中所述多个读出电路中的每一者耦合到所述像素阵列的列位线输出以从所述像素阵列的相应列读取相应输出信号。
10.根据权利要求9所述的读出电路，其中每一列位线输出耦合到所述像素阵列的多个行。
11.一种成像系统，其包括：
像素阵列，其包含布置成多个行及多个列的多个像素；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及
多个读出电路，其耦合到所述像素阵列，其中所述多个读出电路中的每一者耦合到所述像素阵列的相应列位线输出，其中所述多个读出电路中的每一者包括：
比较器，其经耦合以比较来自斜波产生器的斜波信号与来自耦合到所述相应列位线输出的像素的输出信号；
计数器，其耦合到所述比较器，其中所述计数器具有N个级及N位输出，其中所述计数器是响应于计数启用信号而经启用以在所述斜波信号的斜波事件期间进行计数直到所述比较器检测斜波信号值已达到输出信号值，其中所述计数器包括：
K个经级联耦合的动态触发器电路，其中所述K个经级联耦合的动态触发器电路经耦合以产生所述计数器的所述N位输出的K个最低有效位LSB，其中所述K个经级联耦合的动态触发器电路中的第一者的输入经耦合以接收计数器时钟；及
N-K个经级联耦合的静态触发器电路，其中所述N-K个经级联耦合的静态触发器电路经耦合以产生所述计数器的所述N位输出的N-K个最高有效位MSB，其中所述K个经级联耦合的动态触发器电路中的最后者的输出耦合到所述N-K个经级联耦合的静态触发器电路中的第一者的输入；及
锁存器，其耦合到所述计数器以存储在所述斜波信号值已达到所述输出信号值之后由所述计数器产生的计数值。
12.根据权利要求11所述的成像系统，其进一步包括功能逻辑，所述功能逻辑耦合到所述读出电路以接收从所述像素阵列读出的图像数据。
13.根据权利要求11所述的成像系统，其中来自所述像素的所述输出信号是黑色像素值或信号像素值中的一者，且其中所述锁存器经耦合以在所述斜波信号值已达到所述黑色像素值之后存储来自所述计数器的黑色计数值，且其中所述锁存器经耦合以在所述斜波信号值已达到所述信号像素值时存储来自所述计数器的信号计数值。
14.根据权利要求13所述的成像系统，其中所述多个读出电路中的每一者进一步包括负转换器电路，所述负转换器电路耦合到所述锁存器，其中所述负转换器电路经耦合以将存储于所述锁存器中的所述黑色计数器值转换为负黑色计数器值，其中所述计数器电路经耦合以在产生所述信号计数值之前载入来自所述负计数器电路的所述负黑色计数器值以初始化所述计数器电路。
15.根据权利要求14所述的成像系统，其中所述负转换器电路包括经耦合以使所述黑色计数器值反相的N位反相器电路。
16.根据权利要求11所述的成像系统，其中所述锁存器进一步经耦合以响应于写入信号而存储由所述计数器产生的所述计数值，其中所述写入信号是响应于计数器启用信号及比较器输出就绪信号而产生。
17.根据权利要求11所述的成像系统，其中所述K个经级联耦合的动态触发器电路中的每一者包括真正单相时钟D触发器电路，且其中所述N-K个经级联耦合的静态触发器电路中的每一者包括静态D触发器电路。
18.根据权利要求17所述的成像系统，其中所述真正单相时钟D触发器电路包括：
第一级，其包含级联耦合到第一时钟p型晶体管的第一p型晶体管，所述第一时钟p型晶体管级联耦合到第一n型晶体管，其中所述第一p型晶体管的控制端子及所述第一n型晶体管的控制端子经耦合以接收所述真正单相时钟D触发器电路的输入，且其中所述第一时钟p型晶体管的控制端子经耦合以接收时钟信号；
第二级，其包含级联耦合到第二n型晶体管的第二时钟p型晶体管，所述第二n型晶体管级联耦合到第一时钟n型晶体管，其中所述第二n型晶体管的控制端子经耦合以接收所述第一级的输出，且其中所述第二时钟p型晶体管的控制端子及所述第一时钟n型晶体管的控制端子经耦合以接收所述时钟信号；
第三级，其包含级联耦合到第二时钟n型晶体管的第二p型晶体管，所述第二时钟n型晶体管级联耦合到第三n型晶体管，其中所述第二n型晶体管的控制端子及所述第三n型晶体管的控制端子经耦合以接收所述第二级的输出，且其中所述第二时钟n型晶体管的控制端子经耦合以接收所述时钟信号；
第一反相器，其经耦合以接收所述第三极的输出；及
第二反相器，其经耦合以接收所述第一反相器的输出，其中所述第一反相器的所述输出是所述真正单相时钟D触发器电路的第一输出，且其中所述第二反相器的输出是所述真正单相时钟D触发器电路的第二输出。
19.根据权利要求11所述的成像系统，其中所述K个经级联耦合的动态触发器电路中的最后者在所述计数器的计数操作期间的时钟频率大于所述K个经级联耦合的动态触发器电路的最小切换频率。
20.根据权利要求11所述的成像系统，其中每一列位线输出耦合到所述像素阵列的多个行。
CN201910039208.7A 2018-01-16 2019-01-16 包含模/数转换与混合计数器结构的图像传感器读出电路 Active CN110049259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/872,709 2018-01-16
US15/872,709 US10326955B1 (en) 2018-01-16 2018-01-16 Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure

Publications (2)

Publication Number Publication Date
CN110049259A true CN110049259A (zh) 2019-07-23
CN110049259B CN110049259B (zh) 2020-09-25

Family

ID=66826086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910039208.7A Active CN110049259B (zh) 2018-01-16 2019-01-16 包含模/数转换与混合计数器结构的图像传感器读出电路

Country Status (3)

Country Link
US (1) US10326955B1 (zh)
CN (1) CN110049259B (zh)
TW (1) TWI706675B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422857A (zh) * 2019-08-23 2021-02-26 豪威科技股份有限公司 图像传感器的数据传输电路、成像系统及数据传输的方法
CN114650382A (zh) * 2020-12-18 2022-06-21 豪威科技股份有限公司 用于单斜率模/数转换器的具有dc切断装置的比较器级
CN114979508A (zh) * 2021-02-19 2022-08-30 豪威科技股份有限公司 用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计
CN115037892A (zh) * 2021-03-04 2022-09-09 深圳市汇顶科技股份有限公司 基于可加载的真单相时钟触发器的计数器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736359B (zh) * 2020-07-14 2021-08-11 金麗科技股份有限公司 混合靜態組合電路與動態組合電路的積體電路及其相關設計方法
JP2022164246A (ja) * 2021-04-16 2022-10-27 キヤノン株式会社 論理回路
CN113612948B (zh) * 2021-08-27 2024-03-05 锐芯微电子股份有限公司 读出电路及图像传感器
US12096149B2 (en) 2022-02-10 2024-09-17 Samsung Electronics Co., Ltd. Comparison circuit, and analog-to-digital converter and image sensor including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898865A (zh) * 2004-08-10 2007-01-17 日本电信电话株式会社 主从触发器,触发式触发器,和计数器
US20070075888A1 (en) * 2005-09-30 2007-04-05 Michael Kelly Digital readout method and apparatus
CN102461158A (zh) * 2009-04-10 2012-05-16 宽银幕电影成像有限责任公司 每列图像传感器adc和cds
CN107347142A (zh) * 2016-05-05 2017-11-14 豪威科技股份有限公司 用于在图像传感器中实施h条带消除的方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5040427B2 (ja) 2007-05-11 2012-10-03 ソニー株式会社 データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
JP5728826B2 (ja) 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
US8809759B2 (en) 2011-10-11 2014-08-19 Omnivision Technologies, Inc. Multiple-row concurrent readout scheme for high-speed CMOS image sensor with backside illumination
KR102135684B1 (ko) * 2013-07-24 2020-07-20 삼성전자주식회사 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법
US9247162B2 (en) * 2014-06-27 2016-01-26 Omnivision Technologies, Inc. System and method for digital correlated double sampling in an image sensor
EP3192336A1 (en) * 2014-09-09 2017-07-19 Mycronic AB Method and device for applying solder paste flux
JP6649806B2 (ja) * 2016-03-02 2020-02-19 キヤノン株式会社 信号処理装置、撮像装置及び制御装置、信号処理方法及び制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898865A (zh) * 2004-08-10 2007-01-17 日本电信电话株式会社 主从触发器,触发式触发器,和计数器
US20070075888A1 (en) * 2005-09-30 2007-04-05 Michael Kelly Digital readout method and apparatus
CN102461158A (zh) * 2009-04-10 2012-05-16 宽银幕电影成像有限责任公司 每列图像传感器adc和cds
CN107347142A (zh) * 2016-05-05 2017-11-14 豪威科技股份有限公司 用于在图像传感器中实施h条带消除的方法及系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422857A (zh) * 2019-08-23 2021-02-26 豪威科技股份有限公司 图像传感器的数据传输电路、成像系统及数据传输的方法
CN114650382A (zh) * 2020-12-18 2022-06-21 豪威科技股份有限公司 用于单斜率模/数转换器的具有dc切断装置的比较器级
CN114979508A (zh) * 2021-02-19 2022-08-30 豪威科技股份有限公司 用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计
CN114979508B (zh) * 2021-02-19 2024-04-30 豪威科技股份有限公司 用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计
CN115037892A (zh) * 2021-03-04 2022-09-09 深圳市汇顶科技股份有限公司 基于可加载的真单相时钟触发器的计数器

Also Published As

Publication number Publication date
TWI706675B (zh) 2020-10-01
TW201933862A (zh) 2019-08-16
US10326955B1 (en) 2019-06-18
CN110049259B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN110049259A (zh) 包含模/数转换与混合计数器结构的图像传感器读出电路
CN108806611B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
TWI433459B (zh) 雙向移位暫存器
WO2020015642A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN106023945B (zh) 栅极驱动电路及其驱动方法、显示装置
WO2020042685A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2016145780A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
TWI453718B (zh) 影像顯示系統與雙向移位暫存器電路
TWI317208B (en) Method and/or apparatus for generating a write gated clock signal
US10976866B2 (en) Shift-register circuit, gate drive circuit, liquid crystal display and touch panel
CN109390362A (zh) 用于低暗电流浮动扩散区的设备及方法
WO2020177029A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN102845055A (zh) 列a/d转换器、列a/d转换方法、固态成像元件和相机系统
CN107564459B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN106940987A (zh) 驱动器及其驱动方法
CN101308705B (zh) 移位暂存器及其移位暂存装置
WO2014153814A1 (zh) 移位寄存单元、栅极驱动装置及显示装置
CN105223746A (zh) 一种goa单元电路及goa电路
WO2019196893A1 (zh) 触控电极驱动电路、触控电极驱动器及触控显示装置
US20210225249A1 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
JP2009033297A (ja) 物理量検知装置およびその駆動方法
JP2024016236A (ja) シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法
CN106128378B (zh) 移位寄存单元、移位寄存器及显示面板
CN105301859B (zh) 阵列基板和液晶显示装置
CN106937063A (zh) 用于减少暗信号的模/数转换时间的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant