WO2014153814A1 - 移位寄存单元、栅极驱动装置及显示装置 - Google Patents

移位寄存单元、栅极驱动装置及显示装置 Download PDF

Info

Publication number
WO2014153814A1
WO2014153814A1 PCT/CN2013/075595 CN2013075595W WO2014153814A1 WO 2014153814 A1 WO2014153814 A1 WO 2014153814A1 CN 2013075595 W CN2013075595 W CN 2013075595W WO 2014153814 A1 WO2014153814 A1 WO 2014153814A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transistor
shift register
pull
register unit
Prior art date
Application number
PCT/CN2013/075595
Other languages
English (en)
French (fr)
Inventor
杨飞
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201310108269.7 priority Critical
Priority to CN201310108269.7A priority patent/CN103226980B/zh
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Publication of WO2014153814A1 publication Critical patent/WO2014153814A1/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Abstract

一种移位寄存单元、栅极驱动装置及显示装置,用以解决现有技术无法实现双向扫描的功能的问题。该移位寄存单元包括:驱动模块(21),用于在正向扫描时,当正向选择信号(CHOF)为第一电平信号或由第一电平信号变为第二电平信号时,控制上拉结点(PU)的信号为第一电平信号;并在反向选择信号(CHOB)为第一电平信号时,控制上拉结点(PU)的信号为第二电平信号;以及在反向扫描时,当反向选择信号(CHOB)为第一电平信号或由第一电平信号变为第二电平信号时,控制上拉结点(PU)的信号为第一电平信号;并在正向选择信号(CHOF)为第一电平信号时,控制上拉结点(PU)的信号为第二电平信号;输出模块(22),用于在上拉结点(PU)的信号的控制下将接收到的时钟信号(CLK)输出。

Description

移位寄存单元、 栅极驱动装置及显示装置 技术领域

本发明涉及显示技术领域, 尤其涉及一种移位寄存单元、 栅极驱动装置 及显示装置。 背景技术

液晶显示器 (liquid crystal display , LCD)或有机发光二极管 (Organic Light-Emitting Diode, OLED )具有低辐射、 体积小及低耗能等优点, 已逐渐 取代传统的阴极射线管显示器 (cathode ray tube display, CRT), 被广泛地应用 在笔记本电脑、 个人数字助理 (personal digital assistant, PDA), 平面电视, 或 移动电话等信息产品上。 在传统液晶显示器中, 利用液晶面板外部的驱动芯 片来驱动液晶面板上的芯片以显示图像, 但为了减少元件数目并降低制造成 本, 近年来逐渐发展成将驱动电路直接制作于液晶面板上, 例如采用将栅极 驱动电路 (gate driver) 整合于液晶面板 (gate on array, GO A) 的技术。

目前, 常用的移位寄存单元如图 1所示, 包括晶体管 Tl、 晶体管 Τ2、 晶体管 Τ3 , 电容 C1和下拉电路 11; 假设图 1所示的移位寄存单元为第 Ν级 移位寄存单元, 则晶体管 T1的栅极接收第 N-1级移位寄存单元的输出信号, 晶体管 T1的源极接收 VDD信号, 晶体管 T1的漏极连接晶体管 Τ2的栅极, 晶体管 Τ2的源极接收时钟信号 CLK,晶体管 Τ2的漏极为第 Ν级移位寄存单 元的输出端, 电容 C1的一端连接晶体管 Τ2的栅极, 电容 C1的另一端连接 晶体管 Τ2的漏极, 晶体管 Τ3的源极连接晶体管 Τ2的栅极, 晶体管 Τ3的栅 极接收第 N+1级移位寄存单元的输出信号,晶体管 Τ3的漏极接收 VSS信号, 下拉电路分别连接晶体管 Τ2的栅极和晶体管 Τ2的漏极。

在第 N-1级移位寄存单元的输出信号使晶体管 T1导通时, 晶体管 Τ2的 栅极接收到 VDD信号, 晶体管 Τ2导通, 第 Ν级移位寄存单元输出 CLK信 号, 此时, 第 N+1级移位寄存单元接收到第 Ν级移位寄存单元输出的 CLK 信号并且也输出 CLK信号,这使晶体管 Τ3导通,晶体管 Τ2的栅极接收 VSS 信号, 晶体管 Τ2截止, 之后, 下拉电路 11用来使第 Ν级移位寄存单元稳定 输出电压。

采用这种移位寄存单元的显示装置仅能以特定方向进行扫描, 例如依次 扫描第 1条至第 N条栅极线, 但是, 在一些特殊情况下, 需要对显示装置显 示的画面进行 180。 翻转, 采用这种移位寄存单元的显示装置无法实现这一 功能。 发明内容

本发明实施例提供了一种移位寄存单元、 栅极驱动装置及显示装置, 用 以解决现有的移位寄存单元无法实现双向扫描的功能的问题。

基于上述问题, 本发明实施例提供的一种移位寄存单元, 包括驱动模块 和输出模块; 所述驱动模块和所述输出模块相连; 其中, 所述驱动模块和所 述输出模块相连的连接点为上拉结点;

所述驱动模块, 用于在正向选择信号为第一电平信号且正向扫描信号为 第一电平信号时, 控制上拉结点的信号为第一电平信号, 在正向选择信号由 第一电平信号变为第二电平信号且正向扫描信号为第一电平信号时, 控制上 拉结点的信号为第一电平信号; 并在正向扫描信号为第一电平信号且反向选 择信号为第一电平信号时, 控制上拉结点的信号为第二电平信号; 以及在反 向选择信号为第一电平信号且反向扫描信号为第一电平信号时, 控制上拉结 点的信号为第一电平信号, 并在反向选择信号由第一电平信号变为第二电平 信号且反向扫描信号为第一电平信号时, 控制上拉结点的信号为第一电平信 号; 并在反向扫描信号为第一电平信号且正向选择信号为第一电平信号时, 控制上拉结点的信号为第二电平信号;

输出模块, 用于在上拉结点的信号为第一电平信号时, 将接收到的时钟 信号从所述移位寄存单元的输出端输出, 并在上拉结点的信号为第二电平信 号时, 控制所述移位寄存单元的输出端停止输出接收到的时钟信号;

所述正向选择信号为所述移位寄存单元的前一级移位寄存单元的输出端 输出的信号, 所述反向选择信号为所述移位寄存单元的后一级移位寄存单元 的输出端输出的信号。

本发明实施例还提供一种栅极驱动装置, 所述装置包括 N+2级本发明实 施例提供的移位寄存单元, 第 n级移位寄存单元将第 mod ( n/4 )时钟信号作 为接收到的时钟信号, 其中, n=l,...,N, N+1 , N为正整数; 除第零级移位寄 存单元和第 N+1级移位寄存单元之外, 每一级移位寄存单元接收自身的前一 级移位寄存单元输出的信号作为正向选择信号, 并接收自身的后一级移位寄 存单元输出的信号作为反向选择信号; 第零级移位寄存单元接收初始触发信 号作为正向选择信号, 并接收第一级移位寄存单元输出的信号作为反向选择 信号; 第 N+1级移位寄存单元接收初始触发信号作为反向选择信号, 并接收 第 N级移位寄存单元输出的信号作为正向选择信号。

本发明实施例还提供一种栅极驱动装置, 所述装置包括 N+2级本发明实 施例提供的移位寄存单元, 第 n级移位寄存单元将第 mod ( n/4 )时钟信号作 为接收到的时钟信号, 其中, η=0, Ι,. , .,Ν, N+1 , N为正整数; 除第零级移 位寄存单元、 第一级移位寄存单元、 第 N级移位寄存单元和第 N+1级移位寄 存单元之外, 每一级移位寄存单元接收自身的前一级移位寄存单元输出的信 号作为正向选择信号和反向反馈信号, 并接收自身的后一级移位寄存单元输 出的信号作为反向选择信号和正向反馈信号; 第一级移位寄存单元接收初始 触发信号作为正向选择信号, 并接收第零级移位寄存单元输出的信号作为反 向反馈信号, 并接收第二级移位寄存单元输出的信号作为反向选择信号和正 向反馈信号; 第 N级移位寄存单元接收初始触发信号作为反向选择信号, 并 接收第 N+1级移位寄存单元输出的信号作为正向反馈信号, 并接收第 N-1级 移位寄存单元输出的信号作为正向选择信号和反向反馈信号; 第零级移位寄 存单元接收第一级移位寄存单元输出的信号作为反向选择信号, 第 N+1级移 位寄存单元接收第 N级移位寄存单元输出的信号作为正向选择信号。

本发明实施例还提供一种显示装置, 所述装置包括本发明实施例提供的 栅极驱动装置。 本发明实施例的有益效果包括:

本发明实施例提供的一种移位寄存单元、 栅极驱动装置和显示装置, 在 正向扫描时, 即正向扫描信号为第一电平信号, 反向扫描信号为第二电平信 号, 当上拉结点的信号为第一电平信号时, 即正向选择信号为第一电平信号 时或者正向选择信号由第一电平信号变为第二电平信号时, 输出模块将接收 到的时钟信号从该包含该输出模块的第 M级移位寄存单元的输出端输出, 即 将接收到的时钟信号输出到与该移位寄存单元相连的栅极线上, 从而选中该 栅极线; 并在上拉结点的信号为第二电平信号时, 即反向选择信号为第一电 平信号时, 该移位寄存单元的输出端不再将接收到的时钟信号输出, 即不再 将接收到的时钟信号输出到与该移位寄存单元相连的栅极线上, 即不再选中 该栅极线; 而第 M级移位寄存单元的输出端输出的信号作为第 M+1级移位 寄存单元接收到的正向选择信号; 第 M+1级移位寄存单元在接收到的正向选 择信号的控制下选中与第 M+1级移位寄存单元相连的栅极线,在反向选择信 号, 即第 M+2 级移位寄存单元的输出端输出的信号的控制下不再选中与第 M+1级移位寄存单元相连的栅极线, 从而实现从与第一级移位寄存单元相连 栅极线扫描至与最后一级移位寄存单元相连的栅极线, 即实现正向扫描的功 能。

另一方面, 在反向扫描时, 即反向扫描信号为第一电平信号, 正向扫描 信号为第二电平信号, 当上拉结点的信号为第一电平信号时, 即反向选择信 号为第一电平信号时或者反向选择信号由第一电平信号变为第二电平信号 时,输出模块将接收到的时钟信号从该包含该输出模块的第 M级移位寄存单 元的输出端输出, 即将接收到的时钟信号输出到与该移位寄存单元相连的栅 极线上, 从而选中该栅极线; 并在上拉结点的信号为第二电平信号时, 即正 向选择信号为第一电平信号时, 该移位寄存单元的输出端不再将接收到的时 钟信号输出, 即不再将接收到的时钟信号输出到与该移位寄存单元相连的栅 极线上, 即不再选中该栅极线; 而第 M级移位寄存单元的输出端输出的信号 作为第 M-1级移位寄存单元接收到的反向选择信号; 第 M-1级移位寄存单元 在接收到的反向选择信号的控制下选中与第 M-1级移位寄存单元相连的栅极 线, 在正向选择信号, 即第 M-2级移位寄存单元的输出端输出的信号控制下 不再选中与第 M-1级移位寄存单元相连的栅极线, 从而实现从与最后一级移 位寄存单元相连栅极线扫描至与第一级移位寄存单元相连的栅极线, 即实现 反向扫描的功能, 从而实现了双向扫描的功能。 附图说明

图 1为现有技术中的移位寄存单元的结构示意图;

图 2为本发明实施例提供的移位寄存单元的结构示意图之一

图 3为本发明实施例提供的移位寄存单元的结构示意图之二

图 4为本发明实施例提供的移位寄存单元的结构示意图之三

图 5为本发明实施例提供的移位寄存单元的结构示意图之四

图 6为本发明实施例提供的移位寄存单元的结构示意图之五

图 7为本发明实施例提供的移位寄存单元的结构示意图之六

图 8为本发明实施例提供的移位寄存单元的结构示意图之七

图 9为本发明实施例提供的移位寄存单元的结构示意图之八 图 10为本发明实施例提供的移位寄存单元的结构示意图之九; 图 11为本发明实施例提供的移位寄存单元的结构示意图之十;

图 12为本发明实施例提供的移位寄存单元的结构示意图之十一;

图 13为本发明实施例提供的移位寄存单元的结构示意图之十二;

图 14为本发明实施例提供的移位寄存单元的结构示意图之十三;

图 15为本发明实施例提供的移位寄存单元的结构示意图之十四;

图 16为本发明实施例提供的移位寄存单元的结构示意图之十五;

图 17为本发明实施例提供的移位寄存单元正向扫描时的时序图;

图 18为本发明实施例提供的移位寄存单元反向扫描时的时序图;

图 19为本发明实施例提供的栅极驱动装置的结构示意图之一; 图 20为本发明实施例提供的栅极驱动装置的结构示意图之二; 图 21为本发明实施例提供的栅极驱动装置正向扫描时的时序图;

图 22为本发明实施例提供的栅极驱动装置反向扫描时的时序图。 具体实施方式

本发明实施例提供的一种移位寄存单元、 栅极驱动装置和显示装置, 根 据移位寄存单元中的驱动模块接收到的正向扫描信号、 正向选择信号、 反向 扫描信号和反向选择信号实现双向扫描的功能。

下面结合说明书附图, 对本发明实施例提供的一种移位寄存单元、 栅极 驱动装置及显示装置的具体实施方式进行说明。

本发明实施例提供的一种移位寄存单元, 如图 2所示, 包括驱动模块 21 和输出模块 22; 驱动模块 21和输出模块 22相连; 其中, 驱动模块 21和输 出模块 22相连的连接点为上拉结点 PU;

驱动模块 21 ,用于在正向选择信号 CHOF为第一电平信号且正向扫描信 号 VF为第一电平信号时, 控制上拉结点 PU的信号为第一电平信号, 在正向 选择信号 CHOF由第一电平信号变为第二电平信号且正向扫描信号 VF为第 一电平信号时, 控制上拉结点 PU 的信号为第一电平信号; 并在反向选择信 号 CHOB为第一电平信号且正向扫描信号 VF为第一电平信号时, 控制上拉 结点的信号为第二电平信号; 以及在反向选择信号 CHOB为第一电平信号且 反向扫描信号 VB为第一电平信号时,控制上拉结点 PU的信号为第一电平信 号, 并在反向选择信号 CHOB由第一电平信号变为第二电平信号且反向扫描 信号 VB为第一电平信号时, 控制上拉结点的信号为第一电平信号; 并在正 向选择信号 CHOF为第一电平信号且反向扫描信号 VB为第一电平信号, 控 制上拉结点的信号为第二电平信号;

输出模块, 用于在上拉结点 PU的信号为第一电平信号时, 将接收到的 时钟信号 CLK从该移位寄存单元的输出端 OUTPUT输出,并在上拉结点 PU 的信号为第二电平信号时,控制该移位寄存单元的输出端 OUTPUT停止输出 接收到的时钟信号 CLK;

其中, 正向选择信号 CHOF为该移位寄存单元的前一级移位寄存单元的 输出端输出的信号, 反向选择信号 CHOB为该移位寄存单元的后一级移位寄 存单元的输出端输出的信号。即,若该移位寄存单元为第 K级移位寄存单元, 则第 K级移位寄存单元接收到的正向选择信号 CHOF为第 K-1级移位寄存单 元的输出端输出的信号; 第 K级移位寄存单元接收到的反向选择信号 CHOB 为第 K+1级移位寄存单元的输出端输出的信号。

进一步地, 本发明实施例提供的移位寄存单元中的驱动模块, 如图 3所 示, 包括第一晶体管 Ml和第二晶体管 M2;

第一晶体管 Ml的第一极接收正向扫描信号 VF,第一晶体管 Ml的栅极 接收正向选择信号 CHOF, 第一晶体管 Ml的第二极连接上拉结点 PU; 第二 晶体管 M2的第一极接收反向扫描信号 VB, 第二晶体管 M2的栅极接收反向 选择信号 CHOB, 第二晶体管 M2的第二极连接上拉结点 PU;

第一晶体管 Ml用于在正向选择信号 CHOF为第一电平信号时导通, 使 得上拉结点 PU接收正向扫描信号 VF;并在正向选择信号 CHOF为第二电平 信号时截止, 使得上拉结点 PU不再接收正向扫描信号 VF;

第二晶体管 M2用于在反向选择信号 CHOB为第一电平信号时导通, 使 得上拉结点 PU接收反向扫描信号 VB;并在反向选择信号 CHOB为第二电平 信号时截止, 使得上拉结点 PU不再接收反向扫描信号 VB。

进一步地, 本发明实施例提供的移位寄存单元中的输出模块, 如图 3所 示, 包括第三晶体管 M3和第一电容 C1;

第三晶体管 M3的第一极接收时钟信号 CLK, 第三晶体管 M3的栅极连 接上拉结点 PU, 第三晶体管 M3 的第二极连接该移位寄存单元的输出端 OUTPUT; 第一电容 C1的一端连接上拉结点 PU, 第一电容 C1的另一端连 接第三晶体管 M3的第二极; 第三晶体管 M3用于: 在上拉结点 PU的信号为第一电平信号时导通, 使得该移位寄存单元的输出端 OUTPUT输出第三晶体管 M3的第一极接收到 的时钟信号 CLK; 并在上拉结点 PU的信号为第二电平信号时截止, 使得该 移位寄存单元的输出端 OUTPUT不再输出接收到的时钟信号 CLK。

在正向扫描时, 正向扫描信号 VF为第一电平信号, 反向扫描信号 VB 为第二电平信号, 当正向选择信号 CHOF为第一电平信号时, 上拉结点 PU 接收到正向扫描信号 VF, 此时, 上拉结点 PU的信号为第一电平信号, 上拉 结点 PU的信号被第一电容 C1存储;当正向选择信号 CHOF由第一电平信号 变为第二电平信号时, 上拉结点 PU不再接收正向扫描信号 VF, 但是, 由于 第一电容 C1的存在, 上拉结点 PU的信号保持第一电平信号。 当反向选择信 号 CHOB为第一电平信号时,上拉结点 PU接收反向扫描信号 VB, 由于此时 反向扫描信号 VB为第二电平信号, 因此,上拉结点 PU的信号由第一电平信 号变为第二电平信号, 当反向选择信号 CHOB变为第二电平信号时, 上拉结 点 PU不再接收反向扫描信号 VB, 但是, 由于第一电容 C1的存在, 上拉结 点 PU的信号保持第二电平信号。

较佳地, 本发明实施例提供的移位寄存单元, 如图 4所示, 还包括第一 下拉模块 23;第一下拉模块 23分别连接上拉结点 PU和移位寄存单元的输出 端 OUTPUT, 第一下拉模块 23连接第二电平信号输入端 24; 第一下拉模块 23用于: 在接收到的下拉信号 PDS为第一电平信号且上拉结点 PU的信号为 第二电平信号时, 控制上拉结点 PU和移位寄存单元的输出端 OUTPUT均连 接第二电平信号输入端 24; 并在上拉结点 PU的信号为第一电平信号时, 控 制上拉结点 PU和移位寄存单元的输出端 OUTPUT均与第二电平信号输入端 24断开。 其中, 下拉信号 PDS为正向扫描信号 VF和反向扫描信号 VB中的 第一电平信号, 即正向扫描时下拉信号 PDS为正向扫描信号 VF, 反向扫描 时下拉信号 PDS为反向扫描信号 VB; 或者下拉信号 PDS为时钟信号 CLK。

由于第一下拉模块 23在接收到的下拉信号 PDS为第一电平信号且上拉 结点 PU的信号为第二电平信号时, 控制移位寄存单元的输出端 OUTPUT连 接第二电平信号输入端 24; 也就是说, 在移位寄存单元的输出端 OUTPUT 不再将接收到的时钟信号 CLK输出时,控制移位寄存单元的输出端 OUTPUT 连接第二电平信号输入端 24, 使得移位寄存单元的输出端输出稳定的信号, 即第二电平信号, 从而避免在与该移位寄存单元相连的栅极线未被选中的时 间段,该移位寄存单元的输出端 OUTPUT由于受到时钟信号的影响而产生较 大的噪声。

进一步地, 如图 5所示, 本发明实施例提供的移位寄存单元中的第一下 拉模块包括第一下拉驱动单元 231和第一下拉单元 232; 第一下拉驱动单元 231分别连接上拉结点 PU、 第二电平信号输入端 24和第一下拉单元 232, 第 一下拉单元 232分别连接上拉结点 PU、移位寄存单元的输出端 0UTTPUT和 第二电平信号输入端 24; 第一下拉驱动单元用于: 在接收到的下拉信号 PDS 为第一电平信号且上拉结点 PU 的信号为第二电平信号时, 向第一下拉单元 232输出第一电平信号; 并在上拉结点 PU的信号为第一电平信号时, 向第一 下拉单元 232输出第二电平信号; 第一下拉单元 232用于: 在接收到第一下 拉驱动单元 231输出的第一电平信号时, 将上拉结点 PU和移位寄存单元的 输出端 OUTPUT分别与第二电平信号输入端 24接通; 并在接收到第一下拉 驱动单元 231输出的第二电平信号时, 将上拉结点 PU和移位寄存单元的输 出端 OUTPUT分别与第二电平信号输入端 24断开。

进一步地, 如图 6所示, 本发明实施例提供的移位寄存单元中的第一下 拉单元包括第四晶体管 M4和第五晶体管 M5; 第四晶体管 M4的第一极连接 上拉结点 PU, 第四晶体管 M4的栅极接收第一下拉驱动单元输出的信号, 第 四晶体管 M4的第二极连接第二电平信号输入端 24; 第五晶体管 M5的第一 极连接移位寄存单元的输出端 OUTPUT, 第五晶体管 M5的栅极接收第一下 拉驱动单元输出的信号, 第五晶体管 M5 的第二极连接第二电平信号输入端 24; 第四晶体管 M4用于: 在接收到第一下拉驱动单元输出的第一电平信号 时导通, 从而将上拉结点 PU与第二电平信号输入端 24相连, 并在接收到第 一下拉驱动单元输出的第二电平信号时截止, 使得上拉结点 PU与第二电平 信号输入端 24断开; 第五晶体管 M5用于: 在接收到第一下拉驱动单元输出 的第一电平信号时导通, 从而将移位寄存单元的输出端与第二电平信号输入 端 24相连, 并在接收到第一下拉驱动单元输出的第二电平信号时截止, 以使 得移位寄存单元的输出端与第二电平信号输入端 24断开。

进一步地, 如图 6所示, 第一下拉驱动单元包括第六晶体管 M6、 第七 晶体管 M7和第八晶体管 M8, 第一下拉驱动单元接收到的下拉信号 PDS为 正向扫描信号 VF和反向扫描信号 VB中的第一电平信号;第六晶体管 M6的 第一极接收正向扫描信号 VF,第六晶体管 M6的栅极接收正向扫描信号 VF, 第六晶体管 M6的第二极向第一下拉单元输出信号,即向第四晶体管 T4的栅 极和第五晶体管 T5的栅极输出信号;第七晶体管 M7的第一极接收反向扫描 信号 VB, 第七晶体管 M7的栅极接收反向扫描信号 VB, 第七晶体管 M7的 第二极连接第六晶体管 M6的第二极; 第八晶体管 M8的第一极连接第六晶 体管 M6的第二极, 第八晶体管 M8 的栅极连接上拉结点 PU, 第八晶体管 M8的第二极连接第二电平信号输入端 24; 第六晶体管 M6用于: 在正向扫 描信号 VF为第一电平信号时导通,并在正向扫描信号 VF为第二电平信号时 截止; 第七晶体管 M7用于: 在反向扫描信号 VB为第一电平信号时导通, 并在反向扫描信号 VB为第二电平信号时截止; 第八晶体管 M8用于: 在上 拉结点 PU的信号为第一电平信号时导通,并在上拉结点 PU的信号为第二电 平信号时截止。

当移位寄存单元采用图 3所示的结构时, 在与该移位寄存单元相连的栅 极线未被选中的时间段内, 由于正向选择信号 CHOF和反向选择信号 CHOB 均为第二电平信号, 即第一晶体管 Ml和第二晶体管 M2均截止, 上拉结点 PU浮空,第一电容 C1上存储的第二电平信号可以控制第三晶体管 M3截止, 但在这一时间段内,时钟信号 CLK的第一电平信号会耦合到移位寄存单元的 输出端 OUTPUT,从而在移位寄存单元的输出端 OUTPUT产生噪声。 而当移 位寄存单元采用图 6所示的结构时, 在与该移位寄存单元相连的栅极线未被 选中的时间段内, 虽然, 第一晶体管 Ml和第二晶体管 M2均截止, 但是由 于正向扫描信号 VF和反向扫描信号 VB之一为第一电平信号, 上拉结点 PU 可以通过第四晶体管 M4连接第二电平信号输入端 24, 从而维持一个稳定的 电压信号, 并且移位寄存单元的输出端 OUTPUT也可以通过第五晶体管 M5 连接第二电平信号输入端 24, 从而使时钟信号 CLK的第一电平信号耦合到 移位寄存单元的输出端 OUTPUT的噪声释放到第二电平信号输入端 24,避免 这些噪声传递到与该移位寄存单元相连的栅极线上。

进一步地, 如图 7所示, 当第一下拉驱动单元接收到的下拉信号 PDS为 时钟信号 CLK时, 第一下拉驱动单元包括第九晶体管 M9、 第十晶体管 M10 和第十一晶体管 Mil; 第九晶体管 M9的第一极接收时钟信号 CLK, 第九晶 体管 M9的栅极接收时钟信号 CLK, 第九晶体管 M9的第二极向第一下拉单 元输出信号, 即向第四晶体管 M4的栅极和第五晶体管 M5的栅极输出信号; 第十晶体管 M10的第一极接收时钟信号 CLK, 第十晶体管 M10的栅极连接 第九晶体管 M9的第二极, 第十晶体管 M10的第二极连接第九晶体管 M9的 第二极; 第十一晶体管 Mil的第一极连接第九晶体管 M9的第二极, 第十一 晶体管 Mil的栅极连接上拉结点 PU, 第十一晶体管 Mil的第二极连接第二 电平信号输入端 24; 第十一晶体管 Mil用于: 在上拉结点 PU的信号为第一 电平信号时导通, 使得第四晶体管 M4的栅极和第五晶体管 M5的栅极分别 与第二电平信号输入端 24连接, 即使得第四晶体管 M4和第五晶体管 M5均 截止; 并在上拉结点 PU 的信号为第二电平信号时截止, 以使得第四晶体管 M4的栅极和第五晶体管 M5的栅极均与第二电平信号输入端 24断开, 从而 在时钟信号 CLK为第一电平信号时, 第四晶体管 M4和第五晶体管 M5均能 够导通。

当移位寄存单元采用图 6所示的结构时, 在与该移位寄存单元相连的栅 极线未被选中的时间段内, 虽然第四晶体管 M4和第五晶体管 M5均可以导 通, 从而使上拉结点 PU保持稳定的电压信号, 并将时钟信号 CLK耦合到移 位寄存单元的输出端 OUTPUT的噪声释放到第二电平信号输入端 24, 但是, 由于在与该移位寄存单元相连的栅极线未被选中的时间段内,第四晶体管 M4 的栅极和第五晶体管 M5的栅极一直接收第一电平信号,使得第四晶体管 M4 和第五晶体管 M5—直保持导通, 这样会使得第四晶体管 M4和第五晶体管 M5的阈值电压发生偏移, 从而影响该移位寄存单元的使用寿命。

然而, 当移位寄存单元采用图 7所示的结构时, 在与该移位寄存单元相 连的栅极线未被选中的时间段内, 只有时钟信号 CLK为第一电平信号时, 第 四晶体管 M4的栅极和第五晶体管 M5的栅极才能够接收到第一电平信号, 第四晶体管 M4和第五晶体管 M5才能够导通,此时,第四晶体管 M4可以使 上拉结点 PU的信号保持第二电平信号,第五晶体管 M5可以将时钟信号 CLK 的第一电平信号耦合到移位寄存单元的输出端 OUTPUT的噪声释放到第二电 平信号输入端; 而在时钟信号 CLK为第二电平信号时, 第四晶体管 M4的栅 极和第五晶体管 M5的栅极接收第二电平信号, 第四晶体管 M4和第五晶体 管 M5截止, 此时, 由于移位寄存单元的输出端输出的是第二电平信号, 因 此时钟信号 CLK 的第二电平信号不会影响移位寄存单元的输出端输出的信 号。 因此, 移位寄存单元采用图 7所示的结构时, 第四晶体管 M4和第五晶 体管 M5 不会长时间保持导通, 克服了长时间导通导致的晶体管的阈值电压 偏移的问题, 延长了移位寄存单元的使用寿命。 进一步地, 如图 8所示, 本发明实施例提供的移位寄存单元还包括第二 下拉模块 25,第二下拉模块 25分别连接上拉结点 PU和第二电平信号输入端 24; 第二下拉模块 25用于: 在反向扫描信号 VB为第二电平信号且正向反馈 信号 FBF为第一电平信号时,控制上拉结点 PU连接第二电平信号输入端 24; 并在反向扫描信号 VB为第一电平信号时,控制上拉结点 PU不再与第二电平 信号输入端 24连接, 以及在反向扫描信号 VB为第二电平信号且正向反馈信 号 FBF为第二电平信号时, 控制上拉结点 PU不再与第二电平信号输入端 24 连接; 其中, 正向反馈信号 FBF为该移位寄存单元的后一级移位寄存单元的 输出端输出的信号, 若该移位寄存单元为第 M级移位寄存单元, 该移位寄存 单元接收到的正向反馈信号 FBF为第 M+1级移位寄存单元的输出端输出的 信号。

进一步地, 如图 8所示, 本发明实施中提供的移位寄存单元还包括第三 下拉模块 26;第三下拉模块 26分别连接上拉结点 PU和第二电平信号输入端 24; 第三下拉模块 26用于: 在正向扫描信号 VF为第二电平信号且反向反馈 信号 FBB为第一电平信号时,控制上拉结点 PU连接第二电平信号输入端 24; 并在正向扫描信号 VF为第一电平信号时,控制上拉结点 PU不再与第二电平 信号输入端 24相连, 以及在正向扫描信号 VF为第二电平信号且反向反馈信 号 FBB为第二电平信号时,控制上拉结点 PU不再与第二电平信号输入端 24 相连; 其中, 反向反馈信号为所述移位寄存单元的前一级移位寄存单元的输 出端输出的信号, 若该移位寄存单元为第 M级移位寄存单元, 该移位寄存单 元接收到的反向反馈信号 FBB为第 M-1级移位寄存单元的输出端输出的信 号。

其中, 本发明实施例提供的移位寄存单元可以仅包含第二下拉模块, 也 可以仅包含第三下拉模块,还可以既包含第二下拉模块又包含第三下拉模块。

当本发明实施例提供的移位寄存单元既包含第二下拉模块又包含第三下 拉模块时,本发明实施例提供的移位寄存单元可以采用图 9或者图 10所示的 结构。 在图 9或者图 10中, 第二下拉模块包括第十二晶体管 M12、 第十三晶 体管 M13、 第十四晶体管 M14和第十五晶体管 M15; 第十二晶体管 M12的 第一极接收正向反馈信号 FBF, 第十二晶体管 M12的栅极接收正向反馈信号 FBF, 第十二晶体管 M12的第二极连接第十四晶体管 M14的第一极; 第十三 晶体管 M13的第一极接收正向反馈信号 FBF, 第十三晶体管 M13的栅极连 接第十四晶体管 M14的第一极, 第十三晶体管 M13的第二极连接第十四晶 体管 M14的第一极; 第十四晶体管 M14的栅极接收反向扫描信号 VB, 第十 四晶体管 M14的第二极连接第二电平信号输入端 24; 第十五晶体管 M15的 第一极连接上拉结点 PU, 第十五晶体管 M15的栅极连接第十四晶体管 M14 的第一极, 第十五晶体管 M15的第二极连接第二电平信号输入端 24; 第十四 晶体管 M14用于: 在接收到的反向扫描信号 VB为第一电平信号时导通, 以 使得第十五晶体管 M15截止,上拉结点 PU不能通过第十五晶体管 M15连接 第二电平信号输入端 24; 并在接收到的反向扫描信号 VB为第二电平信号时 截止,以使得在正向反馈信号 FBF为第一电平信号时第十五晶体管 M15导通, 从而使上拉结点 PU通过第十五晶体管 M15连接第二电平信号输入端 24; 第 十五晶体管 M15用于: 在第十四晶体管 M14的第一极的信号为第二电平信 号时截止, 并在第十四晶体管 M14的第一极的信号为第一电平信号时导通。

在如图 9或者图 10所示的移位寄存单元中,第三下拉模块包括第十六晶 体管 M16、 第十七晶体管 M17、 第十八晶体管 M18和第十九晶体管 M19; 第十六晶体管 M16的第一极接收反向反馈信号 FBB, 第十六晶体管 M16的 栅极接收反向反馈信号 FBB,第十六晶体管 M16的第二极连接第十八晶体管 M18的第一极; 第十七晶体管 M17的第一极接收反向反馈信号 FBB,第十七 晶体管 M17的栅极连接第十八晶体管 M18的第一极, 第十七晶体管 M17的 第二极连接第十八晶体管 M18的第一极; 第十八晶体管 M18的栅极接收正 向扫描信号 VF, 第十八晶体管 M18的第二极连接第二电平信号输入端 24; 第十九晶体管 M19的第一极连接上拉结点 PU, 第十九晶体管 M19的栅极连 接第十八晶体管 M18的第一极, 第十九晶体管 M19的第二极连接第二电平 信号输入端 24; 第十八晶体管 M18用于: 在接收到的正向扫描信号 VF为第 一电平信号时导通, 以使得第十九晶体管 M19截止, 上拉结点 PU不能通过 第十九晶体管 M19 连接第二电平信号输入端; 并在接收到的正向扫描信号 VF为第二电平信号时截止, 以使得在反向反馈信号 FBB为第一电平信号时 第十九晶体管 M19导通,从而使上拉结点 PU通过第十九晶体管 M19连接第 二电平信号输入端 24; 第十九晶体管 M19用于: 在第十八晶体管 M18的第 一极的信号为第二电平信号时截止, 并在第十八晶体管 M18的第一极的信号 为第一电平信号时导通。

进一步地, 本发明实施例提供的移位寄存单元还包括复位模块。 其中, 本发明实施例提供的移位寄存单元可以包含下列三个模块中的至少一个模 块: 第二下拉模块、 第三下拉模块、 复位模块。 图 11所示的移位寄存单元中 仅包含复位模块。 图 12所示的移位寄存单元中包含第二下拉模块、 第三下拉 模块和复位模块。 图 11或者图 12中的复位模块 27, 分别连接移位寄存单元 的输出端 OUTPUT和第二电平信号输入端 24; 复位模块 27用于: 在接收到 的复位信号 RST为第一电平信号时将移位寄存单元的输出端 OUTPUT与第 二电平信号输入端 24接通, 并在接收到的复位信号 RST为第二电平信号时, 不再将移位寄存单元的输出端 OUTPUT与第二电压信号输入端 24接通。

当本发明实施例提供的移位寄存单元中仅包括复位模块时, 本发明实施 例提供的移位寄存单元可以采用图 13或者图 14所示的结构。 当本发明实施 例提供的移位寄存单元中包括第二下拉模块、 第三下拉模块和复位模块时, 本发明实施例提供的移位寄存单元可以采用图 15或者图 16所示的结构。

在图 13、 图 14、 图 15和图 16任一图所示的移位寄存单元中, 复位模块 包括第二十晶体管 M20;第二十晶体管 M20的第一极连接移位寄存单元的输 出端 OUTPUT,第二十晶体管 M20的栅极接收复位信号 RST,第二十晶体管 M20的第二极连接第二电平信号输入端 24; 第二十晶体管 M20用于: 在接 收到的复位信号 RST为第一电平信号时导通, 以使得移位寄存单元的输出端 OUTPUT与第二电平信号输入端 24相连; 并在接收到的复位信号 RST为第 二电平信号时截止, 以使得移位寄存单元的输出端 OUTPUT不再通过第二十 晶体管 M20与第二电平信号输入端 24相连。

对于液晶显示领域或者 OLED领域的晶体管来说, 漏极和源极没有明确 的区别, 因此本发明实施例中所提到的晶体管的第一极可以为晶体管的源极 (或漏极), 晶体管的第二极可以为晶体管的漏极(或源极)。 如果晶体管的 源极为第一极, 那么该晶体管的漏极为第二极; 如果晶体管的漏极为第一极, 那么晶体管的源极为第二极。

若本发明实施例中提到的晶体管为 N型晶体管, 那么第一电平信号为高 电平信号, 第二电平信号为低电平信号, 第二电平信号输入端为低电平信号 输入端; 若本发明实施例中提到的晶体管为 P型晶体管, 那么第一电平信号 为低电平信号, 第二电平信号为高电平信号, 第二电平信号输入端为高电平 信号输入端。

为了进一步说明本发明实施例提供的移位寄存单元, 下面以本发明实施 例中提到的晶体管为 N型晶体管为例, 并结合图 17和图 18所示的时序图说 明本发明实施例提供的移位寄存单元的工作原理, 其中, 图 17为正向扫描时 移位寄存单元的工作时序图, 图 18 为反向扫描时移位寄存单元的工作时序 图。

如图 17所示, 正向扫描时, 正向扫描信号 VF为高电平信号, 反向扫描 信号 VB为低电平信号, 以第 k级移位寄存单元为例, 假设第 k级移位寄存 单元将第一时钟信号 CLK1作为接收到的时钟信号 CLK, 本发明实施例提供 的移位寄存单元(图 13、 图 14、 图 15和图 16 ) 的工作时序包含 5个阶段。

第 1 阶段, 第 k-1 级移位寄存单元输出高电平信号, 即正向选择信号 CHOF为高电平信号, 第一晶体管 Ml导通, 上拉结点 PU接收到正向扫描信 号 VF, 因此, 上拉结点 PU的信号为高电平信号, 第三晶体管 M3导通, 第 一时钟信号 CLK1从移位寄存单元的输出端 OUTPUT输出, 此时, 由于第一 时钟信号 CLK1为低电平信号, 因此, 第 k级移位寄存单元输出的信号 OUT ( k ) 为低电平信号。

第 2 阶段, 第 k-1 级移位寄存单元输出低电平信号, 即正向选择信号

CHOF为低电平信号, 第一晶体管 Ml截止, 上拉结点 PU浮空, 但是由于第 一电容 C1的存储作用, 因此, 上拉结点 PU的信号保持第一电平信号, 第三 晶体管 M3保持导通, 此时, 由于第一时钟信号 CLK1为高电平信号, 因此, 第 k级移位寄存单元输出的信号 OUT ( k )为高电平信号, 并且上拉结点 PU 的信号的电平再次升高, 并且第 k级移位寄存单元输出的信号 OUT ( k )作 为第 k+1级移位寄存单元的正向选择信号 CHOF, 因此, 此时第 k+1级移位 寄存单元也会将接收到的第二时钟信号 CLK2从第 k+1级移位寄存单元的输 出端输出。

第 3 阶段, 第 k-1 级移位寄存单元输出低电平信号, 即正向选择信号 CHOF为低电平信号,第一晶体管 Ml截止,但是,此时,第二时钟信号 CLK2 为高电平信号, 且第 k+1级移位寄存单元会将接收到的第二时钟信号 CLK2 从第 k+1级移位寄存单元的输出端输出, 因此, 反向选择信号 CHOB为高电 平信号, 因此, 第二晶体管 M2导通, 上拉结点 PU接收反向扫描信号 VB, 由于反向扫描信号 VB为低电平信号,因此上拉结点 PU的信号为低电平信号。 并且在图 15和图 16所示的移位寄存单元中, 由于反向扫描信号 VB为低电 平信号, 因此, 第十四晶体管 M14截止, 而由于正向反馈信号 FBF (图 17 中未示出)为高电平信号, 因此, 第十四晶体管 M14的第一极的信号为高电 平信号, 因此, 第十五晶体管 M15导通, 上拉结点 PU与第二电压信号输入 端 24, 即低电平信号输入端相连, 因此, 上拉结点 PU的信号为低电平信号。

第 4阶段, 由于上拉结点 PU为低电平信号, 因此, 图 13和图 15中所 示的移位寄存单元中,第八晶体管 M8截止, 由于正向扫描信号 VF为高电平 信号, 因此, 第六晶体管 M6导通, 第八晶体管 M8的第一极接收正向扫描 信号 VF, 第八晶体管 M8的第一极的信号为高电平信号, 因此, 第四晶体管 M4和第五晶体管 M5均导通, 上拉结点 PU和第 k级移位寄存单元的输出端 OUTPUT分别与第二电压信号输入端 24, 即低电平信号输入端相连。 图 14 和图 16中所示的移位寄存单元中, 第十一晶体管 Mil截止, 第十一晶体管 Mil的第一极接收第一时钟信号 CLK1 , 当第一时钟信号 CLK1为高电平信 号时, 第十一晶体管 Mil的第一极的信号为高电平信号, 因此, 第四晶体管 M4和第五晶体管 M5均导通, 上拉结点 PU和第 k级移位寄存单元的输出端 OUTPUT分别与第二电压信号输入端 24, 即低电平信号输入端相连。 因此, 在第 4阶段, 第 k级移位寄存单元的输出端 OUTPUT输出低电平信号。

第 5阶段, 复位信号 RST为高电平信号, 因此, 第二十晶体管 M20导 通,第 k级移位寄存单元的输出端 OUTPUT与第二电压信号输入端 24, 即低 电平信号输入端相连,第 k级移位寄存单元的输出端 OUTPUT输出低电平信 号。

之后,当复位信号 RST为高电平信号时,移位寄存单元保持在第 5阶段, 当复位信号 RST为低电平信号时, 移位寄存单元保持在第 4阶段, 直至本发 明实施例提供的移位寄存单元接收到的正向选择信号 CHOF为高电平信号时 再重新执行第 1阶段。

如图 18所示, 反向扫描时, 反向扫描信号 VB为高电平信号, 正向扫描 信号 VF为低电平信号, 以第 k级移位寄存单元为例, 假设第 k级移位寄存 单元将第一时钟信号 CLK1作为接收到的时钟信号 CLK, 本发明实施例提供 的移位寄存单元(图 13、 图 14、 图 15和图 16 ) 的工作时序包含 5个阶段。

第 1 阶段, 第 k+1 级移位寄存单元输出高电平信号, 即反向选择信号 CHOB为高电平信号,第二晶体管 M2导通,上拉结点 PU接收到反向扫描信 号 VB, 因此, 上拉结点 PU的信号为高电平信号, 第三晶体管 M3导通, 第 一时钟信号 CLK1从移位寄存单元的输出端 OUTPUT输出, 此时, 由于第一 时钟信号 CLK1为低电平信号, 因此, 第 k级移位寄存单元输出的信号 OUT ( k ) 为低电平信号。

第 2 阶段, 第 k+1 级移位寄存单元输出低电平信号, 即反向选择信号 CHOB为低电平信号, 第二晶体管 M2截止, 上拉结点 PU浮空,但是由于第 一电容 C1的存储作用, 因此, 上拉结点 PU的信号保持高电平信号, 第三晶 体管 M3保持导通, 此时, 由于第一时钟信号 CLK1为高电平信号, 因此, 第 k级移位寄存单元输出的信号 OUT ( k )为高电平信号, 并且上拉结点 PU 的信号的电平再次升高, 并且第 k级移位寄存单元输出的信号 OUT ( k )作 为第 k-1级移位寄存单元的反向选择信号 CHOB, 因此,此时第 k-1级移位寄 存单元也会将接收到的第零时钟信号 CLK0从第 k-1级移位寄存单元的输出 端输出。

第 3 阶段, 第 k+1 级移位寄存单元输出低电平信号, 即反向选择信号 CHOB为低电平信号,第二晶体管 M2截止,但是,此时,第零时钟信号 CLK0 为高电平信号, 且第 k-1 级移位寄存单元会将接收到的第零时钟信号 CLK0 从第 k-1级移位寄存单元的输出端输出, 因此, 正向选择信号 CHOF为高电 平信号, 因此, 第一晶体管 Ml导通, 上拉结点 PU接收正向扫描信号 VF, 由于正向扫描信号 VF为低电平信号,因此上拉结点 PU的信号为低电平信号。 并且在图 15和图 16所示的移位寄存单元中, 由于正向扫描信号 VF为低电 平信号, 因此, 第十八晶体管 M18截止, 而由于反向反馈信号 FBB (图 18 中未示出)为高电平信号, 因此, 第十八晶体管 M18的第一极的信号为高电 平信号, 因此, 第十九晶体管 M19导通, 上拉结点 PU与第二电压信号输入 端 24, 即低电平信号输入端相连, 因此, 上拉结点 PU的信号为低电平信号。

第 4阶段, 由于上拉结点 PU为低电平信号, 因此, 图 13和图 15中所 示的移位寄存单元中, 第八晶体管 M8截止, 由于反向扫描信号 VB为高电 平信号, 因此, 第七晶体管 M7导通, 第八晶体管 M8的第一极接收反向扫 描信号 VB, 第八晶体管 M8的第一极的信号为高电平信号, 因此, 第四晶体 管 M4和第五晶体管 M5均导通,上拉结点 PU和第 k级移位寄存单元的输出 端 OUTPUT分别与第二电压信号输入端 24, 即低电平信号输入端相连。 图 14和图 16中所示的移位寄存单元中, 第十一晶体管 Mil截止, 第十一晶体 管 Mil的第一极接收第一时钟信号 CLK1 , 当第一时钟信号 CLK1为高电平 信号时, 第十一晶体管 Mil的第一极的信号为高电平信号, 因此, 第四晶体 管 M4和第五晶体管 M5均导通,上拉结点 PU和第 k级移位寄存单元的输出 端 OUTPUT分别与第二电压信号输入端 24,即低电平信号输入端相连。因此, 在第 4阶段, 第 k级移位寄存单元的输出端 OUTPUT输出低电平信号。

第 5阶段, 复位信号 RST为高电平信号, 因此, 第二十晶体管 M20导 通,第 k级移位寄存单元的输出端 OUTPUT与第二电压信号输入端 24, 即低 电平信号输入端相连,第 k级移位寄存单元的输出端 OUTPUT输出低电平信 号。

之后,当复位信号 RST为高电平信号时,移位寄存单元保持在第 5阶段, 当复位信号 RST为低电平信号时, 移位寄存单元保持在第 4阶段, 直至本发 明实施例提供的移位寄存单元接收到的反向选择信号 CHOB为高电平信号时 再重新执行第 1阶段。

P型晶体管与 N型晶体管的区别仅在于: P型晶体管在栅极接收到的信 号为低电平信号时导通, 而在栅极接收到的信号为高电平信号时截止; N型 晶体管在栅极接收到的信号为高电平信号时导通, 而在栅极接收到的信号为 低电平信号时截止。 因此, 包含的晶体管均为 P型晶体管的移位寄存单元与 包含的晶体管均为 N型晶体管的移位寄存单元的工作原理类似, 在此不再赘 述。

本发明实施例还提供一种栅极驱动装置,如图 19所示,该装置包括 N+2 级本发明实施例提供的移位寄存单元, 第 n级移位寄存单元将第 mod ( n/4 ) 时钟信号作为接收到的时钟信号 CLK, 其中, η=0, Ι,. , .,Ν, N+1 , N为正整 数; 由于 mod ( n/4 ) 的值为 0, 1 , 2, 3中的一个, 因此, 当 n=l时, 第一 级移位寄存单元将第一时钟信号 CLK1作为接收到的时钟信号 CLK, 当 n=2 时,第二级移位寄存单元将第二时钟信号 CLK2作为接收到的时钟信号 CLK, 当 n=3时, 第三级移位寄存单元将第三时钟信号 CLK3作为接收到的时钟信 号 CLK, 当 n=4时, 第四级移位寄存单元将第零时钟信号 CLK0作为接收到 的时钟信号 CLK, 以此类推, 第 n级移位寄存单元将第 mod ( n/4 )时钟信号 作为接收到的时钟信号 CLK。除第零级移位寄存单元和第 N+1级移位寄存单 元之外, 每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作 为正向选择信号, 并接收自身的后一级移位寄存单元输出的信号作为反向选 择信号; 即第 n级移位寄存单元接收第 n-1级移位寄存单元输出的信号 OUT ( n-1 )作为正向选择信号 CHOF, 第 n级移位寄存单元接收第 n+1级移位寄 存单元输出的信号 OUT ( n+1 )作为反向选择信号 CHOB。 第零级移位寄存 单元接收初始触发信号 STV作为正向选择信号 CHOF, 并接收第一级移位寄 存单元输出的信号 OUT ( 1 )作为反向选择信号 CHOB; 第 N+1级移位寄存 单元接收初始触发信号 STV作为反向选择信号 CHOB,第 N+1级移位寄存单 元接收第 N级移位寄存单元输出的信号 OUT ( N )作为正向选择信号 CHOF。

本发明实施例还提供一种栅极驱动装置,如图 20所示,该装置包括 N+2 级本发明实施例提供的移位寄存单元, 第 n级移位寄存单元将第 mod ( n/4 ) 时钟信号作为接收到的时钟信号, 其中, η=0, Ι,. , .,Ν, N+1 , N为正整数; 由于 mod ( n/4 ) 的值为 0, 1 , 2, 3中的一个, 因此, 当 n=0时, 第零级移 位寄存单元将第零时钟信号 CLK0作为接收到的时钟信号 CLK, 当 n=l时, 第一级移位寄存单元将第一时钟信号 CLK1作为接收到的时钟信号 CLK, 当 n=2时, 第二级移位寄存单元将第二时钟信号 CLK2作为接收到的时钟信号 CLK, 当 n=3时, 第三级移位寄存单元将第三时钟信号 CLK3作为接收到的 时钟信号 CLK, 当 n=4时, 第四级移位寄存单元将第零时钟信号 CLK0作为 接收到的时钟信号 CLK, 以此类推, 第 n级移位寄存单元将第 mod ( n/4 )时 钟信号作为接收到的时钟信号 CLK。 除第零级移位寄存单元、 第一级移位寄 存单元、 第 N级移位寄存单元和第 N+1级移位寄存单元之外, 每一级移位寄 存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号和反向 反馈信号, 并接收自身的后一级移位寄存单元输出的信号作为反向选择信号 和正向反馈信号; 即第 n级移位寄存单元接收第 n-1级移位寄存单元输出的 信号 OUT ( n-1 )作为正向选择信号 CHOF和反向反馈信号 FBB, 第 n级移 位寄存单元接收第 n+1级移位寄存单元输出的信号 OUT ( n+1 )作为反向选 择信号 CHOB和正向反馈信号 FBF。 第一级移位寄存单元接收初始触发信号 STV作为正向选择信号 CHOF, 并接收第零级移位寄存单元输出的信号 OUT ( 0 )作为反向反馈信号 FBB, 并接收第二级移位寄存单元输出的信号 OUT ( 2 )作为反向选择信号 CHOB和正向反馈信号 FBF; 第 N级移位寄存单元 接收初始触发信号 STV作为反向选择信号 CHOB,并接收第 N+1级移位寄存 单元输出的信号 OUT ( N+1 )作为正向反馈信号 FBF, 并接收第 N-1级移位 寄存单元输出的信号 OUT ( N-1 )作为正向选择信号 CHOF和反向反馈信号 FBB; 第零级移位寄存单元接收第一级移位寄存单元输出的信号 OUT ( 1 )作 为反向选择信号 CHOB,第 N+1级移位寄存单元接收第 N级移位寄存单元输 出的信号 OUT ( N )作为正向选择信号 CHOF。

图 21为本发明实施例提供的栅极驱动装置正向扫描时的时序图。

当采用图 19所示的栅极驱动装置时,假设第 n级移位寄存单元将第三时 钟信号 CLK3作为接收到的时钟信号。 当栅极驱动装置正向扫描时, 正向扫 描信号 VF为高电平信号, 反向扫描信号 VB为低电平信号, 初始触发信号 STV在每一帧开始时向第一级移位寄存单元提供正向选择信号 CHOF, 当第 一时钟信号 CLK1为高电平信号时, 第一级移位寄存单元输出高电平信号, 即 OUT ( 1 )为高电平信号, OUT ( 1 ) 同时作为第二级移位寄存单元的正向 选择信号 CHOF。 第 n-2级移位寄存单元输出的信号 OUT ( n-2 )作为第 n-1 级移位寄存单元的正向选择信号 CHOF, 当 OUT ( n-2 )为高电平信号时, 第 n-1级移位寄存单元将第二时钟信号 CLK2输出, 此时, 第 n-1级移位寄存单 元输出的信号 OUT ( n-1 ) 为第二时钟信号 CLK2, 由于第 n-1级移位寄存单 元输出的信号 OUT ( n-1 )为第 n级移位寄存单元的正向选择信号 CHOF, 即 此时第 n级移位寄存单元的正向选择信号 CHOF为第二时钟信号 CLK2, 当 第二时钟信号 CLK2为高电平信号时, 第 n-2级移位寄存单元不再将接收到 的第一时钟信号 CLK1输出, 第 n级移位寄存单元将接收到的第三时钟信号 CLK3输出, 此时, OUT ( n ) 为第三时钟信号 CLK3, 由于第 n级移位寄存 单元输出的信号 OUT ( n )为第 n+1级移位寄存单元的正向选择信号 CHOF, 即此时第 n+1级移位寄存单元的正向选择信号 CHOF为第三时钟信号 CLK3, 当第三时钟信号 CLK3为高电平信号时, 第 n-1级移位寄存单元不再将接收 到的第二时钟信号 CLK2输出, 第 n+1级移位寄存单元将接收到的第零时钟 信号 CLK0输出。

当采用图 20所示的栅极驱动装置时,假设第 n级移位寄存单元将第三时 钟信号 CLK3作为接收到的时钟信号。 当栅极驱动装置正向扫描时, 正向扫 描信号 VF为高电平信号, 反向扫描信号 VB为低电平信号, 初始触发信号 STV在每一帧开始时向第一级移位寄存单元提供正向选择信号 CHOF, 当第 一时钟信号 CLK1为高电平信号时, 第一级移位寄存单元输出高电平信号, 即 OUT ( 1 )为高电平信号, OUT ( 1 ) 同时作为第二级移位寄存单元的正向 选择信号 CHOF。 第 n-2级移位寄存单元输出的信号 OUT ( n-2 )作为第 n-1 级移位寄存单元的正向选择信号 CHOF, 当 OUT ( n-2 )为高电平信号时, 第 n-1级移位寄存单元将第二时钟信号 CLK2输出, 此时, 第 n-1级移位寄存单 元输出的信号 OUT ( n-1 ) 为第二时钟信号 CLK2, 由于第 n-1级移位寄存单 元输出的信号 OUT ( n-1 ) 为第 n级移位寄存单元的正向选择信号 CHOF和 第 n-2级移位寄存单元的正向反馈信号 FBF,即此时第 n-2级移位寄存单元的 正向反馈信号 FBF和第 n级移位寄存单元的正向选择信号 CHOF为均第二时 钟信号 CLK2, 当第二时钟信号 CLK2为高电平信号时, 第 n-2级移位寄存单 元不再将接收到的第一时钟信号 CLK1输出, 第 n级移位寄存单元将接收到 的第三时钟信号 CLK3输出, 此时, OUT ( n )为第三时钟信号 CLK3 , 由于 第 n级移位寄存单元输出的信号 OUT ( n ) 为第 n+1级移位寄存单元的正向 选择信号 CHOF和第 n-1级移位寄存单元的正向反馈信号 FBF,即此时第 n+1 级移位寄存单元的正向选择信号 CHOF和第 n-1级移位寄存单元的正向反馈 信号 FBF均为第三时钟信号 CLK3, 当第三时钟信号 CLK3为高电平信号时, 第 n-1级移位寄存单元不再将接收到的第二时钟信号 CLK2输出, 第 n+1级 移位寄存单元将接收到的第零时钟信号 CLK0输出。

图 22为本发明实施例提供的栅极驱动装置反向扫描时的时序图。

当采用图 19所示的栅极驱动装置时,假设第 n级移位寄存单元将第三时 钟信号 CLK3作为接收到的时钟信号。 当栅极驱动装置反向扫描时, 正向扫 描信号 VF为低电平信号, 反向扫描信号 VB为高电平信号, 初始触发信号 STV在每一帧开始时向第 N级移位寄存单元提供反向选择信号 CHOB, 当第 mod(N/4)时钟信号为高电平信号时, 第 N级移位寄存单元输出高电平信号, 即 OUT ( N ) 为高电平信号, OUT ( N ) 同时作为第 N-1级移位寄存单元的 反向选择信号 CHOB。 第 n+1级移位寄存单元输出的信号 OUT ( n+1 )作为 第 n级移位寄存单元的反向选择信号 CHOB, 当 OUT ( n+1 ) 为高电平信号 时, 第 n级移位寄存单元将第三时钟信号 CLK3输出, 此时, 第 n级移位寄 存单元输出的信号 OUT ( n )为第三时钟信号 CLK3, 由于第 n级移位寄存单 元输出的信号 OUT ( n )为第 n-1级移位寄存单元的反向选择信号 CHOB, 即 此时第 n-1级移位寄存单元的反向选择信号 CHOB为第三时钟信号 CLK3, 当第三时钟信号 CLK3为高电平信号时, 第 n+1级移位寄存单元不再将接收 到的第零时钟信号 CLK0输出, 第 n-1级移位寄存单元将接收到的第二时钟 信号 CLK2输出, 此时, OUT ( n-1 ) 为第二时钟信号 CLK2, 由于第 n-1级 移位寄存单元输出的信号 OUT ( n-1 )为第 n-2级移位寄存单元的反向选择信 号 CHOB, 即此时第 n-2级移位寄存单元的反向选择信号 CHOB为第二时钟 信号 CLK2, 当第二时钟信号 CLK2为高电平信号时, 第 n级移位寄存单元 不再将接收到的第三时钟信号 CLK3输出, 第 n-2级移位寄存单元将接收到 的第一时钟信号 CLK1输出。

当采用图 20所示的栅极驱动装置时,假设第 n级移位寄存单元将第三时 钟信号 CLK3作为接收到的时钟信号。 当栅极驱动装置反向扫描时, 正向扫 描信号 VF为低电平信号, 反向扫描信号 VB为高电平信号, 初始触发信号 STV在每一帧开始时向第 N级移位寄存单元提供反向选择信号 CHOB, 当第 mod(N/4)时钟信号为高电平信号时, 第 N级移位寄存单元输出高电平信号, 即 OUT ( N ) 为高电平信号, OUT ( N ) 同时作为第 N-1级移位寄存单元的 反向选择信号 CHOB。 第 n+1级移位寄存单元输出的信号 OUT ( n+1 )作为 第 n级移位寄存单元的反向选择信号 CHOB, 当 OUT ( n+1 ) 为高电平信号 时, 第 n级移位寄存单元将第三时钟信号 CLK3输出, 此时, 第 n级移位寄 存单元输出的信号 OUT ( n )为第三时钟信号 CLK3, 由于第 n级移位寄存单 元输出的信号 OUT ( n ) 为第 n-1级移位寄存单元的反向选择信号 CHOB和 第 n+1级移位寄存单元的反向反馈信号 FBB, 即此时第 n-1级移位寄存单元 的反向选择信号 CHOB和第 n+1级移位寄存单元的反向反馈信号 FBB均为 第三时钟信号 CLK3, 当第三时钟信号 CLK3为高电平信号时, 第 n+1级移 位寄存单元不再将接收到的第零时钟信号 CLK0输出, 第 n-1级移位寄存单 元将接收到的第二时钟信号 CLK2输出, 此时, OUT ( n-1 )为第二时钟信号 CLK2, 由于第 n-1级移位寄存单元输出的信号 OUT ( n-1 ) 为第 n-2级移位 寄存单元的反向选择信号 CHOB 和第 n 级移位寄存单元的反向反馈信号 FBB, 即此时第 n-2级移位寄存单元的反向选择信号 CHOB和第 n级移位寄 存单元的反向反馈信号 FBB均为第二时钟信号 CLK2,当第二时钟信号 CLK2 为高电平信号时, 第 n级移位寄存单元不再将接收到的第三时钟信号 CLK3 输出, 第 n-2级移位寄存单元将接收到的第一时钟信号 CLK1输出。

本发明实施例还提供一种显示装置, 包括本发明实施例提供的栅极驱动 装置。

上述本发明实施例序号仅仅为了描述, 不代表实施例的优劣。 发明的精神和范围。 这样, 倘若本发明的这些修改和变型属于本发明权利要 求及其等同技术的范围之内, 则本发明也意图包含这些改动和变型在内。

Claims

权 利 要 求 书
1、 一种移位寄存单元, 其特征在于, 包括驱动模块和输出模块; 所述驱 动模块和所述输出模块相连; 其中, 所述驱动模块和所述输出模块相连的连 接点为上拉结点;
所述驱动模块, 用于在正向选择信号为第一电平信号且正向扫描信号为 第一电平信号时, 控制上拉结点的信号为第一电平信号, 在正向选择信号由 第一电平信号变为第二电平信号且正向扫描信号为第一电平信号时, 控制上 拉结点的信号为第一电平信号; 并在正向扫描信号为第一电平信号且反向选 择信号为第一电平信号时, 控制上拉结点的信号为第二电平信号; 以及在反 向选择信号为第一电平信号且反向扫描信号为第一电平信号时, 控制上拉结 点的信号为第一电平信号, 并在反向选择信号由第一电平信号变为第二电平 信号且反向扫描信号为第一电平信号时, 控制上拉结点的信号为第一电平信 号; 并在反向扫描信号为第一电平信号且正向选择信号为第一电平信号时, 控制上拉结点的信号为第二电平信号;
输出模块, 用于在上拉结点的信号为第一电平信号时, 将接收到的时钟 信号从所述移位寄存单元的输出端输出, 并在上拉结点的信号为第二电平信 号时, 控制所述移位寄存单元的输出端停止输出接收到的时钟信号;
所述正向选择信号为所述移位寄存单元的前一级移位寄存单元的输出端 输出的信号, 所述反向选择信号为所述移位寄存单元的后一级移位寄存单元 的输出端输出的信号。
2、 如权利要求 1所述的移位寄存单元, 其特征在于, 所述驱动模块包括 第一晶体管和第二晶体管;
第一晶体管的第一极接收正向扫描信号, 第一晶体管的栅极接收正向选 择信号, 第一晶体管的第二极连接上拉结点; 第二晶体管的第一极接收反向 扫描信号, 第二晶体管的栅极接收反向选择信号, 第二晶体管的第二极连接 上拉结点;
第一晶体管用于在正向选择信号为第一电平信号时导通, 并在正向选择 信号为第二电平信号时截止;
第二晶体管用于在反向选择信号为第一电平信号时导通, 并在反向选择 信号为第二电平信号时截止。 3、 如权利要求 1所述的移位寄存单元, 其特征在于, 所述输出模块包括 第三晶体管和第一电容;
所述第三晶体管的第一极接收时钟信号, 所述第三晶体管的栅极连接上 拉结点, 所述第三晶体管的第二极连接所述移位寄存单元的输出端; 所述第 一电容的一端连接上拉结点,所述第一电容的另一端连接所述第三晶体管 M3 的第二极;
第三晶体管用于在上拉结点的信号为第一电平信号时导通, 并在上拉结 点的信号为第二电平信号时截止。
4、 如权利要求 1所述的移位寄存单元, 其特征在于, 所述移位寄存单元 还包括第一下拉模块;
所述第一下拉模块分别连接上拉结点和所述移位寄存单元的输出端, 所 述第一下拉模块连接第二电平信号输入端;
所述第一下拉模块用于: 在接收到的下拉信号为第一电平信号且上拉结 点的信号为第二电平信号时, 控制上拉结点和所述移位寄存单元的输出端均 连接第二电平信号输入端; 并在上拉结点的信号为第一电平信号时, 控制上 拉结点和所述移位寄存单元的输出端均与第二电平信号输入端断开;
其中,所述下拉信号为正向扫描信号和反向扫描信号中的第一电平信号, 或者为时钟信号。
5、如权利要求 4所述的移位寄存单元, 其特征在于, 所述第一下拉模块 包括第一下拉驱动单元和第一下拉单元;
所述第一下拉驱动单元分别连接上拉结点、 第二电平信号输入端和第一 下拉单元, 所述第一下拉单元分别连接上拉结点、 所述移位寄存单元的输出 端和第二电平信号输入端;
所述第一下拉驱动单元用于: 在接收到的下拉信号为第一电平信号且上 拉结点的信号为第二电平信号时, 向第一下拉单元输出第一电平信号; 并在 上拉结点的信号为第一电平信号时, 向第一下拉单元输出第二电平信号; 所述第一下拉单元用于: 在接收到所述第一下拉驱动单元输出的第一电 平信号时, 将上拉结点和所述移位寄存单元的输出端分别与第二电平信号输 入端接通; 并在接收到所述第一下拉驱动单元输出的第二电平信号时, 将上 拉结点和所述移位寄存单元的输出端分别与第二电平信号输入端断开。
6、如权利要求 5所述的移位寄存单元, 其特征在于, 所述第一下拉单元 包括第四晶体管和第五晶体管;
第四晶体管的第一极连接上拉结点, 第四晶体管的栅极接收第一下拉驱 动单元输出的信号, 第四晶体管的第二极连接第二电平信号输入端; 第五晶 体管的第一极连接所述移位寄存单元的输出端, 第五晶体管的栅极接收第一 下拉驱动单元输出的信号, 第五晶体管的第二极连接第二电平信号输入端; 第四晶体管用于: 在接收到第一下拉驱动单元输出的第一电平信号时导 通, 并在接收到第一下拉驱动单元输出的第二电平信号时截止;
第五晶体管用于: 在接收到第一下拉驱动单元输出的第一电平信号时导 通, 并在接收到第一下拉驱动单元输出的第二电平信号时截止。
7、如权利要求 5所述的移位寄存单元, 其特征在于, 所述第一下拉驱动 单元接收到的下拉信号为正向扫描信号和反向扫描信号中的第一电平信号, 所述第一下拉驱动单元包括第六晶体管、 第七晶体管和第八晶体管;
第六晶体管的第一极接收正向扫描信号, 第六晶体管的栅极接收正向扫 描信号, 第六晶体管的第二极向第一下拉单元输出信号; 第七晶体管的第一 极接收反向扫描信号, 第七晶体管的栅极接收反向扫描信号, 第七晶体管的 第二极连接第六晶体管的第二极; 第八晶体管的第一极连接第六晶体管的第 二极, 第八晶体管的栅极连接上拉结点, 第八晶体管的第二极连接第二电平 信号输入端;
第六晶体管用于: 在正向扫描信号为第一电平信号时导通, 并在正向扫 描信号为第二电平信号时截止;
第七晶体管用于: 在反向扫描信号为第一电平信号时导通, 并在反向扫 描信号为第二电平信号时截止;
第八晶体管用于: 在上拉结点的信号为第一电平信号时导通, 并在上拉 结点的信号为第二电平信号时截止。
8、如权利要求 5所述的移位寄存单元, 其特征在于, 所述第一下拉驱动 单元接收到的下拉信号为时钟信号,所述第一下拉驱动单元包括第九晶体管、 第十晶体管和第十一晶体管;
第九晶体管的第一极接收时钟信号, 第九晶体管的栅极接收时钟信号, 第九晶体管的第二极向第一下拉单元输出信号; 第十晶体管的第一极接收时 钟信号, 第十晶体管的栅极连接第九晶体管的第二极, 第十晶体管的第二极 连接第九晶体管的第二极;第十一晶体管的第一极连接第九晶体管的第二极, 第十一晶体管的栅极连接上拉结点, 第十一晶体管的第二极连接第二电平信 号输入端;
第十一晶体管用于: 在上拉结点的信号为第一电平信号时导通, 并在上 拉结点的信号为第二电平信号时截止。
9、 如权利要求 4所述的移位寄存单元, 其特征在于, 所述移位寄存单元 还包括第二下拉模块;
所述第二下拉模块分别连接上拉结点和第二电平信号输入端;
所述第二下拉模块用于: 在反向扫描信号为第二电平信号且正向反馈信 号为第一电平信号时, 控制上拉结点连接第二电平信号输入端; 并在反向扫 描信号为第一电平信号时, 或者在反向扫描信号为第二电平信号且正向反馈 信号为第二电平信号时, 控制上拉结点不再与第二电平信号输入端连接; 所 述正向反馈信号为所述移位寄存单元的后一级移位寄存单元的输出端输出的 信号。
10、 如权利要求 9所述的移位寄存单元, 其特征在于, 所述第二下拉模 块包括第十二晶体管、 第十三晶体管、 第十四晶体管和第十五晶体管;
第十二晶体管的第一极接收正向反馈信号, 第十二晶体管的栅极接收正 向反馈信号, 第十二晶体管的第二极连接第十四晶体管的第一极; 第十三晶 体管的第一极接收正向反馈信号, 第十三晶体管的栅极连接第十四晶体管的 第一极, 第十三晶体管的第二极连接第十四晶体管的第一极; 第十四晶体管 的栅极接收反向扫描信号,第十四晶体管的第二极连接第二电平信号输入端; 第十五晶体管的第一极连接上拉结点, 第十五晶体管的栅极连接第十四晶体 管的第一极, 第十五晶体管的第二极连接第二电平信号输入端;
第十四晶体管用于: 在接收到的反向扫描信号为第一电平信号时导通, 并在接收到的反向扫描信号为第二电平信号时截止;
第十五晶体管用于: 在第十四晶体管的第一极的信号为第二电平信号时 截止, 并在第十四晶体管的第一极的信号为第一电平信号时导通。
11、 如权利要求 4所述的移位寄存单元, 其特征在于, 所述移位寄存单 元还包括第三下拉模块;
所述第三下拉模块分别连接上拉结点和第二电平信号输入端;
所述第三下拉模块用于: 在正向扫描信号为第二电平信号且反向反馈信 号为第一电平信号时, 控制上拉结点连接第二电平信号输入端; 并在正向扫 描信号为第一电平信号时, 或者在正向扫描信号为第二电平信号且反向反馈 信号为第二电平信号时, 控制上拉结点不再与第二电平信号输入端相连; 所 述反向反馈信号为所述移位寄存单元的前一级移位寄存单元的输出端输出的 信号。
12、 如权利要求 11所述的移位寄存单元, 其特征在于, 所述第三下拉模 块包括第十六晶体管、 第十七晶体管、 第十八晶体管和第十九晶体管;
第十六晶体管的第一极接收反向反馈信号, 第十六晶体管的栅极接收反 向反馈信号, 第十六晶体管的第二极连接第十八晶体管的第一极; 第十七晶 体管的第一极接收反向反馈信号, 第十七晶体管的栅极连接第十八晶体管的 第一极, 第十七晶体管的第二极连接第十八晶体管的第一极; 第十八晶体管 的栅极接收正向扫描信号,第十八晶体管的第二极连接第二电平信号输入端; 第十九晶体管的第一极连接上拉结点, 第十九晶体管的栅极连接第十八晶体 管的第一极, 第十九晶体管的第二极连接第二电平信号输入端;
第十八晶体管用于: 在接收到的正向扫描信号为第一电平信号时导通, 并在接收到的正向扫描信号为第二电平信号时截止;
第十九晶体管用于: 在第十八晶体管的第一极的信号为第二电平信号时 截止, 并在第十八晶体管的第一极的信号为第一电平信号时导通。
13、 如权利要求 1-12任一所述的移位寄存单元, 其特征在于, 所述移位 寄存单元还包括复位模块;
所述复位模块分别连接所述移位寄存单元的输出端和第二电平信号输入 端;
所述复位模块用于: 在接收到的复位信号为第一电平信号时将所述移位 寄存单元的输出端与第二电平信号输入端接通, 并在接收到的复位信号为第 二电平信号时, 不再将所述移位寄存单元的输出端与第二电压信号输入端接 通。
14、 如权利要求 13所述的移位寄存单元, 其特征在于, 所述复位模块包 括第二十晶体管;
第二十晶体管的第一极连接所述移位寄存单元的输出端, 第二十晶体管 的栅极接收复位信号, 第二十晶体管的第二极连接第二电平信号输入端; 第二十晶体管用于: 在接收到的复位信号为第一电平信号时导通, 并在 接收到的复位信号为第二电平信号时截止。 15、 一种栅极驱动装置, 其特征在于, 所述装置包括 N+2级如权利要求 1-8和权利要求 13任一所述的移位寄存单元, 第 n级移位寄存单元将第 mod ( n/4 ) 时钟信号作为接收到的时钟信号, 其中, η=0, Ι,. , .,Ν, N+l , Ν为正 整数; 除第零级移位寄存单元和第 N+l级移位寄存单元之外, 每一级移位寄 存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号, 并接 收自身的后一级移位寄存单元输出的信号作为反向选择信号; 第零级移位寄 存单元接收初始触发信号作为正向选择信号, 并接收第一级移位寄存单元输 出的信号作为反向选择信号; 第 N+1级移位寄存单元接收初始触发信号作为 反向选择信号, 并接收第 N级移位寄存单元输出的信号作为正向选择信号。
16、 一种栅极驱动装置, 其特征在于, 所述装置包括 N+2级如权利要求
9-13任一所述的移位寄存单元, 第 n级移位寄存单元将第 mod ( n/4 )时钟信 号作为接收到的时钟信号, 其中, η=0, Ι,. , .,Ν, N+l , N为正整数; 除第零 级移位寄存单元、 第一级移位寄存单元、 第 N级移位寄存单元和第 N+1级移 位寄存单元之外, 每一级移位寄存单元接收自身的前一级移位寄存单元输出 的信号作为正向选择信号和反向反馈信号, 并接收自身的后一级移位寄存单 元输出的信号作为反向选择信号和正向反馈信号; 第一级移位寄存单元接收 初始触发信号作为正向选择信号, 并接收第零级移位寄存单元输出的信号作 为反向反馈信号, 并接收第二级移位寄存单元输出的信号作为反向选择信号 和正向反馈信号;第 N级移位寄存单元接收初始触发信号作为反向选择信号, 并接收第 N+1级移位寄存单元输出的信号作为正向反馈信号, 并接收第 N-1 级移位寄存单元输出的信号作为正向选择信号和反向反馈信号; 第零级移位 寄存单元接收第一级移位寄存单元输出的信号作为反向选择信号, 第 N+1级 移位寄存单元接收第 N级移位寄存单元输出的信号作为正向选择信号。
17、 一种显示装置, 其特征在于, 所述装置包括如权利要求 15或 16所 述的栅极驱动装置。
PCT/CN2013/075595 2013-03-29 2013-05-14 移位寄存单元、栅极驱动装置及显示装置 WO2014153814A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310108269.7 2013-03-29
CN201310108269.7A CN103226980B (zh) 2013-03-29 2013-03-29 一种移位寄存单元、栅极驱动装置及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/361,476 US9495920B2 (en) 2013-03-29 2013-05-14 Shift register unit, gate driving apparatus and display device

Publications (1)

Publication Number Publication Date
WO2014153814A1 true WO2014153814A1 (zh) 2014-10-02

Family

ID=48837393

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/075595 WO2014153814A1 (zh) 2013-03-29 2013-05-14 移位寄存单元、栅极驱动装置及显示装置

Country Status (3)

Country Link
US (1) US9495920B2 (zh)
CN (1) CN103226980B (zh)
WO (1) WO2014153814A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN105118462B (zh) * 2015-09-21 2018-09-18 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105206238B (zh) * 2015-10-15 2017-12-15 武汉华星光电技术有限公司 栅极驱动电路及应用该电路的显示装置
CN106157867B (zh) * 2016-06-24 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108053789A (zh) * 2018-02-12 2018-05-18 合肥鑫晟光电科技有限公司 显示装置、栅极驱动器及其控制方法
CN109285496A (zh) * 2018-12-07 2019-01-29 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327161B2 (en) * 2005-05-26 2008-02-05 Lg.Philips Lcd Co., Ltd. Shift register
US20090167668A1 (en) * 2007-12-31 2009-07-02 Hong Jae Kim Shift Register
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN102867477A (zh) * 2012-09-27 2013-01-09 昆山工研院新型平板显示技术中心有限公司 可实现双向驱动的栅极扫描移位寄存器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
CN102629444B (zh) 2011-08-22 2014-06-25 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN102682727B (zh) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327161B2 (en) * 2005-05-26 2008-02-05 Lg.Philips Lcd Co., Ltd. Shift register
US20090167668A1 (en) * 2007-12-31 2009-07-02 Hong Jae Kim Shift Register
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN102867477A (zh) * 2012-09-27 2013-01-09 昆山工研院新型平板显示技术中心有限公司 可实现双向驱动的栅极扫描移位寄存器

Also Published As

Publication number Publication date
CN103226980A (zh) 2013-07-31
US20150317936A1 (en) 2015-11-05
CN103226980B (zh) 2015-09-09
US9495920B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
US9466254B2 (en) Shift register unit, gate driving circuit and display apparatus
US9754528B2 (en) Gate drive apparatus and display apparatus
EP3223268B1 (en) Shift register unit and driving method therefor, shift register, and display device
US10546549B2 (en) Shift register unit and its driving method, gate drive circuit and display device
US9489878B2 (en) Shift register
US9236022B2 (en) Gate driving circuit, switching control circuit and shift register of display device
US9721674B2 (en) GOA unit and method for driving the same, GOA circuit and display device
EP3086312B1 (en) Shift register unit, gate drive circuit and display device
US10002558B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN105185345B (zh) 一种栅极驱动电路及其驱动方法、显示面板
US9875709B2 (en) GOA circuit for LTPS-TFT
KR101443126B1 (ko) 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린
US9747854B2 (en) Shift register, gate driving circuit, method for driving display panel and display device
US8860651B2 (en) Display panel and gate driver therein
TWI520493B (zh) 移位暫存電路以及削角波形產生方法
WO2017020472A1 (zh) 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
US10446104B2 (en) Shift register unit, gate line driving device, and driving method
WO2018059075A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
KR100847091B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
KR101493186B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터 및 디스플레이 장치
WO2017133117A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2016188367A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US8269713B2 (en) Shift register
US10540923B2 (en) Shift register, method for driving same, gate driving circuit
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14361476

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13880443

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase in:

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC

122 Ep: pct application non-entry in european phase

Ref document number: 13880443

Country of ref document: EP

Kind code of ref document: A1