CN110047920B - 一种横向结型栅双极晶体管及其制作方法 - Google Patents

一种横向结型栅双极晶体管及其制作方法 Download PDF

Info

Publication number
CN110047920B
CN110047920B CN201910304397.6A CN201910304397A CN110047920B CN 110047920 B CN110047920 B CN 110047920B CN 201910304397 A CN201910304397 A CN 201910304397A CN 110047920 B CN110047920 B CN 110047920B
Authority
CN
China
Prior art keywords
type
region
epitaxial layer
junction
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910304397.6A
Other languages
English (en)
Other versions
CN110047920A (zh
Inventor
段宝兴
孙李诚
王彦东
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910304397.6A priority Critical patent/CN110047920B/zh
Publication of CN110047920A publication Critical patent/CN110047920A/zh
Application granted granted Critical
Publication of CN110047920B publication Critical patent/CN110047920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种横向结型栅双极晶体管(LJGBT)及其制作方法。该LJGBT器件基于LIGBT结构,使用结型栅代替绝缘栅,同时其栅结构与常规JFET的PN结栅结构类似,而其余部分则与常规LIGBT结构类似。相比于LIGBT,LJGBT器件结构中不存在寄生的NPN晶体管结构,有利于消除闩锁效应,增强了器件的稳定性;栅控方式由绝缘栅变为结型栅,不仅可以降低栅极工艺的复杂度,解决宽带隙半导体材料的氧化问题,还可以保留电压控制器件的优点,即具有高输入阻抗。该LJGBT器件尤其适用于低压大电流领域。

Description

一种横向结型栅双极晶体管及其制作方法
技术领域
本发明涉及功率半导体器件领域,尤其涉及一种横向栅控双极晶体管。
背景技术
功率半导体器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。随着电力电子技术的迅速发展,功率半导体器件已经广泛应用于现代工业控制和国防装备中。
横向绝缘栅双极型晶体管(LIGBT,Lateralinsulated gate bipolartransistor)是一种非常适合高压电源IC(HVIC)的功率器件,因为它结合了高输入阻抗和双极电流传导,同时横向器件易于集成,并且其工艺能够与传统的互补型MOS(CMOS)芯片的工艺兼容。近年来,对LIGBT器件的特性优化主要是研究具有低静态和动态功耗的LIGBT器件。目前,宽带隙半导体材料LIGBT器件的工艺难度较高,且因闩锁效应可能会导致器件不够稳定。
发明内容
本发明提出了一种横向结型栅双极晶体管及其制作方法,旨在降低工艺难度和消除闩锁效应,改善器件性能。
该横向结型栅双极晶体管包括:
P型衬底;
在P型衬底上表面形成N型外延层;
在N型外延层上部的右端区域形成的N型缓冲区以及在N型缓冲区上部的右端区域形成的P型漏区;
在N型外延层上部的左端区域形成的N型源区;
源极,位于N型源区的上表面;
漏极,位于P型漏区的上表面;
有别于现有技术的是:
N型外延层上部的中央区域形成P型结区,该P型结区的结深为0.1~0.3微米,宽度为2~5微米,P型结区与源区、漏区的距离皆为2~5微米,P型结区的掺杂浓度比N型外延层的掺杂浓度高1~2个数量级;栅极位于P型结区的上表面。
在以上方案的基础上,本发明还进一步作了如下优化:
P型结区的掺杂浓度为2×1017cm-3,N型外延层的掺杂浓度为1×1016cm-3
N型外延层的掺杂浓度比P型衬底的掺杂浓度高2个数量级。
N型缓冲区及P型漏区是在N型外延层的上部通过离子注入和双扩散技术形成的,N型源区和P型结区则通过离子注入技术形成。
源极、漏极、栅极金属与半导体材料均为欧姆接触。
所述P型衬底和N型外延层为宽带隙半导体材料,具体选择碳化硅或氮化镓。
一种制作上述横向结型栅双极晶体管的方法,包括以下步骤:
(1)准备P型宽带隙半导体材料作为P型衬底;
(2)在P型衬底的上表面外延生长形成N型外延层;
(3)在N型外延层的上部右侧区域通过离子注入工艺形成N型缓冲区,并在较高温度下进行推阱过程,结深最终依赖于推阱的温度和时间;
(4)通过离子注入和双扩散技术进一步形成重掺杂的P型漏区,注入完成后进行快速退火处理;
(5)在N型外延层的上部左侧区域通过离子注入工艺形成重掺杂的N型源区,注入完成后进行快速退火处理;
(6)在N型外延层的上部中央区域通过离子注入工艺形成重掺杂的P型结区,注入完成后进行快速退火处理;
(7)分别在N型源区、P型漏区和P型结区的上表面通过金属电子束蒸发工艺形成欧姆接触的源极、漏极和栅极。
本发明技术方案的有益效果如下:
本发明提出的横向结型栅双极晶体管(LJGBT,Lateral Junction Gate BipolarTransistor),是一种将LIGBT结构的源漏区与JFET结构的结型栅相结合的新型器件结构,使用了结型栅代替绝缘栅,同时其栅结构与常规JFET的PN结栅结构类似,而其余部分则与常规LIGBT结构类似。相比于LIGBT,该LJGBT器件结构中不存在寄生的NPN晶体管结构,有利于消除闩锁效应,增强了器件的稳定性。
该LJGBT器件还保留了双极器件的优点,具有低导通压降和高载流子密度;同时栅控方式由绝缘栅变为结型栅,不仅可以降低栅极工艺的复杂度,解决宽带隙半导体材料的氧化问题,还可以保留电压控制器件的优点,即具有高输入阻抗。
该LJGBT器件是一种非常适合低压大电流领域的功率器件,因为它结合了高输入阻抗和双极电流传导,同时横向器件易于集成,并且其工艺能够与传统的互补型MOS芯片的工艺兼容。
附图说明
图1是本发明的结构示意图。
其中,101-源极;102-漏极;103-栅极;104-N型源区;105-P型结区;106-P型漏区;107-N型缓冲区;801-P型衬底;802-N型外延层。
具体实施方式
下面结合附图以N沟道LJGBT为例介绍本发明。
如图1所示,本实施例包括:
宽带隙半导体材料的P型衬底801;
在P型衬底801上表面形成的宽带隙半导体材料的N型外延层802;
在N型外延层802上部的右端区域形成的N型缓冲区107,并在N型缓冲区107的内部形成的P型漏区106;
在N型外延层802上部的左端区域形成的N型源区104;
在N型外延层802上部的中央区域形成的P型结区105;
源极101,位于N型源区104的上表面;
漏极102,位于P型漏区106的上表面;
栅极103,位于P型结区105的上表面;
该N沟道LJGBT器件具体可以通过以下步骤进行制备:
(1)准备P型宽带隙半导体材料作为P型衬底801;
(2)在P型衬底801的上表面外延生长形成N型外延层802,其中N型外延层的掺杂浓度比P型衬底的掺杂浓度高高2个数量级;
(3)在N型外延层802的上部右侧区域通过离子注入工艺形成N型缓冲区107,并在较高温度下进行推阱过程,结深最终依赖于推阱的温度和时间;
(4)通过离子注入和双扩散技术进一步形成重掺杂的P型漏区106,注入完成后进行快速退火处理;
(5)在N型外延层802的上部左侧区域通过离子注入工艺形成重掺杂的N型源区104,注入完成后进行快速退火处理;
(6)在N型外延层802的上部中央区域通过离子注入工艺形成重掺杂的P型结区105,注入完成后进行快速退火处理,其中P型结区105的掺杂浓度比N型外延层802的掺杂浓度高1~2个数量级,同时P型结区105的结深较浅且掺杂分布陡直;
(7)分别在N型源区104、P型漏区106和P型结区105的上表面通过金属电子束蒸发工艺形成欧姆接触的源极101、漏极102和栅极103。
经ISE TCAD仿真表明,该器件的闩锁失效情况可以得到消除,与传统硅基JFET器件相比,击穿电压可以提高至100V以上,同时具有和传统LIGBT类似的正向特性。
该LJGBT也可以为P型沟道,其结构与N沟道LJGBT等同,也将其视为属于本申请权利要求的保护范围,在此不再赘述。
本实施例中所使用材料为宽带隙半导体材料,显然,其他常见的半导体材料也同样适用,如硅、锗、砷化镓等。由这些材料制作的LJGBT应视为本实施例LJGBT的等同方案,所以也属于本申请权利要求的保护范围,在此不再赘述。

Claims (6)

1.一种横向结型栅双极晶体管,其特征在于,包括:
P型衬底(801);
在P型衬底(801)上表面形成N型外延层(802);所述P型衬底(801)和N型外延层(802)为宽带隙半导体材料;
在N型外延层(802)上部的右端区域形成的N型缓冲区(107)以及在N型缓冲区(107)上部的右端区域形成的P型漏区(106);
在N型外延层(802)上部的左端区域形成的N型源区(104);
源极(101),位于N型源区(104)的上表面;
漏极(102),位于P型漏区(106)的上表面;
N型外延层(802)上部的中央区域形成P型结区(105),该P型结区(105)的结深为0.1~0.3微米,宽度为2~5微米,P型结区(105)与源区、漏区的距离皆为2~5微米,P型结区(105)的掺杂浓度比N型外延层(802)的掺杂浓度高1~2个数量级;栅极(103)位于P型结区(105)的上表面。
2.根据权利要求1所述的横向结型栅双极晶体管,其特征在于:P型结区(105)的掺杂浓度为2×1017cm-3,N型外延层(802)的掺杂浓度为1×1016cm-3
3.根据权利要求1所述的横向结型栅双极晶体管,其特征在于:N型外延层(802)的掺杂浓度比P型衬底(801)的掺杂浓度高2个数量级。
4.根据权利要求1所述的横向结型栅双极晶体管,其特征在于:N型缓冲区(107)及P型漏区(106)是在N型外延层(802)的上部通过离子注入和双扩散技术形成的,N型源区(104)和P型结区(105)则通过离子注入技术形成。
5.根据权利要求1所述的横向结型栅双极晶体管,其特征在于:源极、漏极、栅极金属与半导体材料均为欧姆接触。
6.一种制作权利要求1所述的横向结型栅双极晶体管的方法,包括以下步骤:
1)准备P型宽带隙半导体材料作为P型衬底(801);
2)在P型衬底(801)的上表面外延生长形成N型外延层(802);
3)在N型外延层(802)的上部右侧区域通过离子注入工艺形成N型缓冲区(107),结深最终依赖于推阱的温度和时间;
4)通过离子注入和双扩散技术进一步形成重掺杂的P型漏区(106),注入完成后进行快速退火处理;
5)在N型外延层(802)的上部左侧区域通过离子注入工艺形成重掺杂的N型源区(104),注入完成后进行快速退火处理;
6)在N型外延层(802)的上部中央区域通过离子注入工艺形成重掺杂的P型结区(105),注入完成后进行快速退火处理;
7)分别在N型源区(104)、P型漏区(106)和P型结区(105)的上表面通过金属电子束蒸发工艺形成欧姆接触的源极(101)、漏极(102)和栅极(103)。
CN201910304397.6A 2019-04-16 2019-04-16 一种横向结型栅双极晶体管及其制作方法 Active CN110047920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910304397.6A CN110047920B (zh) 2019-04-16 2019-04-16 一种横向结型栅双极晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910304397.6A CN110047920B (zh) 2019-04-16 2019-04-16 一种横向结型栅双极晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN110047920A CN110047920A (zh) 2019-07-23
CN110047920B true CN110047920B (zh) 2021-06-18

Family

ID=67277451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910304397.6A Active CN110047920B (zh) 2019-04-16 2019-04-16 一种横向结型栅双极晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN110047920B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937257A (zh) * 2006-09-14 2007-03-28 电子科技大学 高压SensorFET器件
CN101663741A (zh) * 2008-02-22 2010-03-03 住友电气工业株式会社 半导体器件和制造半导体器件的方法
US9455338B1 (en) * 2012-12-14 2016-09-27 Altera Corporation Methods for fabricating PNP bipolar junction transistors
CN106711207A (zh) * 2016-12-24 2017-05-24 西安电子科技大学 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN107039504A (zh) * 2017-03-20 2017-08-11 东南大学 一种高热载流子可靠性横向绝缘栅双极型器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205629B2 (en) * 2004-06-03 2007-04-17 Widebandgap Llc Lateral super junction field effect transistor
CN105633140B (zh) * 2016-03-30 2018-06-12 南京邮电大学 一种双层部分soi ligbt器件及其制造方法
CN107680996A (zh) * 2017-09-14 2018-02-09 电子科技大学 横向功率器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937257A (zh) * 2006-09-14 2007-03-28 电子科技大学 高压SensorFET器件
CN101663741A (zh) * 2008-02-22 2010-03-03 住友电气工业株式会社 半导体器件和制造半导体器件的方法
US9455338B1 (en) * 2012-12-14 2016-09-27 Altera Corporation Methods for fabricating PNP bipolar junction transistors
CN106711207A (zh) * 2016-12-24 2017-05-24 西安电子科技大学 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN107039504A (zh) * 2017-03-20 2017-08-11 东南大学 一种高热载流子可靠性横向绝缘栅双极型器件

Also Published As

Publication number Publication date
CN110047920A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN107123684B (zh) 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管
CN108511528B (zh) 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN107093623B (zh) 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
AU2010262789A1 (en) Methods of making vertical junction field effect transistors and bipolar junction transistors without ion implantation and devices made therewith
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN113270475B (zh) 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN110034183B (zh) 一种横向肖特基栅双极晶体管及其制作方法
CN110021660B (zh) AlGaN/GaN异质结垂直型场效应晶体管及其制作方法
CN110518069B (zh) 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法
CN210092081U (zh) 一种恒流器件
CN108598159B (zh) 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
CN108258040B (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN110047920B (zh) 一种横向结型栅双极晶体管及其制作方法
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN107887447B (zh) 一种mos型器件的制造方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN113270474B (zh) 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN102339868B (zh) 带反型隔离层结构的金属半导体场效应晶体管及制作方法
CN113571577B (zh) 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法
CN216871974U (zh) 一种多通道超结igbt器件
CN110021658A (zh) 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant