CN110047552A - 一种存储器读取速度测量电路 - Google Patents
一种存储器读取速度测量电路 Download PDFInfo
- Publication number
- CN110047552A CN110047552A CN201810035251.1A CN201810035251A CN110047552A CN 110047552 A CN110047552 A CN 110047552A CN 201810035251 A CN201810035251 A CN 201810035251A CN 110047552 A CN110047552 A CN 110047552A
- Authority
- CN
- China
- Prior art keywords
- memory
- read
- latch
- clock
- reading speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 30
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器读出速度测量电路，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据。本发明在存储器内部增加一个二路选择器来控制存储器读出数据锁器，不仅实现保留原有的正常读取操作，还增加读取速度测试模式，仅通过调整存储器输入的读取时钟占空比就可以准确测量存储器的读取速度，而不受到芯片内部数据传输延时的干扰，能够精确、简单方便、低成本地实现存储器的读取速度的直接测量。
Description
技术领域
本发明涉及集成电路存储器设计技术领域， 尤其涉及一种存储器读取速度测量电路。
背景技术
存储器是电子设备重要部件，特别是嵌入式存储器可以集成到SOC芯片系统中，可以有效的提高芯片的存储性能，已经广泛应用于各种电子设备中。存储器负责存储电子设备所需要的各种数据，其读取操作的速度对于整个电子设备系统的运行速度有着重要的影响，因此存储器的读取速度为衡量存储器性能的一个关键指标，其准确测量也就显得尤为重要。
对于SOC芯片，由于成本的限制，不会将其内部的嵌入式存储器的数据输出端口接到芯片管教，这也就意味着存储器的读取功能的速度无法直接测量出来。通常测量方法为：通过不断调整存储器读取操作的时钟周期，存储器数据能够准确读出的临界时钟周期就作为存储器的读取速度。
参见图1，SOC芯片的读取时钟控制存储器进行一次读取操作，所读出的数据经过一定的传输路径送到存储器外的寄存器，在下一个读取时钟周期来临时，控制寄存器锁存住当前周期存储器所读出的数据，寄存器中锁存住的数据就可以提供给SOC芯片内其他模块使用。在测量存储器读取操作速度时，通过不断缩短读取时钟周期，对比寄存器中所锁存住的数据与存储器中所存的数据，在一个临界的读取时钟周期，寄存器中所锁存住的数据会与存储器中所存的数据不同，即读取错误，这个临界的读取时钟周期就认为是存储器的读取速度。
但是这种方法所测量出来的读取时间也包括了存储器之外的数据传输路径的延时，即这只是一种间接测量方法，其测量的读取速度不准确，无法用于精确衡量存储器的性能。
发明内容
针对上述现有技术中存在的不足，本发明的目的是提出一种存储器读取速度测量电路，通过在存储器内部增加锁存器，由控制信号控制锁存器锁存住存储器所读取的数据，锁存器中锁存的数据再送到存储器外进行判断是否正确，通过调整锁存器的控制信号的脉冲宽度，找到存储器读取错误的临界读取时间，且不包括存储器外的传输路径延时，即准确的存储器读取速度。
为了达到上述技术目的，本发明所采用的技术方案是：
一种存储器读出速度测量电路，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据；
存储器读取操作时，二路选择器选择内部定时信号来控制锁存器，读取速度测试模式开关信号设置为0，即锁存器控制信号等于内部定时信号，读取时钟的上升沿触发读取操作电路读取存储数据，内部定时信号在等待足够时间后，读取操作电路读出存储数据，内部定时信号产生一低电平脉冲，下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作；
存储器读取速度测试操作时，二路选择器选择读取时钟来控制锁存器，读取速度测试模式开关信号设置为1，即锁存器控制信号等于读取时钟，读取时钟的上升沿触发读取操作电路读取存储数据，读取时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。
优选地，所述锁存器受外部输入的同步时钟控制，同步时钟与读取时钟保持同步，且同步时钟的下降沿与读取时钟的上升沿有一定的延时；存储器读取操作时或者存储器读取速度测试操作时，读取时钟的上升沿触发读取操作电路读取存储数据，同步时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。
本发明由于采用了上述二路选择器内置读取速度测试模式开关信号、读取时钟和内部定时信号，所获得的有益效果是，由存储器读出数据的锁存器的控制信号在正常的读取操作及读取速度测试操作两种操作的切换方式，并在读取速度测试操作时分别利用同一读取时钟来的上升沿和下降沿，分别控制读取操作电路和锁存器，通过调整读取时钟的占空比来逼近测量存储器的读取速度。
同时，本发明在存储器内部仅增加一个二路选择器来控制存储器读出数据锁器，本发明不仅实现保留原有的正常读取操作，还增加读取速度测试模式，仅通过调整存储器输入的读取时钟占空比就可以准确测量存储器的读取速度，而不受到芯片内部数据传输延时的干扰，能够精确、简单方便、低成本地实现存储器的读取速度的直接测量。
下面结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1是现有的嵌入式存储器读取速度测量装置结构图。
图2是本发明具体实施之一的存储器读出速度测量电路结构图。
图3是本发明具体实施之一的存储器读出速度测量电路读取操作时序图。
图4是本发明具体实施之一的存储器读出速度测量电路读取速度测试操作时序图。
图5是本发明具体实施之二的存储器读出速度测量电路结构图。
图6是本发明具体实施之二的存储器读出速度测量电路读取速度测试操作时序图。
具体实施方式
参见图2所示，为本发明具体实施之一的存储器读出速度测量电路结构图。该存储器读出速度测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器23连接并控制锁存器22，二路选择器23内置内部定时信号INNER_CLK、读取时钟READ_CLK和读取速度测试模式开关信号Taa_test_en，读取操作电路21读取存储器中的存储数据DOUT_READ，并将所读取的存储数据DOUT_READ传送给锁存器22，锁存器22锁存保持住所读取的存储数据DOUT_READ。
本发明的二路选择器23来控制锁存器22；当正常的读取操作时，二路选择器23选择内部定时信号INNER_CLK来控制锁存器22；当读取速度测试操作时，二路选择器23选择读取时钟READ_CLK来控制锁存器22；而二路选择器25则由读取速度测试模式开关信号Taa_test_en来控制，即当读取速度测试模式开关信号Taa_test_en设置为0时，存储器处在正常的读取操作，二路选择器23选择内部定时信号INNER_CLK；读取速度测试模式开关信号Taa_test_en设置为1时，存储器处在读取速度测试操作，二路选择器23选择读取时钟READ_CLK。
如图3所示，本发明具体实施之一的存储器读出速度测量电路读取速度测试操作时序图。此时，读取速度测试模式开关信号Taa_test_en设置为0，即锁存器22控制信号LATCH_CLK等于内部定时信号INNER_CLK；读取时钟READ_CLK的上升沿触发读取操作电路21读取存储数据DOUT_READ，内部定时信号INNER_CLK在等待足够时间后，保证读取操作电路21能够正确读出存储数据DOUT_READ，内部定时信号INNER_CLK产生一个低电平脉冲，下降沿触发锁存器22所锁存读取操作电路21所读出的存储数据DOUT_READ，并输出DOUT到存储器之外，这样完成一个完整的存储器读操作。
如图4所示，为本发明具体实施之一的存储器读出速度测量电路读取速度测试操作时序图。此时，读取速度测试模式开关信号Taa_test_en设置为1，即锁存器22控制信号LATCH_CLK等于读取时钟READ_CLK。同正常的读取操作相同，读取时钟READ_CLK的上升沿触发读取操作电路21读取存储数据DOUT_READ，读取时钟READ_CLK的下降沿触发锁存器22所锁存的存储数据DOUT_READ，并输出DOUT到存储器之外，完成一次完整的存储器读操作。
这样，读取操作电路21在读取时钟READ_CLK的高电平脉冲内可以完成正确读取存储器数据，则锁存器22所锁存的存储数据DOUT_READ是正确的数据，存储器输出的数据也是正确的；一旦读取时钟READ_CLK的高电平脉冲内，读取操作电路21不能正确读取存储数据DOUT_READ，则锁存器22所锁存的存储数据DOUT_READ是错误的数据，存储器输出的数据也是错误的。这样通过读取存储器的输出与预先存到存储器中的数据进行对比，就可以判断存储器在读取时钟READ_CLK的高电平脉冲内是否能够读取出正确的数据。
由于读取时钟READ_CLK是SOC芯片外部输入的，其占空比即高电平脉冲宽度是可以调整的，这样通过不断的缩短读取时钟READ_CLK的高电平脉冲宽度，反复重复读取操作，直到存储器读取的数据由正确转变为错误，则此时的读取时钟READ_CLK的高电平脉冲宽度就是存储器的读取速度。且读取时钟READ_CLK的高电平脉冲宽度这段时间内不包含存储器外的数据传输延时，即是正确的读取速度。
此外，由于只需要调整读取时钟READ_CLK的高电平脉冲宽度来测量存储器的读取速度，而对读取时钟READ_CLK的周期没有要求，这样就可以将读取时钟READ_CLK的周期设定的足够长，以满足存储器外的数据传输延时要求，从而排除存储器外的数据传输延时对测量准确性的干扰。
如图5所示，为本发明具体实施之二的存储器读出速度测量电路结构图。该存储器读出速度测量电路，在读取速度测试操作时，控制锁存器22的控制信号可以不选择读取时钟READ_CLK，而采用从存储器外部输入同步时钟控制。
如图6所示，为本发明具体实施之二的存储器读出速度测量电路读取速度测试操作时序图。该存储器读出速度测量电路中，存储器外部输入的控制锁存器的同步时钟SYN_CLK要与读取时钟READ_CLK保持同步，且同步时钟SYN_CLK的下降沿与读取时钟READ_CLK的上升沿有一定的延时。仍然是读取时钟READ_CLK的上升沿触发读取操作电路21读取数据，同步时钟SYN_CLK的下降沿锁存器22所锁存读取操作电路21所读出的存储数据DOUT_READ，并输出DOUT到存储器外，完成一次读取操作。通过不断缩短读取时钟READ_CLK的上升沿与同步时钟SYN_CLK的下降沿的延时，反复重复读取操作，直到存储器读取的数据由正确转变为错误，则此时的延时就是存储器的读取速度。
本发明并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围；以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
Claims (2)
1.一种存储器读出速度测量电路，其特征在于，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据；
存储器读取操作时，二路选择器选择内部定时信号来控制锁存器，读取速度测试模式开关信号设置为0，即锁存器控制信号等于内部定时信号，读取时钟的上升沿触发读取操作电路读取存储数据，内部定时信号在等待足够时间后，读取操作电路读出存储数据，内部定时信号产生一低电平脉冲，下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作；
存储器读取速度测试操作时，二路选择器选择读取时钟来控制锁存器，读取速度测试模式开关信号设置为1，即锁存器控制信号等于读取时钟，读取时钟的上升沿触发读取操作电路读取存储数据，读取时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。
2.如权利要求1所述的存储器读出速度测量电路，其特征在于，所述锁存器22受外部输入的同步时钟控制，同步时钟与读取时钟保持同步，且同步时钟的下降沿与读取时钟的上升沿有一定的延时；存储器读取操作时或者存储器读取速度测试操作时，读取时钟的上升沿触发读取操作电路读取存储数据，同步时钟的下降沿触发锁存器所锁存的存储数据，并输出到存储器外，完成存储器读操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810035251.1A CN110047552B (zh) | 2018-01-15 | 2018-01-15 | 一种存储器读取速度测量电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810035251.1A CN110047552B (zh) | 2018-01-15 | 2018-01-15 | 一种存储器读取速度测量电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110047552A true CN110047552A (zh) | 2019-07-23 |
| CN110047552B CN110047552B (zh) | 2024-02-02 |
Family
ID=67272729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810035251.1A Active CN110047552B (zh) | 2018-01-15 | 2018-01-15 | 一种存储器读取速度测量电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047552B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024007398A1 (zh) * | 2022-07-08 | 2024-01-11 | 长鑫存储技术有限公司 | 一种控制装置、存储器、信号处理方法和电子设备 |
| EP4325492A4 (en) * | 2022-07-08 | 2024-03-13 | Changxin Memory Technologies, Inc. | CONTROL DEVICE, MEMORY, SIGNAL PROCESSING METHOD AND ELECTRONIC DEVICE |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09320295A (ja) * | 1996-05-27 | 1997-12-12 | Fujitsu Ltd | 半導体記憶装置 |
| JP2001332099A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 半導体集積回路装置 |
| US20010055226A1 (en) * | 2000-06-20 | 2001-12-27 | Manabu Miura | Semiconductor integrated circuit device allowing accurate evaluation of access time of memory core contained therein and access time evaluating method |
| US20040153582A1 (en) * | 2002-12-13 | 2004-08-05 | Renesas Technology Corp. | Data processor and memory card |
| CN203799671U (zh) * | 2014-03-31 | 2014-08-27 | 西安华芯半导体有限公司 | Sram读取时间自测试电路 |
-
2018
- 2018-01-15 CN CN201810035251.1A patent/CN110047552B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09320295A (ja) * | 1996-05-27 | 1997-12-12 | Fujitsu Ltd | 半導体記憶装置 |
| JP2001332099A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 半導体集積回路装置 |
| US20010055226A1 (en) * | 2000-06-20 | 2001-12-27 | Manabu Miura | Semiconductor integrated circuit device allowing accurate evaluation of access time of memory core contained therein and access time evaluating method |
| US20040153582A1 (en) * | 2002-12-13 | 2004-08-05 | Renesas Technology Corp. | Data processor and memory card |
| CN203799671U (zh) * | 2014-03-31 | 2014-08-27 | 西安华芯半导体有限公司 | Sram读取时间自测试电路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024007398A1 (zh) * | 2022-07-08 | 2024-01-11 | 长鑫存储技术有限公司 | 一种控制装置、存储器、信号处理方法和电子设备 |
| EP4325492A4 (en) * | 2022-07-08 | 2024-03-13 | Changxin Memory Technologies, Inc. | CONTROL DEVICE, MEMORY, SIGNAL PROCESSING METHOD AND ELECTRONIC DEVICE |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110047552B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7613971B2 (en) | Semiconductor integrated circuit with delay test circuit, and method for testing semiconductor integrated circuit | |
| CN101273559B (zh) | 用于对数字信号进行时间标记的选通技术 | |
| CN102262212B (zh) | 一种检测数字专用集成电路中触发器单粒子效应的系统 | |
| US20030018939A1 (en) | Test circuit capable of testing embedded memory with reliability | |
| CN103839590B (zh) | 存储器时序参数的测量装置、方法及存储器芯片 | |
| US7640461B2 (en) | On-chip circuit for transition delay fault test pattern generation with launch off shift | |
| CN101834601B (zh) | 侦测时脉信号之间峰值相位误差的方法及装置 | |
| CN104467833B (zh) | 相位检测设备和相位检测方法 | |
| CN101375346A (zh) | 用于测试数字信号定时的选通技术 | |
| US8841952B1 (en) | Data retention flip-flop | |
| US7808846B2 (en) | Semiconductor memory device | |
| US10996271B1 (en) | Fast IJTAG | |
| CN114280454B (zh) | 芯片测试方法、装置、芯片测试机及存储介质 | |
| CN110047552A (zh) | 一种存储器读取速度测量电路 | |
| CN106158044B (zh) | Sram访问时间的测试电路与测试方法 | |
| US7945404B2 (en) | Clock jitter measurement circuit and integrated circuit having the same | |
| KR101334111B1 (ko) | 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법 | |
| US10222415B2 (en) | Generic width independent parallel checker for a device under test | |
| EP3065136B1 (en) | Semiconductor storage device for scan chain having synchronous and asynchronous modes | |
| US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
| CN102401877B (zh) | 测试系统 | |
| US8495436B1 (en) | System and method for memory testing in electronic circuits | |
| JP3408486B2 (ja) | 装置間の同期回路 | |
| TWI835417B (zh) | 電子裝置 | |
| US10911035B1 (en) | Fixed-width pulse generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing. Applicant after: ZIGUANG TONGXIN MICROELECTRONICS Co.,Ltd. Address before: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing. Applicant before: BEIJING TONGFANG MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |