CN110034729B - 电路装置、振动器件、电子设备和移动体 - Google Patents

电路装置、振动器件、电子设备和移动体 Download PDF

Info

Publication number
CN110034729B
CN110034729B CN201811563227.1A CN201811563227A CN110034729B CN 110034729 B CN110034729 B CN 110034729B CN 201811563227 A CN201811563227 A CN 201811563227A CN 110034729 B CN110034729 B CN 110034729B
Authority
CN
China
Prior art keywords
sampling
interpolation
circuit
processing
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811563227.1A
Other languages
English (en)
Other versions
CN110034729A (zh
Inventor
中岛克仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110034729A publication Critical patent/CN110034729A/zh
Application granted granted Critical
Publication of CN110034729B publication Critical patent/CN110034729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/028—Polynomial filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/009—Theoretical filter design of IIR filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H2017/0298—DSP implementation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Image Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供电路装置、振动器件、电子设备和移动体，能够抑制电路的大规模化并进行到较高的采样频率的上采样。电路装置包含：DSP(数字信号处理器)，其进行第1上采样处理，该第1上采样处理是通过第1插值处理将第1采样频率的上采样对象的数据从第1采样频率上采样到第2采样频率；以及运算电路，其进行第2上采样处理，该第2上采样处理是通过第2插值处理将从DSP输出的数据从第2采样频率上采样到第3采样频率。

Description

电路装置、振动器件、电子设备和移动体
技术领域
本发明涉及电路装置、振动器件、电子设备和移动体等。
背景技术
作为对数字数据的采样频率进行转换的装置的现有技术，例如存在专利文献1、2公开的技术。在专利文献1中公开了具有进行数字声学数据的频带限制的IIR型滤波器和利用多项式插值将数字声学信号数据的采样频率转换为规定采样频率的多项式插值部的采样频率转换装置。在专利文献2中公开了如下的数据处理装置：第1、第2上采样电路对PCM信号进行上采样，线性插值电路根据第1、第2上采样电路中的上采样频率比，对上采样数据进行线性插值，生成PCM信号。
专利文献1：日本特开2002-300007号公报
专利文献2：日本特开2004-282612号公报
在专利文献1中，利用单级的多项式插值部进行上采样，因此，为了实现较高的上采样频率比，需要使多项式插值部高速地动作。在专利文献2中，使用多级结构的上采样电路实现了上采样，但未公开利用何种硬件结构的电路实现多级结构的各上采样电路。
在上采样处理中，例如，通过进行多项式插值等插值性能较好的插值处理，能够减少高次谐波的镜像成分(镜像频率)。但是，当利用专用的硬件电路实现多项式插值等复杂的插值时，导致电路的大规模化。另一方面，如果使用DSP(数字信号处理器)，则可以使用DSP具有的乘法器、加法器实现多项式插值，但难以使DSP高速地动作。
发明内容
本发明是为了解决上述课题中的至少一部分而完成的，可作为以下方式或形式实现。
本发明的一个方式涉及电路装置，该电路装置包含：数字信号处理器，其进行第1上采样处理，该第1上采样处理是通过第1插值处理将第1采样频率的上采样对象数据从第1采样频率上采样到第2采样频率；以及运算电路，其进行第2上采样处理，该第2上采样处理是通过第2插值处理将从所述数字信号处理器输出的数据从所述第2采样频率上采样到第3采样频率。
根据本发明的一个方式，上采样对象数据的采样频率通过数字信号处理器的第1上采样处理从第1采样频率上采样到第2采样频率，通过运算电路的第2上采样处理从第2采样频率上采样到第3采样频率。即，不是一下子从第1采样频率上采样到第3采样频率，而是在由数字信号处理器从第1采样频率上采样到中间的第2采样频率之后，由运算电路从第2采样频率上采样到第3采样频率。而且，基于第1插值处理的第1上采样处理可以由数字信号处理器执行，该数字信号处理器可以处理复杂的插值处理，还能够用于其它数字信号处理。因此，能够有效利用其它数字信号处理中使用的数字信号处理器进行第1插值处理，因此，能够抑制电路的大规模化。另一方面，基于第2插值处理的第2上采样处理能够利用电路结构比数字信号处理器更简单、且电路规模较小的运算电路来执行。因此，可以提供一种抑制电路装置整体的电路的大规模化并能够上采样到较高的采样频率的电路装置。
此外，在本发明的一个方式中，也可以是，所述数字信号处理器以时分方式执行与所述第1上采样处理不同的数字信号处理、以及所述第1上采样处理。
由此，能够由相同的数字信号处理器执行与第1上采样处理不同的数字信号处理、以及第1上采样处理，因此，可抑制电路的大规模化。
此外，在本发明的一个方式中，也可以是，所述数字信号处理器进行数字信号校正处理或者数字滤波处理作为与所述第1上采样处理不同的所述数字信号处理。
由此，能够由数字信号处理器以时分方式执行数字信号校正处理、数字滤波处理和第1上采样处理，能够有效利用数字信号校正处理、数字滤波处理中使用的数字信号处理器执行第1上采样处理。
此外，在本发明的一个方式中，也可以是，所述数字信号处理器进行频率控制数据的温度补偿处理作为所述数字信号校正处理，将进行所述温度补偿处理后的所述频率控制数据作为所述上采样对象数据进行所述第1上采样处理。
由此，能够利用数字信号处理器以时分方式执行频率控制数据的温度补偿处理、以及进行温度补偿处理后的频率控制数据的第1上采样处理。而且，能够得到实施了温度补偿处理并进行上采样后的频率控制数据。
此外，在本发明的一个方式中，也可以是，所述上采样对象数据是通过所述数字信号处理而得到的数据。
由此，能够对通过与第1上采样处理不同的数字信号处理而获得的数据进行第1、第2上采样处理，将该数据的采样频率从第1采样频率上采样到第3采样频率。
此外，在本发明的一个方式中，也可以是，所述数字信号处理器进行所述第1插值处理和针对通过所述第1插值处理而得到的数据的数字滤波处理作为所述第1上采样处理。
通过以这样的方式进行第1插值处理和数字滤波处理，能够减少镜像成分，可以实现高精度的上采样处理。
此外，在本发明的一个方式中，也可以是，所述第1插值处理是多项式插值、线性插值、零阶保持或者零插值。
由此，数字信号处理器进行多项式插值、线性插值、零阶保持或者零插值，由此，能够将上采样对象数据的采样频率从第1采样频率上采样到第2采样频率。
此外，在本发明的一个方式中，也可以是，所述运算电路进行线性插值作为所述第2上采样处理的所述第2插值处理。
通过运算电路以这样的方式进行线性插值作为第2插值处理，能够简化运算电路的电路结构，可以实现电路的小规模化，并且，还能够减少镜像成分。
此外，在本发明的一个方式中，也可以是，所述数字信号处理器输出所述第2插值处理用的插值运算参数值，所述运算电路具有存储从所述数字信号处理器输出的所述插值运算参数值的寄存器部，根据存储在所述寄存器部中的所述插值运算参数值进行所述第2插值处理。
由此，关于求出插值运算参数值的处理，是由数字信号处理器进行，而不是由运算电路进行，因此，可实现运算电路的电路结构的进一步简化，可以实现电路的小规模化。
此外，在本发明的一个方式中，也可以是，所述第2插值处理是线性插值，所述插值运算参数值是所述线性插值的斜率参数值。
由此，运算电路能够利用来自数字信号处理器的斜率参数值，通过简单的处理执行线性插值。
此外，在本发明的一个方式中，也可以是，所述运算电路包含：所述寄存器部，其存储所述线性插值的基值和所述斜率参数值；以及积分电路，其进行基于来自所述寄存器部的所述斜率参数值的积分处理和基于来自所述寄存器部的所述基值的加法处理。
由此，运算电路进行基于斜率参数值的积分处理和基于基值的加法处理即可，可实现运算电路的电路结构的简化，可以实现电路的小规模化。
此外，在本发明的一个方式中，也可以是，该电路装置包含振荡信号生成电路，该振荡信号生成电路生成振荡信号，所述上采样对象数据是频率控制数据，所述振荡信号生成电路使用振子生成与通过所述第2上采样处理而进行上采样后的所述频率控制数据对应的频率的所述振荡信号。
由此，在频率控制数据的采样频率较低的情况下，也能够利用数字信号处理器和运算电路将频率控制数据的采样频率从第1采样频率上采样到第3采样频率。而且，能够使用进行上采样后的频率控制数据生成与频率控制数据对应的频率的振荡信号。
此外，在本发明的一个方式中，也可以是，所述振荡信号生成电路包含：Δ-Σ调制电路，其对通过所述第2上采样处理而进行上采样后的所述频率控制数据的小数部进行Δ-Σ调制，输出调制数据；加法器，其进行将通过所述第2上采样处理而进行上采样后的所述频率控制数据的整数部与来自所述Δ-Σ调制电路的所述调制数据相加的处理，输出相加结果数据；以及分数-N型PLL电路，其分频比是根据来自所述加法器的所述相加结果数据而设定的，该分数-N型PLL电路输出与所述频率控制数据对应的频率的所述振荡信号。
由此，能够利用分数-N型PLL电路生成与频率控制数据对应的任意频率的振荡信号。此外，可利用数字信号处理器及运算电路的上采样和Δ-Σ调制电路的噪声成型实现振荡信号的频率精度的高精度化。
此外，本发明的另一方式涉及振动器件，该振动器件包含上述的电路装置和振子。
此外，本发明的另一方式涉及电子设备，该电子设备包含上述的电路装置。
此外，本发明的另一方式涉及移动体，该移动体包含上述的电路装置。
附图说明
图1是本实施方式的电路装置的结构例。
图2是关于DSP的数字信号处理和第1上采样处理的时分处理的说明图。
图3是关于DSP的数字信号处理和第1上采样处理的时分处理的说明图。
图4是将通过数字信号处理而获得的数据作为上采样对象数据进行第1上采样处理的方法的说明图。
图5是本实施方式的电路装置的详细结构例。
图6是本实施方式的上采样处理的第1例。
图7是本实施方式的上采样处理的第2例。
图8是本实施方式的上采样处理的第3例。
图9是双三次插值的说明图。
图10是零阶保持中的镜像成分的频率特性图。
图11是线性插值中的镜像成分的频率特性图。
图12是双三次插值中的镜像成分的频率特性图。
图13是作为第2上采样处理的第2插值处理进行了线性插值的情况下的镜像成分的频率特性图。
图14是运算电路的第1结构例。
图15是运算电路的第2结构例。
图16是运算电路的动作说明图。
图17是设置有振荡信号生成电路的电路装置的结构例。
图18是振荡信号生成电路的结构例。
图19是振动器件的结构例。
图20是电子设备的结构例。
图21是移动体的结构例。
标号说明
fs1、fs2、fs3：采样频率(第1～第3采样频率)；DA、DB1、DB2；DB2F、DB3：数据；DFC、DFC2、DFC3：频率控制数据；ADR、ADR1、ADR2：加法器；ANT：天线；DL1～DL16、DLQ、DLn：斜率参数值；BS：基值；RG0～RG16：寄存器；LT：锁存电路；OUT：振荡信号；2：振动器件；10：振子；20：电路装置；40：运算电路；30：DSP(数字信号处理器)；42：寄存器部；44：选择器；46：积分电路；50：振荡信号生成电路；52：Δ-Σ调制电路；60：分数-N型PLL电路；62：分频电路；70：振荡电路；80：温度传感器；90：A/D转换电路；206：汽车；207：车体；208：控制装置；209：车轮；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部。
具体实施方式
以下，详细说明本发明的优选实施方式。另外，以下说明的本实施方式并非不当地限定权利要求所记载的本发明的内容，本实施方式中说明的全部结构并非都是作为本发明的解决手段所必须的。
1.电路装置
图1示出本实施方式的电路装置20的结构例。电路装置20包含DSP(数字信号处理器)30和运算电路40。DSP 30进行第1上采样处理，运算电路40进行第2上采样处理。具体而言，DSP 30通过第1插值处理将采样频率fs1(第1采样频率)的上采样对象的数据DB1从采样频率fs1上采样到采样频率fs2(第2采样频率)。这里，fs2>fs1的关系成立。例如，fs2＝m×fs1(m为2以上的整数)。此外，第1插值处理是求出数据DB1的相邻的采样数据之间的插值数据的处理。由此，从DSP 30输出比数据DB1的采样频率fs1高的采样频率fs2的数据DB2。
运算电路40通过第2插值处理将从DSP 30输出的数据DB2从采样频率fs2上采样到采样频率fs3(第3采样频率)。这里，fs3>fs2的关系成立。例如，fs3＝n×fs2(n是2以上的整数)。此外，第2插值处理是求出数据DB2的相邻的采样数据之间的插值数据的处理。由此，从运算电路40输出比数据DB2的采样频率fs2高的采样频率fs3的数据DB3。
这样，采样频率为fs1的上采样对象的数据DB1转换为采样频率为fs3＝m×n×fs1的数据DB3。即，上采样对象数据的采样频率从fs1转换为作为中间频率的fs2，从fs2转换为最终的采样频率fs3。因此，可以实现如fs3/fs1＝m×n的较高的采样频率比的上采样。
DSP 30例如为专门地进行数字信号处理的处理器，执行积和运算等数字运算处理。DSP 30例如包含乘法器、加法器等运算器(积和运算器)、具有多个寄存器的寄存器部、以及进行运算的时序控制的控制电路。例如，乘法器将第1输入数据与第2输入数据相乘，输出乘法结果数据。加法器将第1输入数据与第2输入数据相加，输出相加结果数据。第1、第2输入数据、乘法结果数据、相加结果数据保持到寄存器部的寄存器中。控制电路进行关于乘法器、加法器、寄存器部的动作的时序控制。而且，DSP 30使用乘法器、加法器等运算器、寄存器部，以时分方式执行多个数字信号处理。根据该DSP 30，具有如下优点：即使是插值性能较好的多项式插值等复杂的插值处理，通过以时分方式使用乘法器、加法器等运算器，也能够容易地执行。例如，当利用运算电路40这样的专用硬件电路执行插值特性较好的复杂的插值处理时，该硬件电路需要多个乘法器、加法器，硬件电路会大规模化。例如，在如第1、第2插值处理那样执行多个插值处理的情况下，分别需要第1插值处理用的第1硬件电路和第2插值处理用的第2硬件电路，导致电路的大规模化。关于此点，DSP 30以时分方式使用乘法器、加法器等运算器进行数字信号处理，因此，无需准备多个乘法器、加法器用于插值处理，因此，能够抑制电路的大规模化。例如，能够利用用于其它信号处理的DSP 30执行第1上采样处理用的第1插值处理，因此，能够抑制电路装置20的大规模化。
另一方面，DSP 30具有如下的问题。例如，关于采样频率较低的数据，能够利用处理速度较低的DSP 30进行处理，但是，为了处理采样频率较高的数据，需要高速的DSP 30。但是，为了实现处理速度较高的DSP 30，需要细微的半导体制造工艺，导致电路装置20的高成本化的问题。此外，当使DSP 30高速地动作时，功耗增加。
此外，运算电路40是进行第2上采样处理中的第2插值处理的专用硬件电路，例如，可通过门阵列、标准单元的自动配置布线实现或者通过手动布线的宏电路块实现。该运算电路40例如是进行第2插值处理的单功能的硬件电路，因此，能够比DSP30大幅缩小电路规模。此外，与实现高速的DSP 30相比，运算电路40的高速化较容易，能够利用运算电路40处理采样频率较高的数据。
因此，在本实施方式中，不是一下子从数据DB1的采样频率fs1(例如几百Hz～几十kHz)上采样到最终的采样频率fs3(例如几MHz～几十MHz)，而是在暂时上采样到中间的采样频率fs2之后，利用能够以小规模进行高速动作的运算电路40进行向采样频率fs3的转换。具体而言，DSP 30对较低的采样频率fs1的数据DB1进行第1上采样处理。由此，即使是处理速度不太高的DSP 30，也能够执行第1上采样处理。此外，作为第1上采样处理时进行的第1插值处理，能够采用例如多项式插值等插值特性较好的复杂的插值处理，通过进行这样的插值处理，能够减少高次谐波的镜像成分。并且，通过使电路规模较大的DSP 30低速地动作，还能够抑制功耗的增加。
然后，能够以小规模的电路进行高速动作的运算电路40对通过DSP 30的第1上采样处理而升高的采样频率fs2的数据DB2进行基于第2插值处理的第2上采样处理。运算电路40能够高速地进行动作，因此，还能够输出比数据DB2的采样频率fs2更高的采样频率fs3的数据DB3。此外，运算电路40在第2上采样处理时进行例如线性插值等第2插值处理，由此，还能够减少高次谐波的镜像成分。并且，运算电路40进行的线性插值等第2插值处理是简单的插值处理，因此，存在如下优点：能够使运算电路40成为小规模的电路，即使使运算电路40高速地动作，功耗也不会增加太多。另外，如后述的图13所示，作为中间的采样频率的fs2被设定为在由后级的运算电路40进行的第2插值处理中关于镜像成分的特性不会发生劣化的采样频率。
如上所述，在本实施方式中，DSP 30对采样频率fs1的数据DB1进行第1上采样处理，将中间的采样频率fs2的数据DB2输出到运算电路40，运算电路40进行第2上采样处理，输出最终的采样频率fs3的数据DB3。这样，可以提供能够将电路规模的增加、功耗的增加抑制为最小限度并减少高频的镜像成分的电路装置20。即，能够在整体上使电路装置20小规模化(低功率化)，进行到较高的采样频率fs3的高精度的上采样。
此外，DSP 30以时分方式执行与第1上采样处理不同的数字信号处理、以及第1上采样处理。具体而言，DSP 30例如进行数字信号校正处理或者数字滤波处理作为与第1上采样处理不同的数字信号处理。例如，在设有电路装置20的振动器件2是后述的图18、图19所示的振荡器的情况下，数字信号校正处理例如为温度补偿处理、老化校正处理等。此外，在设有电路装置20的振动器件2是陀螺仪传感器等物理量测量装置的情况下，数字信号校正处理例如是零点校正等偏移校正处理、灵敏度校正等增益校正处理。此外，数字滤波处理例如是低通滤波处理、高通滤波处理、带通滤波处理或者带阻滤波处理等。DSP 30的滤波处理例如可通过FIR、IIR等实现。
例如，在图2中，DSP 30执行数字信号校正处理或者数字滤波处理等数字信号处理。然后，DSP 30对采样频率为fs1的数据DB1执行基于第1插值处理的第1上采样处理，输出采样频率为fs2的数据DB2。然后，运算电路40对数据DB2执行基于第2插值处理的第2上采样处理，输出采样频率为fs3的数据DB3。即，如图3所示，DSP 30在期间TP1内执行数字信号校正处理或者数字滤波处理等数字信号处理，在期间TP2内执行第1上采样处理。即，使用相同的乘法器、加法器等运算器，在期间TP1和期间TP2内，以时分方式执行不同的数字信号处理。
由此，例如，可以使用为了进行数字信号校正处理或者数字滤波处理等数字信号处理而设置的DSP 30执行第1上采样处理。数据DB1的采样频率fs1较低(例如几百Hz～几十kHz)，因此，也容易进行这样的时分的处理。因此，能够使用一个DSP30的硬件执行与第1上采样处理不同的数字信号处理和第1上采样处理双方，因此，具有能够抑制电路装置20的电路规模的增加并进行上采样的优点。
此外，由DSP 30处理的上采样对象数据为通过DSP 30的数字信号处理而获得的数据。例如，DSP 30进行数字信号校正处理或者数字滤波处理等数字信号处理，将通过该数字信号处理而获得的数据作为上采样对象数据，进行基于第1插值处理的第1上采样处理。
例如，在图4中，DSP 30对数据DA进行数字信号校正处理或者数字滤波处理等数字信号处理。然后，对通过该数字信号处理而获得的采样频率为fs1的数据DB1进行第1上采样处理，输出采样频率为fs2的数据DB2。然后，运算电路40对数据DB2进行第2上采样处理，输出采样频率为fs3的数据DB3。
由此，能够有效利用DSP 30的时分处理来对数据DA进行数字信号处理，对通过该数字信号处理而获得的采样频率为fs1的数据DB1进行上采样，输出上采样频率为fs3的数据DB3。
具体而言，DSP 30进行频率控制数据的温度补偿处理作为数字信号校正处理，将进行温度补偿处理后的频率控制数据作为上采样对象数据而进行第1上采样处理，运算电路40进行第2上采样处理。由此，能够对频率控制数据进行温度补偿处理，从而进行将进行温度补偿处理后的频率控制数据的采样频率从fs1转换为fs3的上采样。
图5示出本实施方式的电路装置20的详细结构例。如图5所示，DSP 30进行第1插值处理和针对通过第1插值处理而获得的数据的数字滤波处理作为第1上采样处理。例如，作为数字滤波处理，进行低通滤波处理(LPF)或者带通滤波处理(BPF)。具体而言，例如，进行1阶(或2阶)低通滤波处理。而且，例如，与图2～图4同样，DSP 30以时分方式执行多项式插值或者线性插值等第1插值处理、以及数字滤波处理。数字滤波处理例如可通过FIR、IIR等实现。
例如，能够利用DSP 30对采样频率为fs1的数据DB1进行第1插值处理，得到采样频率为fs2的数据DB2。然后，对数据DB2进行低通滤波处理等滤波处理，从DSP 30输出滤波处理后的数据DB2F。运算电路40对该数据DB2F进行第2上采样处理，输出采样频率为fs3的数据DB3。通过进行这样的数字滤波处理，能够使高次谐波的镜像成分衰减，因此，可实现使用了进行上采样后的数据DB3的各种处理的高性能化。例如，在将输入进行上采样(过采样)后的数据DB3的Δ-Σ型D/A转换电路设置于运算电路40的后级的情况下，通过利用DSP 30进行滤波处理，可实现D/A转换精度的高精度化。此外，在如后述的图17～图19那样，使用数据DB3作为进行上采样后的频率控制数据的情况下，可实现振荡器的振荡频率的高精度化。另外，还可以实施不由DSP 30进行滤波处理而是例如在运算电路40中设置滤波电路来进行滤波处理的变形。
此外，DSP 30在第1上采样处理时进行的第1校正处理例如为多项式插值、线性插值、零阶保持或者零插值。多项式插值是使用多项式对采样数据组进行插值的处理。例如，作为多项式插值，可以使用如2次多项式插值、3次多项式插值、4次多项式插值这样的M次多项式插值(M是2以上的整数)、后述的图9所示的双三次插值等。线性插值是使用线性多项式(一次式)对采样数据组进行插值的处理。例如，求出连结相邻的第1、第2采样点的直线上的点的数据作为插值数据。在零阶保持中，使用第1采样点的数据作为相邻的第1、第2采样点之间的插值数据。零插值是使相邻的第1、第2采样点的插值数据为零的处理。这样，通过使用多项式插值、线性插值、零阶保持或者零插值作为DSP 30的第1校正处理，能够执行与镜像成分的衰减的要求规格对应的最佳插值处理。
另一方面，运算电路40例如进行线性插值作为第2上采样处理的第2插值处理。例如，进行从DSP 30输出的第1采样点的数据和第2采样点的数据的线性插值，求出插值数据。在该情况下，例如，如后所述，DSP 30输出线性插值用(第2插值处理用)的插值运算参数值(斜率值、基值)，运算电路40使用该插值运算参数值进行线性插值，求出插值数据。通过这样使用线性插值作为第2插值处理，可实现运算电路40的小规模化。
另外，运算电路40进行的第2插值处理不限定于线性插值。例如，也可以是，DSP 30进行第1多项式插值，运算电路40进行第2多项式插值，虽然该第2多项式插值的插值特性不比第1多项式插值好，但能够减小电路规模。例如，也可以是，DSP 30进行K次多项式插值，运算电路40进行L次多项式插值(K、L是满足K＞L的整数)。
图6、图7、图8示出本实施方式的上采样处理的第1、第2、第3例。在图6的第1例中，DSP 30对采样频率为fs1的数据DB1进行零阶保持的插值处理，然后，进行高阶的低通滤波处理，输出采样频率为fs2的数据DB2F。然后，运算电路40进行基于线性插值的上采样处理，由此，输出采样频率为fs3的数据DB3。如图6所示，在零阶保持中，保持之前的采样数据，用作插值数据。在图7的第2例中，DSP 30进行零插值，替代图6的零阶保持。如图7所示，在零插值中，相邻的采样数据之间的数据被设定为零。在图8的第3例中，DSP 30进行线性插值，替代图6的零阶保持。如图8所示，在线性插值中，进行通过用直线连结相邻的采样数据而实现的插值处理。
图9是作为多项式插值的一例的双三次插值的说明图。双三次插值是一般用于图像处理的插值处理。例如，设出现读出请求的时刻与进行了紧前面的采样的时刻之间的时间差为td。在双三次插值中，使用4点的数据，因此，在从出现读出请求的时刻起的2个循环之前的时间内进行插值。因此，在输出中产生2个采样的时间的延迟。插值后的数据y使用采样点处的数据x如下式那样表示。在设d为与插值点之间的距离(时间)的情况下，h(d)为插值系数(插值系数的函数)。
y＝{h(1+td)z-3+h(td)z-2+h(1-td)z-1+h(2-td)}×x
接着，对上采样时的镜像成分(镜像频率)的问题进行说明。图10是进行了基于零阶保持的上采样的情况下的镜像成分的频率特性的例子。图11是进行了基于线性插值的上采样的情况下的镜像成分的频率特性的例子。图12是进行了基于双三次插值(多项式插值)的上采样的情况下的镜像成分的频率特性的例子。这里，将频率为fin的AC信号作为输入信号输入。输入信号的频率fin例如为20Hz，采样频率例如为fs＝1kHz。此外，图10、图11、图12的横轴为频率，纵轴为FFT的功率，表示镜像成分的电平与输入信号的电平之比。
在基于图10的零阶保持的上采样中，镜像成分(镜像频率)例如在fs、2×fs、3×fs……处产生。实际上在fs±fin、2×fs±fin、3×fs±fin……处产生镜像成分。例如，在将上采样后的数据输入到18位的Δ-Σ型D/A转换电路的情况下，需要18位的精度，因此，需要将镜像成分抑制为与18位精度对应的-110dB以下。图10、图11、图12的LM是表示该-110dB的线。
在图10的基于零阶保持的上采样中，在从低频带到高频带的范围内，镜像成分变大，超过线LM。因此，仅通过进行基于零阶保持的上采样，难以在Δ-Σ型D/A转换电路中实现18位精度。在图11的基于线性插值的上采样中，在高频带中镜像成分衰减，但插值特性的性能不充分。在图12的基于双三次插值的上采样中，在较宽的频带范围内镜像成分衰减，插值特性较好，但与图11的线性插值相比，存在进行插值处理的电路的规模变大的缺点。
例如，在本实施方式中，DSP 30进行双三次插值(广义上是多项式插值)作为第1插值处理，运算电路40进行线性插值作为第2插值处理。例如，DSP 30有效利用用于其它数字信号处理的乘法器、加法器等执行双三次插值，因此，即使DSP 30进行双三次插值，也不会导致电路规模的增加。而且，通过进行双三次插值作为第1上采样处理的第1插值处理，能够得到图12所示的良好的插值特性。另一方面，通过由运算电路40进行线性插值作为第2插值处理，能够减小运算电路40的电路规模。此外，利用DSP 30进行插值性能较好的双三次插值，因此，即使运算电路40进行线性插值作为第2插值处理，也能够在整体上良好地维持插值特性。
图13是运算电路40进行线性插值作为第2上采样处理的第2插值处理的情况下的镜像成分的频率特性图。这里，通过前级的DSP 30的第1上采样处理，以fs2＝m×fs1＝16×fs1的方式进行16倍的上采样。在以这样的方式进行线性插值作为第2插值处理的情况下，如果能够通过前级的第1上采样处理进行16倍的上采样，则能够使镜像成分的电平低于线LM。在该情况下，第1插值处理可以是任意类型的插值处理。能够以这样的方式使镜像成分的电平低于线LM，由此，例如能够维持Δ-Σ型D/A转换电路的18位精度。即，在后级的运算电路40进行线性插值等第2插值处理的情况下，将作为中间频率的采样频率fs2设定为使得由于镜像成分引起的劣化满足规定的要求规格(例如18位精度)的采样频率即可。
2.运算电路
图14、图15示出运算电路40的第1、第2结构例。在图14、图15中，DSP 30输出第2插值处理用的插值运算参数值。而且，运算电路40具有寄存器部42，根据存储在寄存器部42中的插值运算参数值进行第2插值处理，该寄存器部42存储从DSP 30输出的插值运算参数值。例如，运算电路4进行线性插值作为第2插值处理。例如，DSP 30将线性插值的斜率参数值DL1～DL16作为插值运算参数值输出到运算电路40，运算电路40的寄存器部42的寄存器RG1～RG16存储斜率参数值DL1～DL16。此外，DSP 30将线性插值的基值BS作为插值运算参数值输出到运算电路40，寄存器部42的寄存器RG0存储基值BS。然后，如后述的图16中详细地说明那样，运算电路40根据存储在寄存器部42中的斜率参数值DL1～DL16、基值BS，进行线性插值。
即，运算电路40不进行第2插值处理(线性插值)的全部处理，而由DSP 30进行求出插值运算参数值(DL1～DL16、BS)的处理。例如，利用DSP 30具有的乘法器等运算器求出插值运算参数值。而且，能够通过对应于采样频率fs2的动作频率的处理执行求出插值运算参数值的处理，因此，即使是低速的DSP 30，也可以进行处理。而且，运算电路40可以不进行用于求出插值运算参数值的乘法处理，因此，可实现运算电路40的小规模化。
此外，如图14、图15所示，运算电路40包含：寄存器部42，其存储线性插值的基值BS和斜率参数值DL1～DL16；积分电路46，其进行基于来自寄存器部42的斜率参数值DL1～DL16的积分处理和基于来自寄存器部42的基值BS的加法处理。此外，运算电路40可以包含选择器44，该选择器44选择来自寄存器部42的斜率参数值DL1～DL16中的任意一个，输出到积分电路46。
例如，在图14的第1结构例中，积分电路46包含：锁存电路LT；以及加法器ADR1，其将由选择器44选择出的斜率参数值DLQ与锁存电路LT的输出值相加。锁存电路LT中设定有基值BS作为初始值。而且，加法器ADR1的相加结果值锁存在锁存电路LT中，锁存的相加结果值作为数据DB3从锁存电路LT输出。在图15的第2结构例中，积分电路46包含：锁存电路LT；加法器ADR1，其将由选择器44选择出的斜率参数值DLQ和锁存电路LT的输出值相加；以及加法器ADR2，其将锁存在锁存电路LT中的相加结果值与基值BS相加。而且，加法器ADR2的相加结果值作为数据DB3从加法器ADR2输出。
根据这样的结构，运算电路40可通过进行对由DSP 30求出的斜率参数值依次相加并积分的处理的简单电路结构实现第2上采样处理中的线性插值的处理。
图16是运算电路40的动作说明图。DSP 30将图16的基值BSk、BSk+1输出到运算电路40。而且，斜率参数值DLn(差分值)如下式那样表示。
D L n＝(B S k+1-B S k)/(fs 3/f s 2)
例如，在图16中，fs3＝n×fs2＝16×fs2，fs3/fs2＝n＝16。DSP 30进行上式的运算处理，将斜率参数值DLn＝DL1、DL2、DL3……DL16、基值BSk输出到运算电路40。而且，图14、图15的积分电路46进行将斜率参数值DLn＝DL1、DL2、DL3、……DL16与基值BSk依次相加并积分的处理。这样，可以实现运算电路40的线性插值。例如，DSP 30在作为比采样频率fs3低的频率的采样频率fs2的处理期间内运算基值BSk、斜率参数值DLn＝DL1、DL2、DL3……DL16即可，因此，即使是低速的DSP 30，也能够应对。另一方面，在将斜率参数值DLn与基值BSk相加并积分的处理中，要求较快的处理速度，但是，通过电路规模小且能够进行高速动作的运算电路40，也能够应对。
另外，图14的第1结构例是将比基值BS略小的值的斜率参数值DLn与作为初始值的基值BS(BSk)依次相加的结构，因此，例如，在浮动小数点的运算中可能产生斜率参数值DLn的信息丢失的问题。关于这一点，图15的第2结构例采用如下结构：将通过斜率参数值DLn依次相加而得到的相加结果值锁存在锁存电路LT中，将基值BS与锁存在锁存电路LT中的相加结果值相加。因此，具有不易产生上述的斜率参数值DLn的信息丢失的问题的优点。
3.振荡信号生成电路、振动器件
图17示出设置有振荡信号生成电路50的电路装置20的结构例。图17的电路装置20包含DSP 30、运算电路40、以及生成振荡信号OUT的振荡信号生成电路50。而且，在图17中，由电路装置20和振子10构成作为振荡器的振动器件2。
在图17中，向DSP 30输入采样频率为fs1的频率控制数据DFC作为上采样对象数据。如图4中说明那样，该频率控制数据DFC(频率控制代码)是通过DSP 30的时分处理进行作为数字信号校正处理的温度补偿处理后的频率控制数据。而且，DSP 30对频率控制数据DFC进行第1上采样处理，将采样频率为fs2的频率控制数据DFC2输出到运算电路40。运算电路40对频率控制数据DFC2进行第2上采样处理，将采样频率为fs3的频率控制数据DFC3输出到振荡信号生成电路50。然后，振荡信号生成电路50使用振子10生成与通过第2上采样处理而进行上采样后的频率控制数据DFC3对应的频率的振荡信号OUT(时钟信号)。
例如，如后述的图19所示，温度传感器80输出温度检测电压VTD，A/D转换电路90对温度检测电压VTD进行A/D转换，输出温度检测数据DTD。然后，根据该温度检测数据DTD生成频率控制数据DFC。例如，DSP 30根据温度检测数据DTD进行温度补偿处理，由此，生成频率控制数据DFC。具体而言，DSP 30(温度补偿部)根据与温度对应地发生变化的温度检测数据DTD和温度补偿处理用的系数数据等，生成进行用于在存在温度变化的情况下减少振荡频率的变动的温度补偿处理后的频率控制数据DFC。而且，温度的变化缓慢，因此，输出温度检测数据DTD的A/D转换电路90的采样速率也较慢，频率控制数据DFC的采样频率较慢，例如fs1＝1kHz。因此，需要对该较慢的采样频率fs1进行上采样，在图17中，由DSP 30、运算电路40进行从采样频率fs1到fs3的上采样。这样，振荡信号生成电路50能够根据较快的采样频率fs3的频率控制数据DFC3生成振荡信号OUT，可实现频率精度的提高等。
图18示出振荡信号生成电路50的详细结构例。振荡信号生成电路50包含Δ-Σ调制电路52、加法器ADR和分数-N型PLL电路60。此外，振荡信号生成电路50可以包含振荡电路70，该振荡电路70使振子10振荡而生成振荡信号OSCK。
Δ-Σ调制电路52对通过第2上采样处理而进行上采样后的频率控制数据DFC3的小数部进行Δ-Σ调制，输出调制数据DMQ。例如，Δ-Σ调制电路52对频率控制数据DFC3的32位的小数部进行Δ-Σ调制(Δ-Σ转换)，例如，输出9位(多位)的调制数据DMQ。作为Δ-Σ调制的阶数，可以使用2阶、3阶等各种阶数。此外，Δ-Σ调制电路52例如根据来自分数-N型PLL电路60的时钟信号(例如，来自分频电路62的分频时钟信号)进行动作。另外，关于频率控制数据DFC3，例如利用运算电路40进行向分频比的转换处理。加法器ADR进行将频率控制数据DFC3的整数部与来自Δ-Σ调制电路52的调制数据DMQ相加的处理，输出相加结果数据ADQ。例如，进行将频率控制数据DFC3的9位的整数部与来自Δ-Σ调制电路52的9位的调制数据DMQ相加的处理，将相加结果数据ADQ输出到分数-N型PLL电路60。
分数-N型PLL电路60根据来自加法器ADR的相加结果数据ADQ设定分频比，输出与频率控制数据DFC3(转换为分频比的数据)对应的频率的振荡信号OUT。例如，根据相加结果数据ADQ设定分频电路62的分频比。而且，分数-N型PLL电路60根据对分频电路62设定的分频比，生成对来自振荡电路70的振荡信号OSCK进行倍增后的振荡信号OUT。所生成的振荡信号OUT(时钟信号)作为振动器件2的输出信号输出。
作为分数-N型PLL电路60，可以采用公知的各种结构。例如，分数-N型PLL电路60可以包含分频电路62、相位比较器、电荷泵电路、低通滤波电路、压控振荡电路。例如，相位比较器进行来自振荡电路70的振荡信号OSCK与来自分频电路62的分频时钟信号的相位比较。而且，在相位比较器的后级设置有电荷泵电路，在电荷泵电路的后级设置有低通滤波电路，在低通滤波电路的后级设置有压控振荡电路。而且，分频电路62输入来自压控振荡电路的振荡信号OUT，将利用相加结果数据ADQ设定出的分频比的分频时钟信号(反馈信号)输出到相位比较器。
根据图18的结构的振荡信号生成电路50，能够生成对来自振荡电路70的振荡信号OSCK的频率进行倍增后的任意频率的振荡信号OUT(时钟信号)并输出。因此，能够输出与振子10的振荡频率不同的任意频率的振荡信号OUT，能够将该振荡信号OUT用于各种用途。例如，振子10在特定频率(例如10MHz)处具有精度较高的良好振动特性，要求与该特定频率不同的频率作为振荡信号OUT的用途。在该情况下，也通过使用分数-N型PLL电路60，能够输出与该特定频率不同的任意频率的振荡信号OUT，所以，能够应对这样的要求。此外，在图18的结构中，在DSP 30、运算电路40的上采样中，可减少镜像成分，通过Δ-Σ调制电路52的噪声成型而使噪声成分向高频域侧偏移。由此，可实现振荡信号OUT的频率精度的高精度化。
图19示出作为振荡器的振动器件2、以及振动器件2中包含的电路装置20的具体结构例。另外，在本实施方式中，主要以振动器件2为振荡器的情况为例进行了说明，但振动器件2也可以是测量角速度、加速度、速度、距离或者时间等物理量的物理量测量装置。例如，振动器件2还可以是测量作为物理量的角速度的陀螺仪传感器等。
图19的电路装置20包含温度传感器80、A/D转换电路90、DSP 30、运算电路40、振荡信号生成电路50。
温度传感器80将与环境(例如电路装置20、振子10)的温度对应地发生变化的温度依赖电压作为温度检测电压输出。例如，温度传感器80利用具有温度依赖性的电路元件生成温度依赖电压，以不依赖于温度的电压(例如带隙参考电压)为基准而输出温度依赖电压。例如，将PN结的正向电压作为温度依赖电压输出。
A/D转换电路90进行来自温度传感器80的温度检测电压VTD的A/D转换，并作为温度检测数据DTD输出。作为A/D转换方式，例如可以采用逐次比较型、快速型、流水线型或者双积分型等。
DSP 30根据温度检测数据DTD进行补偿温度特性的温度补偿处理，生成用于控制振荡频率的频率控制数据。具体而言，DSP 30进行用于根据与温度对应地发生变化的温度检测数据DTD(温度依赖数据)和温度补偿处理用的系数数据(近似函数的系数的数据)等，消除或抑制由于温度变化引起的振荡频率的变动(在存在温度变化的情况下，也使振荡频率恒定)的温度补偿处理。温度补偿处理用的系数数据存储在未图示的存储部中。该存储部可通过RAM(SRAM、DRAM)等半导体存储器实现，也可通过非易失性存储器实现。而且，如图17、图18所示，利用DSP 30、运算电路40进行频率控制数据DFC的上采样，生成采样频率为fs3的频率控制数据DFC3，输入到振荡信号生成电路50。振荡信号生成电路50使用振子10生成与频率控制数据DFC3对应的频率的振荡信号OUT并输出。
根据图19的结构，在输出温度检测数据DTD的A/D转换电路90的采样速率较慢、频率控制数据的采样频率fs1较低的情况下(例如几kHz)，也能够利用DSP 30、运算电路40充分减少镜像成分并将采样频率从fs1上采样到fs3。此外，能够使用DSP 30以时分方式执行针对频率控制数据的温度补偿处理和针对温度补偿处理后的频率控制数据的第1上采样处理。因此，无需为了进行第1上采样处理而设置单独的硬件电路，可实现电路装置20的小规模化。此外，第1上采样处理可以通过低速的处理实现，因此，能够使DSP 30以低速的动作速度进行动作，可以实现低成本化、低功耗。而且，可在采样频率的上采样时充分减少镜像成分，因此，可实现振荡信号OUT的频率精度的高精度化。
4.电子设备、移动体
图20示出包含本实施方式的电路装置20(振动器件2)的电子设备500的结构例。该电子设备500包含振子10、电路装置20和处理部520。由振子10和电路装置20构成振动器件2。此外，电子设备500可以包含通信部510、操作部530、显示部540、存储部550、天线ANT。
作为电子设备500，例如可以是基站或者路由器等互联网关联设备、计测距离、时间、流速或者流量等物理量的高精度的计测设备、测量生物体信息的生物体信息测量设备(超声波测量装置、脉搏计、血压测量装置等)、车载设备(自动驾驶用的设备等)等。此外，作为电子设备500，可以是头部佩戴型显示装置、钟表关联设备等可佩戴设备、机器人、打印装置、投影装置、便携信息终端(智能手机等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(通信接口)进行经由天线ANT而从外部接收数据、或向外部发送数据的处理。处理部520(处理器)进行电子设备500的控制处理、以及经由通信部510而收发的数据的各种数字处理等。处理部520的功能例如可通过微型计算机等处理器实现。操作部530(操作接口)用于供用户进行输入操作，可通过操作按钮、触摸面板显示器等实现。显示部540用于显示各种信息，可通过液晶、有机EL等显示器实现。存储部550存储数据，其功能可通过RAM、ROM等半导体存储器、HDD(硬盘驱动器)等实现。
图21示出包含本实施方式的电路装置20(振动器件2)的移动体的例子。本实施方式的电路装置20、振动器件2(振荡器、物理量测量装置)例如可以组装到车辆、飞机、摩托车、自行车或者船舶等各种移动体。移动体例如是具有发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备、且在陆地、空中或海上移动的设备/装置。图21概要地示出作为移动体的具体例的汽车206。汽车206中组装了本实施方式的电路装置20、以及具有电路装置20的振动器件2。控制装置208根据由具有该电路装置20的振动器件2生成的时钟信号、测量出的物理量信息进行各种控制处理。例如，在测量出汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测量出的距离信息进行用于自动驾驶的各种控制处理。控制装置208能够根据例如车体207的姿态控制悬架的软硬并且控制各个车轮209的制动。另外，组装有本实施方式的电路装置20、振动器件2的设备不限定于这样的控制装置208，能够组装到设于汽车206或机器人等移动体中的各种设备。
此外，虽然如以上那样对本实施方式进行了详细说明，但本领域技术人员应当能够容易地理解可进行实质上未脱离本发明的新事项以及效果的多种变形。因此，这种变形例全部包含在本发明的范围内。此外，在说明书或附图中，对于至少一次地与更广义或同义的不同用语(多项式插值)一起记载的用语(双三次插值等)，在说明书或附图的任何位置处，都可以将其置换为不同的用语。此外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，电路装置、振动器件、电子设备、移动体的结构/动作、第1、第2上采样处理、第1、第2插值处理等处理也不限于本实施方式中说明的内容，可实施各种变形。

Claims (13)

1.一种电路装置，其特征在于，其包含：
数字信号处理器，其进行第1上采样处理，该第1上采样处理是通过第1插值处理将第1采样频率的上采样对象数据从第1采样频率上采样到第2采样频率；以及
运算电路，其进行第2上采样处理，该第2上采样处理是通过第2插值处理将从所述数字信号处理器输出的数据从所述第2采样频率上采样到第3采样频率，
所述数字信号处理器以时分方式执行与所述第1上采样处理不同的数字信号处理、以及所述第1上采样处理，
所述数字信号处理器进行数字信号校正处理或者数字滤波处理作为与所述第1上采样处理不同的所述数字信号处理，
所述数字信号处理器进行频率控制数据的温度补偿处理作为所述数字信号校正处理，将进行所述温度补偿处理后的所述频率控制数据作为所述上采样对象数据进行所述第1上采样处理。
2.根据权利要求1所述的电路装置，其特征在于，
所述上采样对象数据是通过所述数字信号处理而得到的数据。
3.根据权利要求1所述的电路装置，其特征在于，
所述数字信号处理器进行所述第1插值处理和针对通过所述第1插值处理而得到的数据的数字滤波处理作为所述第1上采样处理。
4.根据权利要求1所述的电路装置，其特征在于，
所述第1插值处理是多项式插值、线性插值、零阶保持或者零插值。
5.根据权利要求1所述的电路装置，其特征在于，
所述运算电路进行线性插值作为所述第2上采样处理的所述第2插值处理。
6.根据权利要求1所述的电路装置，其特征在于，
所述数字信号处理器输出所述第2插值处理用的插值运算参数值，
所述运算电路具有存储从所述数字信号处理器输出的所述插值运算参数值的寄存器部，根据存储在所述寄存器部中的所述插值运算参数值进行所述第2插值处理。
7.一种电路装置，其特征在于，其包含：
数字信号处理器，其进行第1上采样处理，该第1上采样处理是通过第1插值处理将第1采样频率的上采样对象数据从第1采样频率上采样到第2采样频率；以及
运算电路，其进行第2上采样处理，该第2上采样处理是通过第2插值处理将从所述数字信号处理器输出的数据从所述第2采样频率上采样到第3采样频率，
所述数字信号处理器输出所述第2插值处理用的插值运算参数值，
所述运算电路具有存储从所述数字信号处理器输出的所述插值运算参数值的寄存器部，根据存储在所述寄存器部中的所述插值运算参数值进行所述第2插值处理，
所述第2插值处理是线性插值，
所述插值运算参数值是所述线性插值的斜率参数值。
8.根据权利要求7所述的电路装置，其特征在于，
所述运算电路包含：
所述寄存器部，其存储所述线性插值的基值和所述斜率参数值；以及
积分电路，其进行基于来自所述寄存器部的所述斜率参数值的积分处理和基于来自所述寄存器部的所述基值的加法处理。
9.一种电路装置，其特征在于，其包含：
数字信号处理器，其进行第1上采样处理，该第1上采样处理是通过第1插值处理将第1采样频率的上采样对象数据从第1采样频率上采样到第2采样频率；
运算电路，其进行第2上采样处理，该第2上采样处理是通过第2插值处理将从所述数字信号处理器输出的数据从所述第2采样频率上采样到第3采样频率；以及
振荡信号生成电路，其生成振荡信号，
所述上采样对象数据是频率控制数据，
所述振荡信号生成电路使用振子生成与通过所述第2上采样处理而进行上采样后的所述频率控制数据对应的频率的所述振荡信号。
10.根据权利要求9所述的电路装置，其特征在于，
所述振荡信号生成电路包含：
Δ-Σ调制电路，其对通过所述第2上采样处理而进行上采样后的所述频率控制数据的小数部进行Δ-Σ调制，输出调制数据；
加法器，其进行将通过所述第2上采样处理而进行上采样后的所述频率控制数据的整数部与来自所述Δ-Σ调制电路的所述调制数据相加的处理，输出相加结果数据；以及
分数-N型PLL电路，其分频比是根据来自所述加法器的所述相加结果数据而设定的，该分数-N型PLL电路输出与所述频率控制数据对应的频率的所述振荡信号。
11.一种振动器件，其特征在于，该振动器件包含权利要求1～10中的任意一项所述的电路装置、以及振子。
12.一种电子设备，其特征在于，该电子设备包含权利要求1～10中的任意一项所述的电路装置。
13.一种移动体，其特征在于，该移动体包含权利要求1～10中的任意一项所述的电路装置。
CN201811563227.1A 2017-12-21 2018-12-20 电路装置、振动器件、电子设备和移动体 Active CN110034729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-244578 2017-12-21
JP2017244578A JP6981229B2 (ja) 2017-12-21 2017-12-21 回路装置、振動デバイス、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN110034729A CN110034729A (zh) 2019-07-19
CN110034729B true CN110034729B (zh) 2023-07-25

Family

ID=66950325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811563227.1A Active CN110034729B (zh) 2017-12-21 2018-12-20 电路装置、振动器件、电子设备和移动体

Country Status (3)

Country Link
US (1) US10789333B2 (zh)
JP (1) JP6981229B2 (zh)
CN (1) CN110034729B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111765975B (zh) * 2020-07-10 2021-05-18 中国水利水电科学研究院 喷灌机机载式红外温度传感器系统采样时间间隔确定方法
US11290117B1 (en) 2021-12-01 2022-03-29 Joseph Kosednar, Jr. Low-frequency arithmetic multiplying PLL for HDL devices
CN115420306A (zh) * 2022-11-07 2022-12-02 浙江芯昇电子技术有限公司 基于数字滤波方式的陀螺仪温漂补偿的实施方法和系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221712A (ja) * 1988-07-11 1990-01-24 Sony Corp 標本化周波数変換装置
JPH08204506A (ja) * 1995-01-25 1996-08-09 Hitachi Denshi Ltd 補間回路および補間方式
JPH11308074A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Ind Co Ltd 補間フィルタ
JP2005143090A (ja) * 2003-09-25 2005-06-02 Internatl Rectifier Corp Ｐｃｍからｐｗｍに変換するための方法および装置
JP2009038742A (ja) * 2007-08-03 2009-02-19 Nippon Telegr & Teleph Corp <Ntt> アップサンプリング装置とアップサンプリング方法、及びそのプログラム
CN107306132A (zh) * 2016-04-25 2017-10-31 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300007A (ja) 2001-03-30 2002-10-11 Korg Inc サンプリング周波数変換装置
JP2004282612A (ja) 2003-03-18 2004-10-07 Sony Corp データ処理装置およびその方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221712A (ja) * 1988-07-11 1990-01-24 Sony Corp 標本化周波数変換装置
JPH08204506A (ja) * 1995-01-25 1996-08-09 Hitachi Denshi Ltd 補間回路および補間方式
JPH11308074A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Ind Co Ltd 補間フィルタ
JP2005143090A (ja) * 2003-09-25 2005-06-02 Internatl Rectifier Corp Ｐｃｍからｐｗｍに変換するための方法および装置
JP2009038742A (ja) * 2007-08-03 2009-02-19 Nippon Telegr & Teleph Corp <Ntt> アップサンプリング装置とアップサンプリング方法、及びそのプログラム
CN107306132A (zh) * 2016-04-25 2017-10-31 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体

Also Published As

Publication number Publication date
CN110034729A (zh) 2019-07-19
US20190197085A1 (en) 2019-06-27
JP2019114828A (ja) 2019-07-11
US10789333B2 (en) 2020-09-29
JP6981229B2 (ja) 2021-12-15

Similar Documents

Publication Publication Date Title
CN110034729B (zh) 电路装置、振动器件、电子设备和移动体
JP6222425B2 (ja) 物理量検出回路、物理量検出装置、電子機器及び移動体
JP6331365B2 (ja) 検出装置、センサー、電子機器及び移動体
US9869986B2 (en) Detection device, sensor, electronic apparatus, and moving object
JP2017103511A (ja) 回路装置、発振器、電子機器、移動体及び発振器の製造方法
CN107026643B (zh) 电路装置、振荡器、电子设备以及移动体
JP2017085535A (ja) 回路装置、発振器、電子機器及び移動体
US11070212B2 (en) Oscillator, electronic apparatus and vehicle
CN111669124B (zh) 振荡器、电子设备以及移动体
JP2019020204A (ja) 回路装置、発振器、物理量測定装置、電子機器及び移動体
CN106153029A (zh) 二频机抖激光陀螺抖动信号抵消装置
CN107017837B (zh) 电路装置、振荡器、电子设备以及移动体
JP2001228930A (ja) 二次多項正弦曲線に基づいて信号を合成するためのコプロセッサ
JP7408950B2 (ja) 回路装置、発振器、リアルタイムクロック装置、電子機器及び移動体
JP4696920B2 (ja) Ｄｄｓ信号発生装置
US7242326B1 (en) Sample rate conversion combined with filter
US10680554B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
WO2016105574A1 (en) High order b-spline sampling rate conversion (src)
JP6597833B2 (ja) 検出装置、センサー、電子機器及び移動体
JP3403659B2 (ja) Ａｄｐｃｍデコード装置及びそれを用いたナビゲーションシステム
JP2017085536A (ja) 回路装置、発振器、電子機器及び移動体
Sahour et al. FPGA implementation of Daubeshies polyphase-decimator filter
US9306728B2 (en) Signal generating device
JPH0221714A (ja) 標本化周波数変換装置
JPH06236185A (ja) 楽音発生装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant