CN1100344C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1100344C CN1100344C CN96198419A CN96198419A CN1100344C CN 1100344 C CN1100344 C CN 1100344C CN 96198419 A CN96198419 A CN 96198419A CN 96198419 A CN96198419 A CN 96198419A CN 1100344 C CN1100344 C CN 1100344C
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- amorphous silicon
- amorphous
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002425 crystallisation Methods 0.000 claims abstract description 10
- 230000008025 crystallization Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000012772 electrical insulation material Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000007645 offset printing Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005243 fluidization Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本文涉及在制造半导体元件中的一种选择刻蚀方法，该方法中在同一半导体材料的晶体衬底(1)上沉积该半导体材料的非晶层(6)。在非晶层(6)上沉积至少一层介质层(7)，以防止上述非晶层(6)晶化。优选地借助于PECVD、SACVD、MBE工艺或自旋涂敷工艺沉积介质层(7)。对得到的结构(1)制作布线图案，此后在预定区或区域(9)内刻蚀掉介质层(7)和非晶半导体层(6)。该方法还可构成制造具有自对准基极-发射极结构的双极性晶体管的分步骤。
Description
发明领域
本发明涉及制造半导体器件时使用的一种选择刻蚀方法，以及采用选择刻蚀法制造双极性晶体管的方法。
背景技术
集成电路的设计和制造趋势趋向于各个器件逐渐小型化，而其性能逐渐增强。例如，双极性晶体管的尺寸在水平和垂直方向上逐渐缩小，以便增加组合密度和晶体管速度。同时制造精度越来越重要，不但对于各个生产阶段来说是这样，而且对于不同层之间的调整也是如此。
在目前双极性高频晶体管的制造中通常采用一种自对准的基极-发射极结构(T.H.Ning等人，“自对准的npn双极性晶体管”，IEDM Techn.Dig.，第823-824页，1980)工艺，该工艺能够使晶体管元件制作得较小，当非本征基极与本征基极在发射极附近相连时，可使基极-收集极电容以及基极电阻降低。本专业技术人员熟知该方法的各种方案。
美国专利5,266,504描述了一种制造自对准的双极性晶体管的方法，其中基极外延生长，发射极通过沉积非晶硅层后再接着沉积多晶硅层而形成，此后对该结构制作布线图案并刻蚀。然后通过SPE(固相外延生长)，使非晶硅层再结晶。该方法能够提供一种薄基极，以及清晰且好控制的发射极-基极接合。
美国专利4,988,632提出了一种在衬底上沉积多晶硅层或非晶硅层，并在该层掺杂的方法。在上述硅层上沉积一层LTO(低温氧化物)或某些其它介质，此后对该结构制作布线图案和刻蚀，以提供一个基极电极和发射极开口。美国专利5,213,989提出了一种在衬底上沉积多晶硅层、非晶硅层或某些类似硅基层，并在该层掺杂的方法，此后在硅层上沉积一层介质，优选的是基于TEOS(基于四乙基原硅酸盐)的氧化物。然后用公知方法对该结构制作布线图案和刻蚀。美国专利4,988,632和5,213,989没有明确表明，当刻蚀出发射极开口时，硅层应当是非晶硅层。
当有选择地从硅衬底上刻蚀掉多晶硅层时，会出现一些问题，这些问题包括停止刻蚀过程的困难，以致完全除去了多晶硅层，同时未太深地穿透衬底。多晶硅层沿不同的晶体方向以及在晶粒间界有不同的刻蚀速度，结果产生了刻蚀残余，所谓的柱状物，或刻蚀表面凹凸不平，所谓的刻面，以及刻蚀出的开口粗糙或边界模糊。当通过离子注入法对多晶层进行掺杂时，在晶粒间界或沿晶体方向有使掺杂剂沟流化的危险，这意味着不能控制掺杂的程度。特别是在制造具有自对准的基极-发射极结构的双极性晶体管中，当刻蚀出发射极开口时，最重要的是要克服上述问题，因为当衬底被刻蚀太深时，在本征基极和非本征基极之间，有串联电阻过高或电路断开的危险。当进行掺杂，以实现预定的掺杂型，n或p，以形成发射极时，还有形成所谓管状物，即形成该掺杂型横向穿过本征基极的沟流的危险，结果导致发射极漏电。通常这些管状物的形成是由于刻蚀残余，即所谓柱形物造成的。
发明概述
本发明的目的是提供一种解决上述问题的方法，由此生产出比采用至今为止已知方法生产出的半导体部件质量更高和/或性能更好和/或尺寸更小的半导体器件，尤其是双极性晶体管。
为此，本发明的方法包括刻蚀非晶硅。这种硅没有晶体结构。使用这种非晶硅可消除许多刻蚀多晶硅遇到的问题和缺陷。
本发明提供一种在制造半导体元件中的选择刻蚀方法，其特征在于：
-在同一半导体材料的单晶体衬底(1)上沉积一层厚度为几百毫微米的半导体材料的非晶形层(6)；
-在非晶形层(6)上沉积至少一层介质层(7)，以防止上述非晶形层(6)晶化；
-对得到的结构(8)制作布线图案，此后在预定区或区域(9)内刻蚀掉介质层(7)和非晶形半导体层(6)；以及
-对得到的结构进行热处理。
本发明还提供一种制造具有自对准基极-发射极结构的双极性晶体管的方法，其特征在于：
-在晶体硅的衬底(1)上沉积一层非晶硅层(6)，该衬底具有第一导体型的上部区域(3-4)；
-用掺杂剂在非晶硅层(6)上掺杂，以形成第二导体型；
-用防止非晶硅层(6)晶化的方法，在非晶硅层(6)上沉积至少一层介质层(7)；
-对得到的结构(8)制作布线图案，此后在预定区域内刻蚀掉介质层(7)和非晶硅层(6)，以限定一个发射极开口(9)；
-在得到的结构上生长热氧化物(10)，使非晶硅层(6)转变成多晶硅层(6’)；
-通过穿过热氧化物(10)掺杂，形成与上述多晶硅层(6’)相同导体型的本征基极(12)；
-在得到的该结构上沉积电绝缘材料层(13)，此后并以沿发射极开口(9)的侧壁可保留有上述电绝缘材料的隔离层(13’)的方法，对该结构进行各项异性刻蚀，直到在发射极开口(9)中衬底(1)上保留有一薄氧化物层；
-除去上述薄氧化物层；
-在发射极开口(9)中形成一发射极触点(15)，并对上述发射极触点掺杂以成第一导体型；
-对该结构进行热处理，通过来自发射极触点(15)的掺杂剂的扩散，在衬底中形成发射极-基极接合(16，12’)。
本发明的方法包括在晶体硅衬底上沉积非晶硅层。根据本发明，在非晶硅层上沉积保护介质层，以防止非晶硅层晶化。优选地通过下列方法中的一种方法沉积介质层：PECVD(等离子增强化学蒸汽沉积)、SACVD(亚大气压化学蒸汽沉积)、MBE(分子束外延生长)或借助于自旋涂敷工艺。优选地介质层包括PETEOS(等离子体增强的四乙基原硅酸盐)。对得到的结构制作布线图案，此后在预定区域刻蚀介质层和非晶硅层，例如进行干刻蚀。
本发明的刻蚀方法提供了一种具有清晰边界和明显平滑刻蚀表面的没有柱形物或缺陷的结构。在非晶硅和晶体硅之间还可得到良好的刻蚀选择性。从而得到一种比已有半导体部件改进了性能的半导体部件。尤其是在制造具有自对准基极-发射极结构的双极性晶体管时，可采用上述刻蚀工艺，以能生产出尺寸很小(长度量级在亚微米范围)的半导体部件的方式刻蚀出发射极开口。本发明方法的优点包括：当在晶体硅上刻蚀非晶硅时，有良好的刻蚀选择性，良好的CD控制(临界尺寸控制)，即良好地控制刻蚀开口的尺寸，以及在采用离子注入法的情况下，能避免掺杂剂沟流化的危险。
附图的简要描述
下面参照附图详细描述本发明的内容。图1-2是说明在硅表面上刻蚀硅层时，本发明两种方法步骤的断面图。图3-6是说明在制造双极性晶体管过程中，本发明四种方法步骤的断面图，该双极性晶体管具有与图2所示结构不同的自对准基极-发射极结构。
优选实施例的描述
图1中1表示硅衬底，其中硅可以是单晶硅、多晶硅或微晶硅，但优选的是单晶硅。尽管基片可以是均质的，但如图1所示，衬底1可以有各种限定的活性区域2-5，下文将要更详细地描述。在衬底1上存在的任何表面氧化物都可以通过简便地将衬底浸渍在HF浴或HF蒸汽中而被除去，该表面氧化物的厚度可以是几十埃。根据本发明，最好借助于CVD工艺(化学蒸汽淀积)，在550-560℃的温度下，在衬底1上沉积非晶硅层6，即所谓α-Si，其厚度为几百毫微米。非晶硅可以在另一温度下用另外的方法沉积，和/或借助于其它工艺如PECVD或溅射沉积。根据本发明，在非晶硅层6上沉积保护介质层7，用于防止非晶硅层6晶化。当在低于大约500℃的温度下以及在较短的时间内沉积介质层7时，可确保非晶硅层6不会晶化。在这方面最好采用所谓单片工艺，即一次处理一片的工艺，它能使沉积时间较短。这种工艺的例子是PECVD、SACVD、MBE和自旋涂敷工艺。尽管介质层7最好包含硅酸盐，但它可以包含例如氮化物或氧化物。所用的硅酸盐合适的是PETEOS，即用PECVD沉积的TEOS(四乙基原硅酸盐)。这能得到颗粒密度低和孔隙度低的高质量层，还能很好地控制层的厚度。介质层7的沉积厚度在几百毫微米的量级。优选的沉积温度在250-400℃的范围内。尽管未说明，在衬底上可沉积一层或多层附加介质层。
参见图1，然后借助于传统的光刻工艺对该结构8制作布线图案，此后在刻蚀步骤中，在预定区间或区域9内，除去有可能存在的相互重叠的附加介质层(未示出)、介质层7和非晶硅层6。由此在区域9内，使衬底1的上面暴露出来。可借助于各项异性干刻蚀工艺刻蚀介质层7，例如借助于CHF3/O2等离子体或C2F6等离子体。根据本发明，最好用干刻蚀工艺刻蚀非晶硅层6，该工艺可以是各项异性的，例如HBr和/或Cl2等离子体。
没有宏观晶体结构的非晶硅有很多缺陷，并且比多晶硅或单晶硅有更大的自由能。因此，可以在非晶硅和多晶硅或单晶硅之间实现有选择的刻蚀。采用单晶硅可得到最大的选择性。在这种情况下，有可能出现过度刻蚀，如完全刻蚀掉了非晶硅，同时未太深地穿透衬底。当刻蚀非晶硅时，沿晶粒间界或晶体表面会得到没有不合需要的刻蚀，由此得到光滑刻蚀表面。当在底层单晶硅中出现刻蚀过度时，可得到光滑的表面，没有晶粒结构的复制或刻面，所谓的刻面晶粒或残余晶粒的重现，所谓的柱形物，如刻蚀多晶硅或微晶硅可能出现的情况那样。此外，在非晶硅中刻蚀出的开口比在多晶硅中刻蚀出的开口有更清晰的边缘和更光滑的侧壁。实现良好的CD控制，也就是很好地控制刻蚀开口的尺寸是非常重要的，尤其是在亚-μm范围内制造半导体器件时，当在非晶硅中进行刻蚀时，能够实现这种控制。
在沉积保护介质层7之前，也可在非晶硅层6中进行掺杂，上述掺杂简便地通过离子注入法进行。在非晶硅中的离子注入可避免掺杂剂在晶粒间界和晶体方向的沟流，这种沟流通常会在晶体硅中注入离子时出现。当在非晶硅层6中掺杂p+时，可采用气体BF3，使其电离和加速，选出希望的离子，并容许它渗透到硅中。使用的气体最好是BF2 +，因为这种离子在电离过程中能大量产生，在以后可能进行的热处理过程中，硼可以以较浅的深度扩散到衬底中。在非晶硅层6中氟的掺入，还可有助于在非晶硅层6和下层衬底1之间的天然氧化物边界层在后续可能的热处理过程中更容易被破裂。
可将上述方法中的一种方法很方便地用于制造二极管、金属半导体器件、晶体管或其它类型的半导体部件，该制造过程至少包括一个在硅上刻蚀硅的步骤。
根据本发明，上述方法步骤可用作在制造具有自对准基极-发射极结构的npn型双极性晶体管时的分步聚。
下面描述制造与图2所示结构不同的双极性晶体管的方法，该双极性晶体管具有限定的活性区域2，即从底部看到的p掺杂区2，收集电极的n+掺杂层3，以及最靠近表面的n掺杂层4，它被一电绝缘区5包围。
如图2所示，窗口9形成了一个发射极开口，同时非晶硅层6形成了一个非本征基极。
如图3所示，在使非晶硅层6晶化的温度下，在图2所示的结构上生长出一层很薄的热氧化物层10，该薄层的厚度为十或几十毫微米(见图3)。在图3中这种新结晶硅层用6’表示。对于这种情况合适的温度范围是700-1150℃。与此同时，使掺杂剂从掺杂的结晶硅层6’进入衬底1，以形成一个掺杂区或掺杂区域11。通过穿过薄氧化物层10的中部，在基片1中注入离子BF2 +，可形成一个p掺杂的本征基极12。p+区域11能在本征基极12和非本征基极6’之间实现电接触。
然后在图3所示的结构上均匀地沉积一层电绝缘材料层13。优选地电绝缘层13的厚度为几百毫微米，并且最好由氮化物如氮化硅Si3N4组成，并借助于LPCVD工艺(低压化学蒸汽沉积)沉积该电绝缘层。生成的结构如图4所示。
用等离子体刻蚀工艺，对氮化物层13再进行各项异性刻蚀，直到在发射极开口9中衬底1的顶部保留有薄氧化物层(未示出)。沿发射极开口9的侧壁保留有氮化物带或所谓的氮化物隔离层13’。然后通过选择等离子体刻蚀工艺或湿刻蚀工艺，除去该氧化物层(未示出)，由此露出发射极开口9中的衬底表面14。得到的结构如图5所示。然后还可以在HF浴或HF蒸汽中浸渍该结构，以除去表面氧化物，此后在图5所示的结构上沉积多晶硅或非晶硅的发射极层(未示出)。优选地发射极层的沉积厚度为几百毫微米，并且例如通过注入砷进行n+掺杂。然后对该结构进行热处理，使掺杂剂(砷)进入衬底1中，形成一个n+掺杂区16。在热处理过程中，硼向下扩散到衬底中，使得本征基极和p+掺杂区变得更深了，分别如图6中的区12’和11’所示。通过精确地实施本方法的步骤，并小心地控制各个步骤，可得到很浅的发射极(n+)-基极(p)接合。用平板印刷法在发射极层(未示出)上制作布线图案，并用传统方式进行等离子体刻蚀，以限定一个在发射极开口9中的发射极15，如图6所示。
另一方面，发射极15还能外延生长，并在生长的同时被掺杂。当采用选择外延生长时，无需制作布线图案或发射极刻蚀。在这两种情况下，隔离层13’使非本征基极6’与发射极15电绝缘。
然后在图6所示的结构上还可以沉积另一层氧化物层，此后对该结构制作布线图案并刻蚀，形成接触孔。
应当知道，在改变掺杂剂之后，上述方法还可以用于制造pnp型晶体管。在这方面，非晶硅层6和本征基极12最好掺杂PH3或AsH3，而收集极3，4和发射极15，16掺杂BF3。
上述方法的优点包括制造精度更高；可以减小尺寸，即较小的晶体管基极-收集极电容和较小的基极电阻；以及由于无需采用大功率过度刻蚀程序刻蚀出发射极开口，就可避免在本征基极和非本征基极之间出现不良电接触或没有电接触的危险。
应当理解，除了硅以外，本发明方法的上述实施方案还可以用于它半导体材料。例如，从同一材料即锗的晶体层中刻蚀非晶锗层，同时保留上述优点。
Claims (13)
1、一种在制造半导体元件中的选择刻蚀方法，其特征在于：
-在同一半导体材料的单晶体衬底(1)上沉积一层厚度为几百毫微米的半导体材料的非晶形层(6)；
-在非晶形层(6)上沉积至少一层介质层(7)，以防止上述非晶形层(6)晶化；
-对得到的结构(8)制作布线图案，此后在预定区或区域(9)内刻蚀掉介质层(7)和非晶形半导体层(6)；以及
-对得到的结构进行热处理。
2、根据权利要求1所述的方法，其特征在于通过PECVD、SACVD、MBE工艺或自旋涂敷工艺沉积介质层(7)。
3、根据权利要求1所述的方法，其特征在于由PETEOS形成介质层(7)。
4、根据权利要求1-3中任一权利要求所述的方法，其特征在于借助于CVD工艺在基片(1)上沉积非晶形层(6)。
5、根据权利要求1-3中任一权利要求所述的方法，其特征在于在250-400℃的温度范围内沉积介质层(7)。
6、根据权利要求1-3中任一权利要求所述的方法，其特征在于采用硅作半导体材料。
7、一种制造具有自对准基极-发射极结构的双极性晶体管的方法，其特征在于：
-在晶体硅的衬底(1)上沉积一层非晶硅层(6)，该衬底具有第一导体型的上部区域(3-4)；
-用掺杂剂在非晶硅层(6)上掺杂，以形成第二导体型；
-用防止非晶硅层(6)晶化的方法，在非晶硅层(6)上沉积至少一层介质层(7)；
-对得到的结构(8)制作布线图案，此后在预定区域内刻蚀掉介质层(7)和非晶硅层(6)，以限定一个发射极开口(9)；
-在得到的结构上生长热氧化物(10)，使非晶硅层(6)转变成多晶硅层(6’)；
-通过穿过热氧化物(10)掺杂，形成与上述多晶硅层(6’)相同导体型的本征基极(12)；
-在得到的该结构上沉积电绝缘材料层(13)，此后并以沿发射极开口(9)的侧壁可保留有上述电绝缘材料的隔离层(13’)的方法，对该结构进行各项异性刻蚀，直到在发射极开口(9)中衬底(1)上保留有一薄氧化物层；
-除去上述薄氧化物层；
-在发射极开口(9)中形成一发射极触点(15)，并对上述发射极触点掺杂以成第一导体型；
-对该结构进行热处理，通过来自发射极触点(15)的掺杂剂的扩散，在衬底中形成发射极-基极接合(16，12’)。
8、根据权利要求7所述的方法，其特征在于通过PECVD、SACVD、MBE工艺或自旋涂敷工艺沉积介质层(7)。
9、根据权利要求7所述的方法，其特征在于采用PETEOS作介质层(7)。
10、根据权利要求7-9中任一权利要求所述的方法，其特征在于通过沉积一层多晶硅，并在该层中掺杂以成第一导体型，从而形成发射极触点(15)，此后用平板印刷法在掺杂层上制作布线图案，并用等离子体法刻蚀该层。
11、根据权利要求7-9中任一权利要求所述的方法，其特征在于通过BF3离子注入对非晶硅层(6)进行掺杂。
12、根据权利要求7-9中任一权利要求所述的方法，其特征在于在250-400℃的温度范围内沉积介质层(7)。
13、根据权利要求7-9中任一权利要求所述的方法，其特征在于用电绝缘氮化物材料(13)形成隔离层(13’)，并借助于LPCVD工艺，使上述层的沉积厚度达几百毫微米。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9504150A SE508635C2 (sv) | 1995-11-20 | 1995-11-20 | Förfarande för selektiv etsning vid tillverkning av en bipolär transistor med självregistrerande bas-emitterstruktur |
| SE95041505 | 1995-11-20 | ||
| SE9504150 | 1995-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1202980A CN1202980A (zh) | 1998-12-23 |
| CN1100344C true CN1100344C (zh) | 2003-01-29 |
Family
ID=20400303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96198419A Expired - Lifetime CN1100344C (zh) | 1995-11-20 | 1996-11-20 | 半导体器件的制造方法 |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0956586B1 (zh) |
| JP (1) | JP2000501234A (zh) |
| KR (1) | KR100495284B1 (zh) |
| CN (1) | CN1100344C (zh) |
| AU (1) | AU7715296A (zh) |
| CA (1) | CA2237887A1 (zh) |
| DE (1) | DE69635867T2 (zh) |
| ES (1) | ES2258782T3 (zh) |
| SE (1) | SE508635C2 (zh) |
| TW (1) | TW364167B (zh) |
| WO (1) | WO1997019465A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010021740A (ko) | 1997-07-11 | 2001-03-15 | 에를링 블로메, 타게 뢰브그렌 | 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법 |
| SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
| KR100407683B1 (ko) * | 2000-06-27 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| EP1415330B1 (en) | 2001-07-18 | 2012-02-01 | Infineon Technologies AG | Selective base etching |
| EP1521306A2 (en) * | 2003-09-30 | 2005-04-06 | Agere Systems, Inc. | Bipolar transistor and method of manufacturing the same |
| US10032868B2 (en) | 2016-09-09 | 2018-07-24 | Texas Instruments Incorporated | High performance super-beta NPN (SBNPN) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792501A (en) * | 1985-05-15 | 1988-12-20 | Energy Conversion Devices, Inc. | Multilayered article including crystallization inhibiting layer and method for fabricating same |
| US4960719A (en) * | 1988-02-04 | 1990-10-02 | Seikosha Co., Ltd. | Method for producing amorphous silicon thin film transistor array substrate |
| US4988632A (en) * | 1990-01-02 | 1991-01-29 | Motorola, Inc. | Bipolar process using selective silicon deposition |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
| JPH05326557A (ja) * | 1992-05-20 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 薄膜の堆積方法及び薄膜トランジスタの製造方法 |
| US5213989A (en) * | 1992-06-24 | 1993-05-25 | Motorola, Inc. | Method for forming a grown bipolar electrode contact using a sidewall seed |
| JP3349198B2 (ja) * | 1993-07-01 | 2002-11-20 | 株式会社日立製作所 | バイポ−ラトランジスタの製造方法 |
-
1995
- 1995-11-20 SE SE9504150A patent/SE508635C2/sv not_active IP Right Cessation
-
1996
- 1996-11-20 EP EP96940210A patent/EP0956586B1/en not_active Expired - Lifetime
- 1996-11-20 WO PCT/SE1996/001511 patent/WO1997019465A1/en active IP Right Grant
- 1996-11-20 DE DE69635867T patent/DE69635867T2/de not_active Expired - Lifetime
- 1996-11-20 AU AU77152/96A patent/AU7715296A/en not_active Abandoned
- 1996-11-20 ES ES96940210T patent/ES2258782T3/es not_active Expired - Lifetime
- 1996-11-20 JP JP9519655A patent/JP2000501234A/ja active Pending
- 1996-11-20 KR KR10-1998-0703539A patent/KR100495284B1/ko not_active IP Right Cessation
- 1996-11-20 CA CA002237887A patent/CA2237887A1/en not_active Abandoned
- 1996-11-20 CN CN96198419A patent/CN1100344C/zh not_active Expired - Lifetime
-
1997
- 1997-02-17 TW TW086101832A patent/TW364167B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SE9504150D0 (sv) | 1995-11-20 |
| JP2000501234A (ja) | 2000-02-02 |
| TW364167B (en) | 1999-07-11 |
| SE508635C2 (sv) | 1998-10-26 |
| CN1202980A (zh) | 1998-12-23 |
| WO1997019465A1 (en) | 1997-05-29 |
| KR100495284B1 (ko) | 2005-09-30 |
| CA2237887A1 (en) | 1997-05-29 |
| AU7715296A (en) | 1997-06-11 |
| KR19990067517A (ko) | 1999-08-25 |
| EP0956586B1 (en) | 2006-03-01 |
| DE69635867D1 (de) | 2006-04-27 |
| DE69635867T2 (de) | 2006-09-07 |
| EP0956586A1 (en) | 1999-11-17 |
| SE9504150L (sv) | 1997-05-21 |
| ES2258782T3 (es) | 2006-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381953A (en) | Polysilicon-base self-aligned bipolar transistor process | |
| US5024957A (en) | Method of fabricating a bipolar transistor with ultra-thin epitaxial base | |
| US4252582A (en) | Self aligned method for making bipolar transistor having minimum base to emitter contact spacing | |
| US5166767A (en) | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer | |
| US5008207A (en) | Method of fabricating a narrow base transistor | |
| US5422303A (en) | Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor | |
| KR0180325B1 (ko) | 얇은 베이스영역에 누설전류가 흐르지 않는 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| EP0552671A2 (en) | Isolation technique for silicon germanium devices | |
| US5101256A (en) | Bipolar transistor with ultra-thin epitaxial base and method of fabricating same | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| EP0051534A2 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| CN1100344C (zh) | 半导体器件的制造方法 | |
| EP0045848B1 (en) | Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits | |
| US6077752A (en) | Method in the manufacturing of a semiconductor device | |
| US6852638B2 (en) | Selective base etching | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| US7005723B2 (en) | Bipolar transistor and method of producing same | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| CA1312679C (en) | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP2622047B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD. Effective date: 20040827 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20040827 Address after: Munich, Germany Patentee after: Infennian Technologies AG Address before: Stockholm Patentee before: Ericsson Telephone AB |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1017947 Country of ref document: HK |
|
| CX01 | Expiry of patent term |
Granted publication date: 20030129 |
|
| EXPY | Termination of patent right or utility model |