CN110023961A - 不同尺寸元件布局的混合结构方法以优化晶圆的面积使用 - Google Patents

不同尺寸元件布局的混合结构方法以优化晶圆的面积使用 Download PDF

Info

Publication number
CN110023961A
CN110023961A CN201780073750.3A CN201780073750A CN110023961A CN 110023961 A CN110023961 A CN 110023961A CN 201780073750 A CN201780073750 A CN 201780073750A CN 110023961 A CN110023961 A CN 110023961A
Authority
CN
China
Prior art keywords
wafer
semiconductor wafer
inserter
chip
big
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780073750.3A
Other languages
English (en)
Inventor
I·J·福斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avery Dennison Retail Information Services LLC
Original Assignee
Avery Dennison Retail Information Services LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avery Dennison Retail Information Services LLC filed Critical Avery Dennison Retail Information Services LLC
Publication of CN110023961A publication Critical patent/CN110023961A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/22—Electrical actuation
    • G08B13/24—Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2405—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used
    • G08B13/2414—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used using inductive tags
    • G08B13/2417—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used using inductive tags having a radio frequency identification chip
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/22—Electrical actuation
    • G08B13/24—Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428—Tag details
    • G08B13/2431—Tag circuit details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了一种半导体晶圆器件，其包括具有大表面面积和低单位面积成本的圆形晶圆。该半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。由于多个大器件不能有效地填充晶圆，小器件用作晶圆的填充元件。通常，大器件包括带条或插入器器件并且小器件包括芯片器件。芯片器件附接到小型RFID天线并且插入器器件附接到较大的结构，例如高频标签，其中带条/插入器可以用作从天线线圈的中心到外部的桥。

Description

不同尺寸元件布局的混合结构方法以优化晶圆的面积使用
相关申请的交叉引用
本申请要求2016年12月1日提交的美国临时实用专利申请号62/428,873的优先权和权益，其全部内容通过引用合并于此。
背景技术
本发明总体涉及半导体晶圆器件。具体地，半导体晶圆器件包括具有大表面面积和低单位面积成本的圆形晶圆。半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。
在半导体器件的制造中，通过使用传统的光刻技术在半导体晶圆中同时制备多个集成电路。在与每个集成电路或其他半导体器件的外周长相邻的平面表面上提供多个辅助器件如接触垫、测试监视器器件、用于测量和对准的器件等也是方便的。
此外，基于半导体晶圆器件的单位面积的较低成本，可以构建适合用作带条插入器(strap interposer)的较大器件。然而，半导体晶圆的较大尺寸通常意味着用户不能有效地使用半导体晶圆的所有面积。
因此，本发明公开了一种包括混合尺寸元件的半导体晶圆器件，使得可以在晶圆器件上利用小尺寸器件作为晶圆的填充元件，因为多个大尺寸器件不能有效地填充晶圆。
发明内容
以下呈现简化的发明内容，以便提供对所公开的创新的一些方面的基本理解。该发明内容不是广泛的概述，并且不旨在标识关键/重要元件或描绘其范围。其唯一目的是以简化形式呈现一些概念，作为稍后呈现的更详细描述的序言。
在其一个方面，本文公开和要求保护的主题包括半导体晶圆器件，该半导体晶圆器件包括具有大表面面积和低单位面积成本的圆形晶圆。半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。小器件用作晶圆的填充元件，因为多个大器件不能有效地填充晶圆。通常，大器件大于4平方毫米，小器件小于4平方毫米。此外，大器件通常包括带条或插入器器件，并且小器件通常包括芯片器件。芯片器件附接到小型RFID天线，并且插入器器件附接到较大的结构，例如高频标签，其中带条/插入器可以充当从天线线圈的中心到外部的桥。
在另一实施例中，具有混合尺寸元件的半导体晶圆器件还包括3D堆叠的器件。通过拾取组件并将它们放在彼此的顶部上来构建3-D堆叠的器件，从而增加给定面积中的功能。通常，较小部件或顶部组件是数字处理器，较大部件或底部组件是传感器、光伏或其他器件，诸如显示器。在一个实施例中，当没有足够的面积以将线圈和芯片两者分开地容纳在同一面积中时，较大部件或底部组件是高密度线圈。因此，构建3D堆叠的器件的工艺利用芯片器件的薄度和灵活性来构建面积有效的半导体晶圆器件。
为了实现前述和相关目的，本文结合以下描述和附图描述了所公开创新的某些说明性方面。然而，这些方面仅指示可以采用本文公开的原理的各种方式中的一些，并且旨在包括所有这些方面及其等同物。当结合附图考虑时，从以下详细描述中，其他优点和新颖特征将变得明显。
附图说明
图1说明了根据所公开的架构的具有混合尺寸元件的半导体晶圆器件的顶部透视图。
图2说明了根据所公开的架构的具有激光切割的混合尺寸元件的半导体晶圆器件的顶部透视图。
图3A说明了根据所公开的架构的具有3D堆叠的混合尺寸元件的半导体晶圆器件的顶部透视图。
图3B说明了根据所公开的架构的具有3D堆叠的混合尺寸元件的半导体晶圆器件的侧面透视图。
具体实施方式
现在参考附图描述本发明，其中相同的附图标记始终用于表示相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对其的透彻理解。然而，明显的是，可以在没有这些具体细节的情况下实践创新。在其他情况下，以框图形式示出了公知的结构和器件，以便于对其进行描述。
用于构建芯片的新工艺可以制造相对大的柔性部件，其可以用作可以在天线上使用的带条，但也可以用作高频天线的桥。这些较大的器件不能有效地填充晶圆面积，因此在本发明中，还在晶圆上构建较小的部件。因此，本发明公开了一种半导体晶圆器件，其包括具有大表面面积和低单位面积成本的圆形晶圆。半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。小器件用作晶圆的填充元件，因为多个大器件不能有效地填充晶圆。通常，大器件包括带条或插入器器件，并且小器件包括芯片器件。芯片器件附接到小型RFID天线，并且插入器器件附接到较大的结构，诸如高频标签，其中带条/插入器可以用作从天线线圈的中心到外部的桥。
首先参考附图，图1说明了具有混合尺寸元件的圆形半导体晶圆器件100的第一示例性实施例。具体地，半导体晶圆器件100可以是本领域已知的任何合适的尺寸、形状和配置，而不会影响本发明的整体概念。本领域普通技术人员将理解，如图1所示的半导体晶圆器件100的形状和尺寸仅用于说明目的，并且半导体晶圆器件100的许多其他形状和尺寸完全在本公开的范围内。此外，尽管半导体晶圆器件100的大小(即，长度，宽度和高度)是用于良好性能的重要设计参数，但是半导体晶圆器件100可以是确保使用期间的最佳性能和灵敏度的任何形状或尺寸。
通常，半导体晶圆器件100制造成本低，因此其具有低单位面积成本。考虑到半导体晶圆器件100的较低单位面积成本，可以构建适合用作带条插入器的较大器件，以及本领域已知的其他合适器件。然而，较大尺寸的晶圆器件100通常意味着用户不能有效地使用晶圆的所有面积。
有效使用晶圆的更多面积的一种方法是在晶圆上使用混合尺寸的元件。因此，图1中示出了圆形晶圆，在同一片材上制造了大102和小104器件。小器件104通常是小于4mm2的组件，或者是本领域已知的任何其他合适的尺寸。大器件102通常是大于4mm2的组件，或者是本领域已知的任何其他合适的尺寸。此外，较小的器件104类似于芯片和本领域已知的其他合适的器件，并且大器件102类似于带条/插入器和本领域已知的其他合适的器件。芯片(小器件104)对于附接到小型RFID天线和其他合适的器件是理想的。带条/插入器(大器件102)理想地用于附接到较大的结构，包括高频(HF)标签，其中带条可以用作从天线线圈的中心到外部的桥，以及在本领域中已知的其他合适的器件。。
通常，在晶圆器件100上使用混合尺寸的元件仅适用于具有低单位面积成本并且制造柔性芯片的半导体晶圆器件100。例如，用作硅中的带条/桥的大于4mm2的器件将相对昂贵并且也易碎。相反，图1中所示的具有低单位面积成本的圆形晶圆器件100公开了不能有效地填充晶圆器件100的多个大面积带条/插入器102。此外，如图所示，否则将不被使用的面积是由较小的器件104(诸如芯片)填充。
另外，大器件(带条器件)102和小器件(芯片器件)104通常用于不同的工艺，但也可以在相同的工艺中使用。如果在不同的工艺中使用，激光切割和弹出分两步完成，以分离器件流。例如，如图2所示，带条器件102和芯片器件104在不同时间从晶圆器件100被释放或弹出，因为它们可能用于不同的工艺。通常，带条器件102首先被激光切割和弹出并且芯片器件104其次被激光切割和弹出，或者芯片器件104可以首先被激光切割和弹出并且带条器件102其次被激光切割和弹出。因此，器件102和104的激光切割和弹出以两个步骤执行以分离器件流，但不是必须如此，器件102和104的激光切割和弹出也可以同时进行。
图3A-图3B说明了具有混合尺寸元件的半导体晶圆器件300的另一示例性实施例，然而该晶圆器件300还包括3D堆叠的器件106。通常，3D堆叠的器件106是通过拾取部件或组件并将它们放在彼此的顶部(一个在另一个的顶部)来构建的，增加了给定面积中的功能。例如，较小的部件(或顶部组件108)可以是芯片或数字处理器或本领域已知的其他合适的器件，并且较大部件(或底部组件110)可以是传感器、光伏或其他器件，诸如显示器和本领域已知的其他合适的大面积器件。在一个实施例中，如果没有足够的面积将线圈和芯片两者分开地容纳在同一面积中，则较大的器件(底部组件108)通常会是高密度天线线圈。此外，尽管芯片(顶部组件108)被示出为不同的尺寸，但是构建3D堆叠的部件106的工艺将利用芯片108的薄度和柔性来构建面积有效器件300。
以上描述的内容包括所要求保护的主题的示例。当然，出于描述所要求保护的主题的目的，不可能描述组件或方法的每个可想到的组合，但是本领域普通技术人员可以认识到所要求保护的主题的许多进一步组合和置换是可能的。因此，所要求保护的主题旨在涵盖落入所附权利要求的精神和范围内的所有这些改变、修改和变化。此外，关于具体描述或权利要求中使用术语“包含”的范围，这样的术语旨在具有包括性，这与术语“包括”在用作权利要求中的过渡词时被解释为“包括”的方式类似。

Claims (20)

1.一种半导体晶圆器件，包括：
具有大表面面积的晶圆；
在所述晶圆上制造的多个大器件；和
在所述晶圆上制造的多个小器件；和
其中所述小器件用作所述晶圆的填充元件，因为所述多个大器件不能有效地填充所述晶圆。
2.根据权利要求1所述的半导体晶圆器件，其中所述晶圆为圆形。
3.根据权利要求1所述的半导体晶圆器件，其中所述晶圆具有低的单位面积成本。
4.根据权利要求1所述的半导体晶圆器件，其中所述晶圆用作带条插入器。
5.根据权利要求1所述的半导体晶圆器件，其中所述大器件包括带条或插入器器件。
6.根据权利要求5所述的半导体晶圆器件，其中所述大器件大于4mm2。
7.根据权利要求6所述的半导体晶圆器件，其中所述带条或插入器器件附接到高频标签。
8.根据权利要求7所述的半导体晶圆器件，其中所述带条或插入器器件用作从天线线圈的中心到外部的桥。
9.根据权利要求1所述的半导体晶圆器件，其中所述小器件包括芯片器件。
10.根据权利要求9所述的半导体晶圆器件，其中所述小器件小于4mm2。
11.根据权利要求10所述的半导体晶圆器件，其中所述芯片器件附接到小型RFID天线。
12.根据权利要求1所述的半导体晶圆器件，其中所述小器件和大器件在不同的时间被从所述晶圆器件弹出，因为所述小器件和大器件在不同的工艺中被使用。
13.根据权利要求12所述的半导体晶圆器件，其中所述大器件被激光切割并首先从所述晶圆器件弹出，并且所述小器件被激光切割并其次从所述晶圆器件弹出。
14.根据权利要求1所述的半导体晶圆器件，还包括3-D堆叠的器件。
15.根据权利要求14所述的半导体晶圆器件，其中所述3-D堆叠的器件的顶部器件包括数字处理器，并且所述3-D堆叠的器件的底部器件包括传感器。
16.一种半导体晶圆器件，包括：
圆形晶圆，其具有大表面面积和低单位面积成本；
在所述晶圆上制造的多个插入器器件；和
在所述晶圆上制造的多个芯片器件；和
其中所述芯片器件用作所述晶圆的填充元件，因为所述多个插入器器件不能有效地填充所述晶圆；和
其中所述芯片器件和所述插入器器件在不同时间被激光切割并从所述晶圆器件弹出。
17.根据权利要求16所述的半导体晶圆器件，其中所述插入器器件大于4mm2。
18.根据权利要求16所述的半导体晶圆器件，其中所述芯片器件小于4mm2。
19.根据权利要求16所述的半导体晶圆器件，还包括在所述晶圆上制造的3-D堆叠的器件，所述3-D堆叠的器件包括顶部器件和底部器件，其中所述顶部器件包括数字处理器，并且所述底部器件包括高密度线圈。
20.一种半导体晶圆器件，包括：
具有大表面面积的圆形晶圆；
在所述晶圆上制造的多个插入器器件和多个芯片器件；
其中所述芯片器件用作所述晶圆的填充元件，因为所述多个插入器器件不能有效地填充所述晶圆；和
在所述晶圆上制造的3-D堆叠的器件，所述3-D堆叠的器件包括顶部器件和底部器件，其中所述顶部器件包括数字处理器，并且所述底部器件包括高密度线圈。
CN201780073750.3A 2016-12-01 2017-12-01 不同尺寸元件布局的混合结构方法以优化晶圆的面积使用 Pending CN110023961A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662428873P 2016-12-01 2016-12-01
US62/428,873 2016-12-01
PCT/US2017/064141 WO2018102645A1 (en) 2016-12-01 2017-12-01 A mixed structure method of layout of different size elements to optimize the area usage on a wafer

Publications (1)

Publication Number Publication Date
CN110023961A true CN110023961A (zh) 2019-07-16

Family

ID=60935951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073750.3A Pending CN110023961A (zh) 2016-12-01 2017-12-01 不同尺寸元件布局的混合结构方法以优化晶圆的面积使用

Country Status (4)

Country Link
US (1) US20180158788A1 (zh)
EP (1) EP3549068A1 (zh)
CN (1) CN110023961A (zh)
WO (1) WO2018102645A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912502A (en) * 1997-03-12 1999-06-15 Nec Corporation Wafer having a plurality of IC chips having different sizes formed thereon
US5933211A (en) * 1996-08-26 1999-08-03 Kabushiki Kaisha Toshiba Charged beam lithography apparatus and method thereof
US6228229B1 (en) * 1995-11-15 2001-05-08 Applied Materials, Inc. Method and apparatus for generating a plasma
US20020050059A1 (en) * 2000-09-21 2002-05-02 Uwe Waeckerle Chip feed device and method of feeding semiconductor chips
US20070007641A1 (en) * 2005-07-08 2007-01-11 Kang-Wook Lee Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
US20070152316A1 (en) * 2006-01-03 2007-07-05 Samsung Electronics Co., Ltd. Interposer pattern with pad chain
WO2009060514A1 (ja) * 2007-11-06 2009-05-14 Fujitsu Microelectronics Limited 半導体装置の製造方法、ウエハおよびウエハの製造方法
US20110147899A1 (en) * 2007-06-21 2011-06-23 Frederick Rodriguez Dahilig Integrated circuit package system employing device stacking
CN102157391A (zh) * 2010-01-29 2011-08-17 新科金朋有限公司 半导体器件和形成垂直互连的薄外形wlcsp的方法
US20140139259A1 (en) * 2012-11-19 2014-05-22 Industrial Technology Research Institute Test method for interposer
JP2015092525A (ja) * 2013-11-08 2015-05-14 株式会社ディスコ ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053702A1 (en) * 2006-11-01 2008-05-08 Dai Nippon Printing Co., Ltd. Non-contact ic tag label and method of producing the same
CN101896947B (zh) * 2007-10-10 2016-05-11 薄膜电子有限公司 包括印刷集成电路的无线器件及其制作和使用方法
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
US8951037B2 (en) * 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
US10290606B2 (en) * 2012-06-21 2019-05-14 Advanced Micro Devices, Inc. Interposer with identification system
KR20180086198A (ko) * 2015-11-25 2018-07-30 트리나미엑스 게엠베하 적어도 하나의 물체를 광학적으로 검출하기 위한 검출기
US20180043595A1 (en) * 2016-08-09 2018-02-15 Ngk Insulators, Ltd. Honeycomb structure forming die

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228229B1 (en) * 1995-11-15 2001-05-08 Applied Materials, Inc. Method and apparatus for generating a plasma
US5933211A (en) * 1996-08-26 1999-08-03 Kabushiki Kaisha Toshiba Charged beam lithography apparatus and method thereof
US5912502A (en) * 1997-03-12 1999-06-15 Nec Corporation Wafer having a plurality of IC chips having different sizes formed thereon
US20020050059A1 (en) * 2000-09-21 2002-05-02 Uwe Waeckerle Chip feed device and method of feeding semiconductor chips
US20070007641A1 (en) * 2005-07-08 2007-01-11 Kang-Wook Lee Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
US20070152316A1 (en) * 2006-01-03 2007-07-05 Samsung Electronics Co., Ltd. Interposer pattern with pad chain
US20110147899A1 (en) * 2007-06-21 2011-06-23 Frederick Rodriguez Dahilig Integrated circuit package system employing device stacking
WO2009060514A1 (ja) * 2007-11-06 2009-05-14 Fujitsu Microelectronics Limited 半導体装置の製造方法、ウエハおよびウエハの製造方法
CN102157391A (zh) * 2010-01-29 2011-08-17 新科金朋有限公司 半导体器件和形成垂直互连的薄外形wlcsp的方法
US20140139259A1 (en) * 2012-11-19 2014-05-22 Industrial Technology Research Institute Test method for interposer
JP2015092525A (ja) * 2013-11-08 2015-05-14 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
WO2018102645A1 (en) 2018-06-07
EP3549068A1 (en) 2019-10-09
US20180158788A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
EP1839064B1 (en) Method of manufacturing a 3-axis sensor in a single package
US8399336B2 (en) Method for fabricating a 3D integrated circuit device having lower-cost active circuitry layers stacked before higher-cost active circuitry layer
CN102822963B (zh) 利用无芯封装件形成用于电磁干扰屏蔽的金属填充的管芯背侧薄膜
KR101332076B1 (ko) 3ｄ 집적회로 디바이스 제조 기술
KR101419582B1 (ko) 영구적인 캐리어로서 인터페이스 웨이퍼를 사용하는 3ｄ 집적회로 디바이스 제조
US7882957B2 (en) Storing tray and storing device
US11887940B2 (en) Integrated circuit packages with conductive element having cavities housing electrically connected embedded components
CN104952855B (zh) 包括叠置的电子部件的电子组件
CN102298247A (zh) 用于晶片级照相机模块的强化结构
US20150130075A1 (en) Semiconductor package having magnetic substance and related equipment
CN104347600A (zh) 针对多个管芯的封装组件配置及关联的技术
CN110023961A (zh) 不同尺寸元件布局的混合结构方法以优化晶圆的面积使用
WO2008087701A1 (ja) 三次元半導体集積回路装置及びその製造方法
CN103855324B (zh) 软性元件的取出方法及衬底之间的分离方法
CN104952865A (zh) 电子封装和将第一管芯连接到第二管芯以形成电子封装的方法
CN107180843B (zh) 一种封装面板、器件封装结构及其制备方法
CN106028775B (zh) 磁性薄板和电子仪器
US11239155B2 (en) Conductive contact structures for electrostatic discharge protection in integrated circuits
CN103369221B (zh) 具有保护管的晶片级相机模块
CN105241455B (zh) 基于TSV技术的μPNT微尺度立体堆叠方法
CN105849902B (zh) 制造电子封装件的方法
CN112242371A (zh) 使用牺牲侧壁层制造薄半导体芯片的方法及其设备
CN105845465B (zh) 芯片定位装置以及芯片定位方法
US20170246844A1 (en) Chip card substrate and method of forming a chip card substrate
CN105489588B (zh) 传感器封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190716