CN110021525B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN110021525B
CN110021525B CN201910023622.9A CN201910023622A CN110021525B CN 110021525 B CN110021525 B CN 110021525B CN 201910023622 A CN201910023622 A CN 201910023622A CN 110021525 B CN110021525 B CN 110021525B
Authority
CN
China
Prior art keywords
pattern
layer
sacrificial
spacer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910023622.9A
Other languages
English (en)
Other versions
CN110021525A (zh
Inventor
李炫哲
姜润昇
李成禧
李知承
郑祥敎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110021525A publication Critical patent/CN110021525A/zh
Application granted granted Critical
Publication of CN110021525B publication Critical patent/CN110021525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

公开了一种制造半导体器件的方法。该方法包括在衬底上形成下层、在下层上形成牺牲层和蚀刻图案、在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、蚀刻第二间隔层和第一间隔物以在第一牺牲图案的侧壁上形成第二间隔物、以及部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模部分地蚀刻下层。

Description

制造半导体器件的方法
技术领域
发明构思涉及制造半导体器件的方法，更具体地，涉及制造半导体器件的简化方法。
背景技术
半导体器件由于其小尺寸、多功能性和/或低制造成本而在电子工业中具有重要作用。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件和/或具有存储器和逻辑元件两者的混合半导体器件。随着电子工业的先进发展，半导体器件越来越多地以更高的集成度来制造。例如，半导体器件被越来越多地要求具有高可靠性、高速度和/或多功能性。半导体器件已变得更为复杂且更为集成以满足这些要求的特性。
发明内容
发明构思的一些实施方式提供了制造半导体器件的简化方法。
发明构思的目的不限于上述内容，并且以上未提及的其它目的将由以下描述被本领域技术人员清楚地理解。
根据发明构思的一些实施方式，一种制造半导体器件的方法可以包括在衬底上形成下层、以及在下层上形成牺牲层和蚀刻图案。牺牲层包括从牺牲层的顶表面突出的突起，并且蚀刻图案在突起上。该方法包括在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、以及蚀刻第二间隔层和第一间隔物以在牺牲图案的侧壁上形成第二间隔物。第二间隔层和第一间隔物被蚀刻，直到暴露牺牲图案的顶表面。该方法包括部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模以部分地蚀刻下层。
根据发明构思的一些实施方式，一种制造半导体器件的方法可以包括在包括第一区域和第二区域的衬底上形成牺牲层、第一蚀刻图案和第二蚀刻图案。牺牲层可以包括在第一区域上并从牺牲层的顶表面突出的第一突起以及在第二区域上的第二突起，第一蚀刻图案在第一突起上并且第二蚀刻图案在第二突起上。该方法包括：在牺牲层、第一蚀刻图案和第二蚀刻图案上形成第一间隔层，以及蚀刻第一间隔层和牺牲层，以在衬底的第一区域上形成第一牺牲图案和第一间隔物，并在衬底的第二区域上形成第二牺牲图案和第二间隔物。第一蚀刻图案可以留在第一牺牲图案的顶表面上。第二间隔物可以形成在第二牺牲图案的顶表面上。第一蚀刻图案的顶表面可以位于与第二间隔物的顶表面的水平不同的水平处。
根据发明构思的一些实施方式，一种制造半导体器件的方法可以包括在包括第一区域和第二区域的衬底上形成牺牲层、第一蚀刻图案和第二蚀刻图案。牺牲层可以包括在第一区域上并从牺牲层的顶表面突出的第一突起以及在第二区域上的第二突起，第一蚀刻图案在第一突起上并且第二蚀刻图案在第二突起上。该方法包括：在牺牲层、第一蚀刻图案和第二蚀刻图案上形成第一间隔层，以及蚀刻第一间隔层和牺牲层，以在衬底的第一区域上形成第一牺牲图案和第一间隔物，并在衬底的第二区域上形成第二牺牲图案和第二间隔物。第一间隔物可以形成在第一牺牲图案的侧表面上。第二间隔物可以形成在第二牺牲图案的顶表面上。
附图说明
图1A至1H示出显示了根据本发明构思的示例实施方式的制造半导体器件的方法的剖视图。
图2A至4A示出衬底中的第二区域的一部分的俯视图，显示了根据本发明构思的示例实施方式的制造半导体器件的方法。
图2B至4B、图5和图6示出显示了根据本发明构思的示例实施方式的制造半导体器件的方法的剖视图。
具体实施方式
要注意的是，本发明构思的关于一个实施方式描述的方面可以并入不同的实施方式中，尽管没有关于其具体地描述。也就是，所有实施方式和/或任何实施方式的特征能以任何方式和/或组合进行组合。在下面阐述的说明书中详细解释了本发明构思的这些及另外的目的和/或方面。
图1A至1H示出显示了根据本发明构思的一些实施方式的制造半导体器件的方法的剖视图。
参照图1A，第一层200和第二层300可以在衬底100上顺序地形成。衬底100可以包括第一区域10和第二区域20。例如，第一区域10可以是外围电路区，第二区域20可以是单元区。衬底100的第一区域10可以提供有对准标记和/或驱动半导体存储器件的晶体管，衬底100的第二区域20可以提供有存储数据的半导体存储器件。衬底100可以是例如体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底或通过执行选择性外延生长(SEG)而获得的外延层。将理解，虽然术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应受这些术语限制；更确切地，这些术语仅用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可被称为第二元件在不脱离本发明构思的范围。当在此使用时，术语“和/或”包括一个或更多个相关所列举项目的任何及所有组合。诸如“中的至少一个”的表述当在一列元素之后时，修饰整列元素而不修饰该列的个别元素。
第一层200和第二层300中的一个可以被称为下层。第一层200可以包括对衬底100表现出蚀刻选择性的材料。第一层200可以包括例如硅氧化物层和热氧化物层中的一个或更多个。第二层300可以包括对第一层200表现出蚀刻选择性的材料。第二层300可以包括例如多晶硅或金属。
牺牲层400、第一蚀刻图案500a和第二蚀刻图案500b可以在第二层300上形成。牺牲层400可以包括从第二层300的顶表面突出的第一突起400a和第二突起400b。第一突起400a可以设置在衬底100的第一区域10上，第二突起400b可以设置在衬底100的第二区域20上。第一蚀刻图案500a可以设置在第一突起400a的顶表面上，第二蚀刻图案500b可以设置在第二突起400b的顶表面上。
牺牲层400、第一蚀刻图案500a和第二蚀刻图案500b的形成可以包括在第二层300上顺序地形成牺牲层400、第三层(未示出)和掩模图案(未示出)，然后使用掩模图案作为蚀刻掩模顺序地蚀刻第三层和牺牲层400。当通过掩模图案暴露的第三层被蚀刻直到暴露牺牲层400的顶表面时，第一蚀刻图案500a和第二蚀刻图案500b可以被形成，当牺牲层400在其通过第一蚀刻图案500a和第二蚀刻图案500b暴露的上部上被蚀刻时，第一突起400a和第二突起400b可以被形成。在图中，仅示出了一个第一突起400a，但是可以提供多个第一突起400a。第二突起400b同样如此。
第一突起400a和第二突起400b的每个可以具有范围从大约到大约/>的第一厚度T1。例如，第一厚度T1可以指第一突起400a和第二突起400b的每个的顶表面与暴露在第一突起400a和第二突起400b之间的牺牲层400的顶表面之间的厚度。第一厚度T1可以影响后续蚀刻工艺。这将参照图1B进一步详细讨论。第一蚀刻图案500a和第二蚀刻图案500b的每个可以具有第二厚度T2，第二厚度T2考虑到在后续蚀刻工艺中蚀刻牺牲层400的A区段和B区段所需的时间差来确定。A区段可以设置在牺牲层400的顶表面与底表面之间，该顶表面通过第一突起400a和第二突起400b暴露或者暴露在第一突起400a与第二突起400b之间。B区段可以设置在牺牲层400的底表面与第二突起400b的底表面之间。例如，第二厚度T2的增加可以导致蚀刻第二蚀刻图案500b所需的时间更多，这种情况可反过来导致蚀刻B区段所需的时间更多。由于这个原因，第二厚度T2的增加可以扩大完成A区段的蚀刻时与完成B区段的蚀刻时之间的时间差。例如，第二厚度T2可以落在从大约/>至大约/>的范围内。
牺牲层400可以包括对第二层300表现出蚀刻选择性的材料。牺牲层400可以由碳基材料形成。例如，牺牲层400可以是或者可以包括旋涂硬掩模(SOH)层或非晶碳层(ACL)。第一蚀刻图案500a和第二蚀刻图案500b可以包括对牺牲层400表现出蚀刻选择性的材料。例如，第一蚀刻图案500a和第二蚀刻图案500b可以包括SiON。
参照图1B，第一间隔层600可以在牺牲层400、第一蚀刻图案500a和第二蚀刻图案500b上形成，或者共形地覆盖牺牲层400、第一蚀刻图案500a和第二蚀刻图案500b。第一间隔层600可以通过例如原子层沉积(ALD)形成。第一间隔层600可以包括例如硅氧化物层。
第一间隔层600可以具有覆盖第一突起400a的侧壁和/或第二突起400b的侧壁的高度，该高度可以由第一厚度T1确定。例如，第一厚度T1的增加可以使第一间隔层600具有覆盖第一突起400a的侧壁和第二突起400b的侧壁的增加的高度。在下面将参照图1C讨论的蚀刻工艺中，在第一突起400a和第二突起400b的侧壁上或者覆盖第一突起400a和第二突起400b的侧壁的第一间隔层600可以用作蚀刻掩模来蚀刻牺牲层400，因此第一厚度T1可以基于牺牲层400的蚀刻量来控制。例如，当牺牲层400需要被大量蚀刻时，第一间隔层600具有覆盖第一突起400a的侧壁和第二突起400b的侧壁的增加的高度可以是必要的。第一间隔层600的高度可以对应于第一厚度T1。
掩模图案700可以在第一突起400a上形成。掩模图案700可以在形成于衬底100的第一区域10上的第一间隔层600上或者覆盖形成于衬底100的第一区域10上的第一间隔层600，并且暴露形成在衬底100的第二区域20上并且可以在第一突起400a的侧壁上或覆盖第一突起400a的侧壁的第一间隔层600。掩模图案700可以是例如光致抗蚀剂图案。
参照图1C，掩模图案700可以在蚀刻第一间隔层600和牺牲层400的蚀刻工艺中用作蚀刻掩模。因此，第一牺牲图案410和在第一牺牲图案410的侧面或侧表面上的第一间隔物610可以在衬底100的第一区域10上形成，并且第二牺牲图案420和在第二牺牲图案420的顶表面上的第二间隔物620可以在衬底100的第二区域20上形成。牺牲层400可以被蚀刻以形成第一牺牲图案410和第二牺牲图案420，并且第一间隔层600可以被蚀刻以形成第一间隔物610和第二间隔物620。第二层300可以部分地暴露于其在第一牺牲图案410与第二牺牲图案420之间以及在相邻的第二牺牲图案420之间的顶表面上。
蚀刻工艺可以蚀刻第一间隔层600从而暴露第二蚀刻图案500b的顶表面和在第一蚀刻图案500a与第二蚀刻图案500b之间的牺牲层400的顶表面，从而形成第一间隔物610和第二间隔物620。第一间隔物610可以形成为覆盖第一突起400a的侧壁以及第一蚀刻图案500a的侧面/侧表面和顶表面或者在第一突起400a的侧壁以及第一蚀刻图案500a的侧面/侧表面和顶表面上，并且第二间隔物620可以形成为至少部分地覆盖第二突起400b的侧壁和第二蚀刻图案500b的侧面或侧表面。
通过第一间隔物610和第二间隔物620暴露的第二蚀刻图案500b和牺牲层400可以被顺序地蚀刻，以暴露第二层300的顶表面，该步骤可以形成第一牺牲图案410和第二牺牲图案420。在该蚀刻工艺期间，第二蚀刻图案500b和掩模图案700可以被同时蚀刻并去除。该蚀刻工艺还可以蚀刻并去除形成在第一蚀刻图案500a的顶表面上的第一间隔物610，该第一间隔物610由于掩模图案700的去除而被暴露，从而暴露第一蚀刻图案500a的顶表面。在蚀刻工艺之后，第一蚀刻图案500a可以留在第一牺牲图案410的顶表面上。
第一牺牲图案410的顶表面上的第一蚀刻图案500a可以使其顶表面在与第二牺牲图案420的顶表面上的第二间隔物620的顶表面的水平不同的水平处。例如，第一蚀刻图案500a的顶表面可以位于比第二间隔物620的顶表面的水平高的水平处。
第一牺牲图案410可以形成为具有与第一突起400a的宽度和第一突起400a的侧壁上的第一间隔层600的厚度之和基本相同的宽度。第二牺牲图案420可以每个形成为具有与第二突起400b的侧壁上的第一间隔层600的厚度基本相同的宽度。第二牺牲图案420可以每个具有与牺牲层400的顶表面和底表面之间的A区段(见图1B)的厚度基本相同的厚度，该顶表面通过第一蚀刻图案500a和第二蚀刻图案500b暴露。
如上所述，因为牺牲层400的A区段和B区段具有不同的厚度，所以就所需的蚀刻时间而言，A区段可以不同于B区段。例如，第二突起400b的顶表面与牺牲层400的底表面之间的B区段可以需要比牺牲层400的顶表面与底表面之间的A区段的蚀刻时间多的蚀刻时间，牺牲层400的该顶表面通过第一蚀刻图案500a和第二蚀刻图案500b暴露。因为牺牲层400的蚀刻时间基于其位置和厚度而不同，所以第二牺牲图案420可以形成为具有不规则的宽度，并且第一牺牲图案410和第二牺牲图案420的侧面或侧表面可以不被蚀刻为垂直于衬底100的顶表面。为了使第一牺牲图案410和第二牺牲图案420的侧面或侧表面形成为垂直于衬底100的顶表面，牺牲层400可以在大约150V至大约700V的高电压下在大约5mTorr至大约20mTorr的低压下在COS、O2、He和/或Ar的气氛中被蚀刻。
第一牺牲图案410可以包括第一区段410a和第一区段410a上的第二区段410b。第一区段410a可以具有比第二区段410b的宽度W2大的宽度W1。然后，第二区段410b可以部分地暴露第一区段410a的顶表面。第一间隔物610可以设置在第一区段410a的暴露的顶表面上，同时覆盖第二区段401b和第一蚀刻图案500a的侧面或侧表面。第一间隔物610可以不在第一区段410a的侧面或侧表面上或者可以不覆盖第一区段410a的侧面或侧表面。第二牺牲图案420的顶表面可以位于与第一区段410a的顶表面的水平相同且比第二区段410b的顶表面的水平低的水平处。
参照图1D，第二间隔层800可以在第一蚀刻图案500a、第一牺牲图案410、第一间隔物610、第二间隔物620、第二牺牲图案420和第二层300的部分顶表面上形成，或者共形地覆盖第一蚀刻图案500a、第一牺牲图案410、第一间隔物610、第二间隔物620、第二牺牲图案420和第二层300的部分顶表面。在一些实施方式中，第二间隔层800可以具有覆盖第一牺牲图案410和第二牺牲图案420的侧面或侧表面的厚度，该厚度可以对应于目标图案或目标线的宽度。第二间隔层800可以通过原子层沉积(ALD)形成。第二间隔层800可以包括例如硅氧化物层。
参照图1E，第二间隔层800可以经历蚀刻工艺以形成第三间隔物810和第四间隔物820。该蚀刻工艺可以持续直到暴露第二牺牲图案420的顶表面。该蚀刻工艺可以暴露第一蚀刻图案500a的顶表面、第二牺牲图案420的顶表面和第二层300的部分顶表面。第三间隔物810可以形成在第一间隔物610的侧壁以及第一牺牲图案410的第一区段410a的侧面或侧表面上。第四间隔物820可以形成在第二牺牲图案420的侧面或侧表面上。该蚀刻工艺可以是各向异性蚀刻工艺。各向异性蚀刻工艺可以使用其中诸如CxFy或CHxFy的主要气体与O2和Ar中的一种或更多种混合的蚀刻剂。
参照图1F，第二牺牲图案420可以被去除。第二牺牲图案420的去除可以暴露第二层300的顶表面的在第二牺牲图案420下面或被第二牺牲图案420覆盖的部分，并且还可以暴露第四间隔物820的内侧壁。第一蚀刻图案500a、第一间隔物610、第三间隔物810、第四间隔物820和第二层300可以包括对第二牺牲图案420表现出蚀刻选择性的材料，因而在去除第二牺牲图案420期间可以不被蚀刻。即使第一牺牲图案410包括与第二牺牲图案420的材料相同的材料，第一牺牲图案410在去除第二牺牲图案420期间可以不被蚀刻，因为第一牺牲图案410在第一蚀刻图案500a、第一间隔物610和第三间隔物810下面或被第一蚀刻图案500a、第一间隔物610和第三间隔物810覆盖。第二牺牲图案420可以通过例如干蚀刻工艺或灰化工艺被去除。第三间隔物810可以延伸到第二层300并与第二层300接触。
参照图1G，第二层300可以被部分地蚀刻以形成第一图案310和第二图案320。例如，可以对通过第一蚀刻图案500a、第一牺牲图案410、第一间隔物610、第三间隔物810和第四间隔物820暴露的第二层300执行蚀刻工艺，从而形成第一图案310和第二图案320。第一图案310可以形成在衬底100的第一区域10上，第二图案320可以形成在衬底100的第二区域20上。第一图案310可以形成为具有与第一牺牲图案410的第一区段410a的宽度(图1F的W1)和第三间隔物810的底表面的宽度之和相同的宽度，该底表面与第二层300接触。第二图案320可以形成为具有与第四间隔物820的底表面的宽度相同的宽度，该底表面与第二层300接触。
蚀刻工艺可以去除第一蚀刻图案500a和第一间隔物610。第一图案310可以仍在其上提供有厚度通过蚀刻工艺减小的第一牺牲图案410和第三间隔物810。第二图案320可以仍在其上提供有厚度通过蚀刻工艺减小的第四间隔物820。例如，第三间隔物810可以具有比第四间隔物820的高度大的高度。蚀刻工艺可以是干蚀刻工艺。
参照图1H，第一牺牲图案410可以被去除。第一图案310、第二图案320、第三间隔物810和第四间隔物820可以包括对第一牺牲图案410表现出蚀刻选择性的材料，因而可以不与第一牺牲图案410一起被去除。第一牺牲图案410可以通过例如干蚀刻工艺或灰化工艺被去除。
双图案化技术是用于在不改变曝光设备的情况下以曝光设备所实现的可曝光最小节距形成图案的技术。例如，精细图案的形成使用双图案化技术，通过该双图案化技术，间隔物在由光刻工艺形成的牺牲图案的侧壁上形成，牺牲图案被去除，然后仅间隔物用作蚀刻掩模对蚀刻目标进行蚀刻。随着半导体器件集成度增加，对能够形成更精细图案的先进技术的需求不断增加。根据本发明构思的一些实施方式，可以使用一个牺牲层400来执行两次双图案化工艺，因而制造工艺可以变得更为简化。
在一些实施方式中，第一图案310和第二图案320可以形成为具有与发明构思的制造方法旨在获得的图案或线的宽度对应的宽度。以下参照附图的描述涉及通过采用发明构思的制造方法在存储器件中形成有源图案。
图2A、3A和4A示出衬底中的第二区域的一部分的俯视图，显示了根据发明构思的一些实施方式的制造半导体器件的方法。图2B、3B、4B、5和6示出显示了根据发明构思的一些实施方式的制造半导体器件的方法的剖视图。
参照图2A和2B，第一掩模层910和第二掩模层920可以在衬底100的第一区域10和第二区域20上形成。第一掩模层910可以在位于第一图案310、第三间隔物810和第四间隔物820上或覆盖第一图案310、第三间隔物810和第四间隔物820的同时填充相邻的第一图案310和第二图案320之间的空间以及相邻的第二图案320之间的空间。第一掩模层910可以是或者可以包括例如旋涂硬掩模(SOH)层或非晶碳层(ACL)。
第二掩模层920可以在第一掩模层910上形成。第二掩模层920可以包括开口OP。例如，开口OP可以局部地提供在衬底100的第二区域20上。形成在衬底100的第一区域10上的第一掩模层910可以不暴露于开口OP，并且形成在衬底100的第二区域20上的第一掩模层910可以部分地暴露于开口OP。例如，开口OP可以设置为竖直地重叠第四间隔物820和第二图案320。第二掩模层920可以包括例如硅氧化物层。
参照图3A和3B，可以执行蚀刻工艺以顺序地蚀刻暴露于开口OP的第一掩模层910、第四间隔物820和第二图案320。因此，一个第二图案320可以被划分成多个第三图案330，并且一个第四间隔物820可以被划分成多个第四间隔图案830。所述多个第四间隔图案830可以形成在所述多个第三图案330的顶表面上。该蚀刻工艺可以是干蚀刻工艺。
参照图4A和4B，第二掩模层920和第一掩模层910可以被顺序地去除。第一掩模层910和第二掩模层920的去除可以暴露第一图案310的顶表面和侧面/侧表面、第三图案330的侧面或侧表面、第三间隔物810的表面、第四间隔图案830的表面以及第一层200的部分顶表面。第一掩模层910和第二掩模层920可以通过干蚀刻工艺和/或灰化工艺被去除。
参照图5，第一层200可以在其通过第一图案310和第三图案330暴露的部分上被蚀刻，因而可以形成第四图案210和第五图案220。可以执行蚀刻工艺以去除第三间隔物810和第四间隔图案830。第四图案210上可以提供有厚度通过蚀刻工艺减小的第一图案310，并且第五图案220上可以提供有厚度通过蚀刻工艺减小的第三图案330。该蚀刻工艺可以是干蚀刻工艺。
参照图6，可以对衬底100的通过第一图案310、第三图案330、第四图案210和第五图案220暴露的部分执行蚀刻工艺，从而形成第六图案110和有源图案AP。该蚀刻工艺可以部分地蚀刻衬底100的通过第四图案210和第五图案220暴露的部分。然后，第六图案110和有源图案AP可以从衬底100的蚀刻后的顶表面突出。第六图案110上可以提供有厚度通过蚀刻工艺减小的第四图案210，并且有源图案AP上可以提供有厚度通过蚀刻工艺减小的第五图案220。该蚀刻工艺可以是干蚀刻工艺。
根据发明构思的一些实施方式，可以使用一个牺牲层来执行两次双图案化工艺，因而制造工艺可以变得更为简化。
虽然已经结合发明构思的在附图中示出的实施方式描述了本发明，但是本领域技术人员将理解，可以进行各种改变和修改而不背离发明构思的技术精神和本质特征。对本领域技术人员将明显的是，可以对本发明构思进行各种替换、修改和改变而不背离本发明构思的范围和精神。
本申请要求享有2018年1月10日向韩国知识产权局提交的韩国专利申请第10-2018-0003167号的优先权，其内容通过引用全文合并于此。

Claims (20)

1.一种制造半导体器件的方法，所述方法包括：
在衬底上形成下层；
在所述下层上形成牺牲层和蚀刻图案，其中所述牺牲层包括从所述牺牲层的顶表面突出的突起，以及其中所述蚀刻图案在所述突起上；
在所述牺牲层和所述蚀刻图案上形成第一间隔层；
蚀刻所述牺牲层和所述第一间隔层，以形成牺牲图案和在所述牺牲图案的顶表面的至少一部分上的第一间隔物；
在所述牺牲图案和所述第一间隔物上形成第二间隔层；
蚀刻所述第二间隔层和所述第一间隔物，以在所述牺牲图案的侧壁上形成第二间隔物，其中所述第二间隔层和所述第一间隔物被蚀刻直到暴露所述牺牲图案的所述顶表面的所述至少一部分；以及
在使用所述第二间隔物作为蚀刻掩模的同时蚀刻所述下层以形成图案。
2.根据权利要求1所述的方法，其中，当所述牺牲层和所述第一间隔层被蚀刻时，所述蚀刻图案被去除。
3.根据权利要求1所述的方法，其中所述第二间隔物留在通过蚀刻所述下层而形成的所述图案的顶表面上。
4.根据权利要求1所述的方法，还包括：在蚀刻所述下层之前去除所述牺牲图案。
5.一种制造半导体器件的方法，所述方法包括：
在包括第一区域和第二区域的衬底上形成牺牲层、第一蚀刻图案和第二蚀刻图案，
其中所述牺牲层包括：
第一突起，在所述第一区域上并且从所述牺牲层的顶表面突出；以及
在所述第二区域上的第二突起，
所述第一蚀刻图案在所述第一突起上并且所述第二蚀刻图案在所述第二突起上；
在所述牺牲层、所述第一蚀刻图案和所述第二蚀刻图案上形成第一间隔层；以及
蚀刻所述第一间隔层和所述牺牲层直到所述牺牲层下方的层的至少一部分暴露，以在所述衬底的所述第一区域上形成第一牺牲图案和第一间隔物，并且在所述衬底的所述第二区域上形成第二牺牲图案和第二间隔物；
其中所述第一蚀刻图案在蚀刻后位于所述第一牺牲图案的顶表面上，
其中所述第二间隔物形成在所述第二牺牲图案的顶表面上，以及
其中所述第一蚀刻图案的顶表面位于与所述第二间隔物的顶表面的水平不同的水平处。
6.根据权利要求5所述的方法，其中所述第一蚀刻图案的所述顶表面在比所述第二间隔物的所述顶表面高的水平处。
7.根据权利要求5所述的方法，
其中所述第一牺牲图案包括第一区段和所述第一区段上的第二区段，以及
其中所述第一区段的宽度大于所述第二区段的宽度。
8.根据权利要求7所述的方法，其中，
所述第一间隔物形成在所述第一蚀刻图案的侧表面、所述第二区段的侧表面和所述第一区段的顶表面上，以及
所述第一区段的侧表面通过所述第一间隔物暴露。
9.根据权利要求7所述的方法，
其中所述第二区段的顶表面在比所述第二牺牲图案的所述顶表面高的水平处，以及
其中所述第一区段的顶表面与所述第二牺牲图案的所述顶表面共面。
10.根据权利要求5所述的方法，还包括：
在所述衬底上形成第一层，所述第一层对所述衬底表现出蚀刻选择性；以及
在所述衬底上形成第二层，所述第二层对所述第一层表现出蚀刻选择性并且对所述第二牺牲图案表现出蚀刻选择性，
其中所述第二间隔物与所述第二层间隔开。
11.根据权利要求5所述的方法，还包括：
在蚀刻所述第一间隔层和所述牺牲层之前，在所述衬底的所述第一区域上形成掩模图案，以暴露所述牺牲层的在所述衬底的所述第二区域上的部分，并且暴露所述第一间隔层的在所述第一突起的侧壁上的部分，
其中所述掩模图案用作蚀刻掩模以蚀刻所述第一间隔层和所述牺牲层，以及
其中所述掩模图案通过与所述第一间隔层和所述牺牲层同时蚀刻而被去除。
12.根据权利要求5所述的方法，其中所述第一区域包括外围电路区，并且所述第二区域包括单元区。
13.根据权利要求5所述的方法，
其中所述第二牺牲图案的厚度等于所述牺牲层的所述顶表面与所述牺牲层的底表面之间的厚度，以及
其中所述牺牲层的所述顶表面通过所述第一蚀刻图案和所述第二蚀刻图案暴露。
14.根据权利要求5所述的方法，
其中所述第二蚀刻图案通过与所述第一间隔层和所述牺牲层的蚀刻同时蚀刻而被去除，以及
其中所述第一间隔物形成在所述第一牺牲图案和所述第一蚀刻图案的侧表面上。
15.根据权利要求14所述的方法，还包括：
在所述衬底与所述牺牲层之间形成下层，
其中，在蚀刻所述第一间隔层和所述牺牲层之后，所述下层的顶表面通过所述第一牺牲图案和所述第二牺牲图案被部分地暴露。
16.根据权利要求15所述的方法，在蚀刻所述第一间隔层和所述牺牲层之后，所述方法还包括：
在所述第一蚀刻图案、所述第一间隔物、所述第一牺牲图案、所述第二间隔物、所述第二牺牲图案、以及所述下层的所述顶表面的一部分上形成第二间隔层；
蚀刻所述第二间隔层和所述第二间隔物，以在所述第一间隔物的侧表面上形成第三间隔物并且在所述第二牺牲图案的侧表面上形成第四间隔物，其中所述第二间隔层和所述第二间隔物被蚀刻以暴露所述第二牺牲图案的所述顶表面、所述下层的所述顶表面的一部分和所述第一蚀刻图案的所述顶表面；
去除所述第二牺牲图案；以及
蚀刻所述下层，以在所述衬底的所述第一区域上形成第一图案并且在所述衬底的所述第二区域上形成第二图案，
其中所述第一蚀刻图案、所述第一牺牲图案、所述第一间隔物、所述第三间隔物和所述第四间隔物用作蚀刻掩模蚀刻所述下层。
17.根据权利要求16所述的方法，
其中所述第一间隔物在蚀刻所述下层期间被去除，
其中，在蚀刻所述下层之后，所述第三间隔物和所述第一牺牲图案在所述第一图案上，以及
其中，在蚀刻所述下层之后，所述第四间隔物在所述第二图案上。
18.一种制造半导体器件的方法，所述方法包括：
在包括第一区域和第二区域的衬底上形成牺牲层、第一蚀刻图案和第二蚀刻图案，
其中所述牺牲层包括：
第一突起，在所述第一区域上并且从所述牺牲层的顶表面突出；以及
在所述第二区域上的第二突起，
所述第一蚀刻图案在所述第一突起上并且所述第二蚀刻图案在所述第二突起上；
在所述牺牲层、所述第一蚀刻图案和所述第二蚀刻图案上形成第一间隔层；以及
蚀刻所述第一间隔层和所述牺牲层直到所述牺牲层下方的层的至少一部分暴露，以在所述衬底的所述第一区域上形成第一牺牲图案和第一间隔物，并且在所述衬底的所述第二区域上形成第二牺牲图案和第二间隔物，
其中所述第一间隔物形成在所述第一牺牲图案的侧表面上，以及
其中所述第二间隔物形成在所述第二牺牲图案的顶表面上。
19.根据权利要求18所述的方法，
其中，在蚀刻所述第一间隔层和所述牺牲层之后，所述第一蚀刻图案留在所述第一牺牲图案的顶表面上，以及
其中所述第二蚀刻图案通过与蚀刻所述第一间隔层和所述牺牲层时同时蚀刻而被去除。
20.根据权利要求19所述的方法，其中所述第一间隔物在所述第一蚀刻图案的侧表面上，并且暴露所述第一蚀刻图案的顶表面。
CN201910023622.9A 2018-01-10 2019-01-10 制造半导体器件的方法 Active CN110021525B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180003167A KR102609924B1 (ko) 2018-01-10 2018-01-10 반도체 소자의 제조 방법
KR10-2018-0003167 2018-01-10

Publications (2)

Publication Number Publication Date
CN110021525A CN110021525A (zh) 2019-07-16
CN110021525B true CN110021525B (zh) 2023-11-07

Family

ID=67159895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910023622.9A Active CN110021525B (zh) 2018-01-10 2019-01-10 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US10522366B2 (zh)
KR (1) KR102609924B1 (zh)
CN (1) CN110021525B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475648B1 (en) * 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336584A (zh) * 2014-08-05 2016-02-17 三星电子株式会社 细微图案化方法以及利用该方法制造半导体器件的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR100843236B1 (ko) 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100825801B1 (ko) 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
KR101815590B1 (ko) 2010-11-23 2018-01-05 삼성전자 주식회사 반도체 소자의 패턴 형성 방법
US8629040B2 (en) * 2011-11-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for epitaxially growing active regions between STI regions
KR20140008863A (ko) 2012-07-12 2014-01-22 에스케이하이닉스 주식회사 더블 ｓｐｔ를 이용한 반도체 소자의 미세패턴 형성방법
US8735296B2 (en) * 2012-07-18 2014-05-27 International Business Machines Corporation Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer
KR20140064458A (ko) * 2012-11-20 2014-05-28 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
KR102223035B1 (ko) * 2014-03-05 2021-03-04 삼성전자주식회사 반도체 소자의 패턴 형성 방법
TWI540650B (zh) 2014-08-06 2016-07-01 聯華電子股份有限公司 鰭狀場效電晶體元件製造方法
KR102274837B1 (ko) 2014-09-04 2021-07-08 삼성전자주식회사 쿼드러플 패터닝 기술 공정을 위한 레이아웃 분리 방법 및 이를 사용한 반도체 장치 제조 방법
KR102323251B1 (ko) 2015-01-21 2021-11-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
US9876074B2 (en) * 2015-05-22 2018-01-23 International Business Machines Corporation Structure and process to tuck fin tips self-aligned to gates
US9558956B2 (en) * 2015-07-01 2017-01-31 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
KR102250656B1 (ko) 2015-10-08 2021-05-11 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102607278B1 (ko) * 2016-04-28 2023-11-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336584A (zh) * 2014-08-05 2016-02-17 三星电子株式会社 细微图案化方法以及利用该方法制造半导体器件的方法

Also Published As

Publication number Publication date
CN110021525A (zh) 2019-07-16
KR102609924B1 (ko) 2023-12-07
US20190214273A1 (en) 2019-07-11
US10522366B2 (en) 2019-12-31
KR20190085260A (ko) 2019-07-18

Similar Documents

Publication Publication Date Title
KR101730709B1 (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
US10553433B2 (en) Method for preparing a semiconductor structure
US9875927B2 (en) Method for forming patterns for semiconductor device
US11018006B2 (en) Method for patterning a semiconductor structure
US9214356B2 (en) Mechanisms for forming patterns
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
US10930505B2 (en) Methods for integrated circuit design and fabrication
KR101169164B1 (ko) 반도체 소자의 형성 방법
CN108666207B (zh) 制作半导体元件的方法
CN109309091A (zh) 图案化方法
KR20160122695A (ko) 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리
US7666800B2 (en) Feature patterning methods
CN110021525B (zh) 制造半导体器件的方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
CN111524793A (zh) 一种半导体结构及形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN112259505B (zh) 半导体器件鳍体的形成方法
US10910231B2 (en) Method of fabricating semiconductor device
CN109920761B (zh) 半导体元件的制作方法
US20240096814A1 (en) Semiconductor processing for alignment mark
KR20050059926A (ko) 플래쉬 메모리소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant