CN110011662A

CN110011662A - 振荡器装置以及用于同步振荡器的方法

Info

Publication number: CN110011662A
Application number: CN201811406341.3A
Authority: CN
Inventors: 马尔科·布奇; 雷蒙多·卢齐
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2017-11-24
Filing date: 2018-11-23
Publication date: 2019-07-12
Also published as: DE102017127805A1; US20190165799A1; DE102017127805B4; US10749538B2

Abstract

公开了一种振荡器装置和用于同步振荡器的方法。该振荡器装置包括：振荡器，其被配置成生成具有两个半周期的振荡信号；输入端，其被配置成接收包括同步触发的同步信号；同步器，其被配置成拒绝在半周期的第一部分期间接收到的同步触发并且将振荡器同步至在半周期的第二部分期间接收到的同步触发；以及控制器，其被配置成响应于在半周期的第一部分期间接收到同步触发而延长半周期的第二部分。

Description

振荡器装置以及用于同步振荡器的方法

技术领域

本公开涉及振荡器装置以及用于同步振荡器的方法。

背景技术

锁相环(PLL)装置通常用于必须产生与参考信号同步的周期信号的应用中。PLL由变频振荡器组成，其中借助于相位比较，调节频率以便锁定在参考信号的相位上。根据PLL振荡器与参考信号之间的相位和频率差两者，相位锁定操作可以会占用若干周期。因此，如果参考信号不是连续可用的，而是时而出现且甚至持续几个周期出现，则相位锁定操作会成为问题。实际上，在这种情况下，应该在几个周期中校正可能相当大的相位误差。参考电压在随着周期保持稳定时可能消失并且在几个周期内以随机相移重新出现的情况下，应用场景甚至更糟。在这样的极端情况下，常规的PLL根本无法工作。因此，甚至例如在参考信号消失并且以未知的相移重新出现的情况下，振荡器也应与参考时钟高效同步。

发明内容

根据本发明的一个方面，提供了一种振荡器装置，包括：振荡器，其被配置成生成具有两个半周期的振荡信号；输入端，其被配置成接收包括同步触发的同步信号；同步器，其被配置成拒绝在所述两个半周期中的半周期的第一部分期间接收的同步触发并且将所述振荡器同步至在所述半周期的第二部分期间接收的同步触发；以及控制器，其被配置成响应于在所述半周期的第一部分期间接收到同步触发而延长所述半周期的所述第二部分。

根据本发明的另一个方面，提供了一种用于同步振荡器的方法，包括：接收包括同步触发的同步信号；拒绝在由所述振荡器产生的振荡信号的半周期的第一部分期间接收到的同步触发；将所述振荡器同步至在所述半周期的第二部分期间接收到的同步触发；以及响应于在所述半周期的第一部分期间接收到同步触发而延长所述半周期的第二部分。

附图说明

在附图中，遍及不同的附图，相似的参考特征通常指代相同的部分。附图不一定按比例，而是通常将重点放在示出本发明的原理上，在以下的描述中，参照以下的附图描述各个方面，其中：

图1示出振荡器装置；

图2以状态图的形式示出同步振荡器的工作的示例；

图3示出说明图2的原理的典型应用的信号图；

图4示出说明图2的原理应用于方波振荡器的信号图；

图5示出说明根据实施方式的同步振荡器的工作的状态图；

图6示出说明图5的状态图的参数如何根据同步触发器的出现而被动态分配的状态图；

图7示出说明根据示例的稳定状态工作中的同步的信号图；

图8示出说明根据另一示例的稳定状态工作中的同步的信号图；

图9示出说明在同步拒绝事件之后参考信号消失的情况下的相位恢复的信号图；

图10示出说明在第一同步触发未被拒绝并且因此振荡器立即被锁定的情况下的信号图；

图11示出说明在第一同步触发被拒绝的情况下的信号图；

图12示出图5和图6的同步机制的可能实现；

图13示出根据实施方式的振荡器装置；

图14示出说明根据实施方式的用于同步振荡器的方法的流程图。

具体实施方式

以下详细的描述参照附图，附图通过例示的方式示出可以实践本发明的本公开的特定细节和方面。可以使用其他的方面，并且在不偏离本发明的范围的情况下可以做出结构、逻辑和电学改变。本公开的各个方面不一定互相排斥，因为本公开的一些方面可以与本公开的一个或更多个其他方面组合以形成新的方面。

如果仅在参考信号(即，同步信号)可用时需要相位锁定，则同步振荡器是提供几乎即时锁定的标准解决方案。

图1示出振荡器装置100。

振荡器装置100包括生成振荡信号102的振荡器101。振荡信号102具有两个交替的半周期，例如在其期间信号为高的一个半周期和在其期间信号为低的一个半周期，振荡信号102可以是方波信号并且也可以具有其他形式，例如正弦形式。理论上，半周期被周期性地重复，但在实际使用中，例如由于振荡器101的频率漂移等事实，振荡信号102需要与参考信号或同步信号103同步。参考信号103通过参考信号源104提供，参考信号源104可以例如包括晶体振荡器并且还可以基于来自发送器的参考频率的无线电接收来生成参考信号103。为此，可能出现参考信号103时而不可用，以及振荡器101需要与振荡信号102保持一致并且当同步信号103重新出现时能够与同步信号103同步。

如图1中所示并且例如根据各种实施方式提供的振荡器装置100可以应用于需要振荡信号的任何装置中，该装置可以包括例如需要载波频率的无线电通信装置、需要扫描频率的显示装置、根据时钟工作的数据处理装置等。

图2以状态图200的形式示出同步振荡器——例如图1的振荡器101——的工作的示例。

状态图200包括表示半周期的触发的瞬时(即，零持续时间)状态的两个状态trig1和trig2。此外，状态图200包括分别表示trig1状态(第一半周期)和trig2状态(第二半周期)的持续时间的wait1状态和wait_sync状态。

如状态图200中的第一过渡201所示，可以通过时间T2的期满(即振荡器的自由运行时段期满)来触发新的振荡器周期(即，第一半周期)，或者如第二过渡202所示，在时间T2期间通过同步事件的发生(即，同步触发器例如同步脉冲的接收)触发新的振荡器周期(即，第一半周期)。

第三过渡203示出在持续时间T₁之后从第一半周期至第二半周期的过渡。

因此，振荡器具有Tosc＝T₁+T₂的自由运行周期，借助于该示例中的设计，该自由运行周期比参考信号周期Tsync长。因此，当存在参考信号时，在振荡器周期的期满时间之前出现(从参考信号边沿中的一个或两个中提取的)同步触发。结果，通过同步信号强制振荡器的周期。

图3示出说明图2的原理的典型应用用于在模拟TV中的帧和线扫描的锯齿同步振荡器的信号图300，其中利用从视频输入中提取的同步触发来同步用于线和帧扫描的锯齿振荡器。

在图3中时间从左至右延伸(下文中描述的所有信号图也是如此)。同步触发301触发在其期间振荡器信号下降的第一半周期302。

图4示出说明图2的原理应用于方波振荡器的信号图400。

同步触发器401触发振荡器信号在其期间为高的第一半周期302。

应指出的是，如果T2>Tref，则只需要一个振荡周期就能够将振荡器锁定至参考信号。

虽然根据图2操作的同步振荡器具有简单的实现并且可以立即锁定参考信号，但是其失去了PLL(锁相环)的如下两个主要特征：振荡器的自由运行频率没有被调谐至接近参考信号的频率，并且锁定序列没有得到保证以不产生毛刺。即，根据振荡器与参考信号之间的相互相位，可以生成极短的半周期。实际上，如从图4中可以看到的，最小的半周期持续时间取决于振荡器半周期的结束与下一个同步触发(即，同步信号的脉冲或边沿)之间的时间。结果，当参考信号出现时，可能随机地产生短的半周期或者甚至毛刺。例如，当振荡器输出被用作用于数字装置的时钟时，这个事实可能成为问题。

根据各种实施方式，提出了一种振荡器装置，该振荡器装置与PLL类似，提供了接近参考频率的自由运行频率但没有短的半周期产生，另外还提供了与根据图2工作的同步振荡器类似的快速锁定序列。

为了简洁，在下文中(以及在图3和图4的先前示例中)，考虑如下情况：其中参考信号103的仅一个边沿被用于同步，并且另外振荡器101被同步在与参考信号103相同的频率上。然而，下文中描述的方法还可以用于同步参考信号103的两个边沿和/或用于作为参考信号103的频率的倍数的振荡器频率。

图5示出说明根据实施方式的同步振荡器例如图1的振荡器101的工作的状态图500。

与图2类似，状态图500包括表示半周期的触发的瞬时状态(零持续时间)的两个状态trig1和trig2。

另外，如图5中，第一半周期的持续时间由固定时间T1组成，并且第二半周期被分为固定时间T2和可变时间T3。wait1状态表示第一半周期的持续时间，wait2状态表示第二半周期的固定部分的持续时间，以及wait sync状态表示第二半周期的可变持续时间。

如状态图500中的第一过渡501所示，可以通过时间T3的期满来触发新的振荡器周期(即，第一半周期)，或者如第二过渡502所示，通过在时间T3期间同步事件的发生(即，同步触发例如同步脉冲的接收)来触发新的振荡器周期(即，第一半周期)。

当第二半周期的固定时间部分(持续时间T2)已经期满时出现第三过渡503，并且第四过渡504表示第一半周期的持续时间T1的期满。

因此，T2是第二半周期的最小持续时间并且T3是被动态地设定以捕获下一个同步信号的附加时间。换句话说，T2是确保不能产生太短的第二半周期的保证时间，而T3是为同步保留的时间。

如下进一步说明的，根据各种实施方式，当存在参考信号103时，以及在任何PLL中，适当的调节环路将振荡周期的自由运行持续时间Tosc＝T1+T2+T3调节至尽可能接近参考周期Tref。这意味着，与图3和图4中的同步振荡器不同，自由运行频率被调谐至参考信号103的频率。

应指出的是，如果Tosc被调谐至接近Tref，则图2的同步机制不起作用。此外，应指出的是，如果振荡周期的自由运行持续时间Tosc＝T1+T2+T3被调谐至尽可能接近参考周期Tref，则在T3中的同步触发下降之前其可能需要很长时间，并且一旦其发生，如果Tosc<Tref，则下一个同步触发将丢失(即，在其之前T3将期满)。

因此，根据各种实施方式，使用同步机制，其中如果同步触发被丢失，即在第二半周期的可变部分内(在T3内的持续时间)没有下降，则时间T3可能被延长。

为了描述同步机制如何工作，定义了以下量：

t0：最后一个振荡器周期的起始时间。所有的以下定时称为t0。

Treject＝T1+T2：同步信号的拒绝周期。

Tsync：距离下一个同步信号的时间。

Tmax＝T1+T2+T3：距离电流振荡器周期结束的最大时间。

另外，作为示例并且为了更好的理解，假设自由运行振荡周期Tosc被分为8个几乎相同的ΔT间隔：

Tosc＝8ΔT

并且

T1＝4ΔT；T2＝3ΔT；T3＝ΔT。

根据这些定义，当Tsync≤Treject时，同步振荡器拒绝同步触发。

图6示出说明状态图500中的T3如何根据同步触发的出现来被动态地分配的状态图600。

在状态图600中，存在与T3的不同长度对应的三个状态601、602、603。

在第一状态与其本身之间的第一过渡604和从第三状态603至第一状态601之间的第二过渡605与指示在T3期间(即，在长度T3的第二半周期的部分期间)发生同步触发的同步事件相对应。

从第一状态601至第三状态603的第三过渡606和从第二状态602至第三状态603的第四过渡607与指示在Treject内(在t0之后)发生同步触发的同步拒绝事件相对应。

从第一状态601至其本身的第五过渡608、从第二状态602至第一状态601的第六过渡609和从第三状态603至第二状态602的第七过渡610与指示Tmax(在t0之后，即，在没有引起的任何有效的同步事件的情况下振荡器周期的重新开始)期满的Tmax事件相对应。

通常，在t0处，T3被初始化成ΔT并且只要没有发生同步拒绝的事件(即，只要振荡器在T3期间接收到同步触发，或者由于同步触发不可用而完全没有接收到同步触发)就保持这个值。

另一方面，每当发生同步拒绝的事件，T3就被延长至(1+ceil(Tsync/ΔT))ΔT，以等待同步信号的下一个同步触发。“ceil(.)”表示向上取整运算，其结果是等于或高于其参数(argument)的最近的整数。根据这个公式的延长可以被看作基于在下一个同步触发出现期间的周期的预测。

然而，如果在Tmax的期满之前期望的同步触发没有出现，则下一周期通过将T3设定为0重新开始(根据第七过渡610)。如下文所说明的，通过这样做，可以避免如果在同步拒绝的事件之后参考信号消失，则自由运行振荡被延迟ΔT(见以下描述的图9的示例)。应指出的是，第四过渡607是可选的并且同步机制可以在没有第四过渡607的情况下类似地工作：如果在状态602期间出现同步触发，则其被忽略。

当系统处于稳定状态时，频率调节环路调节ΔT以获得8ΔT＝Tosc≈Tref。

锁定机制的工作根据如图7和图8中所示的是否Tref<Tosc或Tref>Tosc是不同的。

图7示出说明当Tosc–ΔT<Tref<Tosc时稳定状态工作中的同步的信号图700。

当Tref<Tosc时，同步触发器701总是在Tmax之前出现，Tmax也等于Tosc。因此，振荡器捕获所有同步触发器701并且基本上与图4中描述的相同地工作。即，周期是恒定的并且等于Tref。由于没有同步触发被拒绝，因此新周期t0的开始总是通过同步触发来被触发。

图8示出说明当Tosc<Tref<Tosc+ΔT时稳定状态工作中的同步的信号图800。

当Tref>Tosc时，替选地，一个同步触发801被拒绝(因为其在Treject期间下降)，而下一个同步触发802被捕获(因为其在延伸至2ΔT的T3期间下降)。结果，新周期t0的开始通过Tmax和同步触发来交替触发，并且振荡器周期交替地是Tosc和Tosc+2(Tref-Tosc)，其平均值是Tref。

从图8中可以看到的是，如已经提及的，在没有其他适宜方案的情况下，如果在同步拒绝事件之后参考信号消失，则振荡器将以ΔT延迟自由振荡。然而，如上文述，这借助于第六过渡609而得以避免，如图9中所示。

图9示出说明在同步拒绝事件之后参考信号消失的情况下相位恢复的信号图900。

根据图6的状态图600，由于T3被设定成2ΔT这一事实，初始相移根据第六过渡609、通过设定T3＝0而在下一个振荡器周期期间被恢复。结果，仅单个半周期901经受ΔT相移。虚线902指示在没有同步拒绝事件导致的相移的情况下半周期应当如何。在一个周期之后，恢复正确的相位对准。

在下文中，参照图10和图11说明当在暂停之后参考信号重新出现时同步化如何工作。

图10示出说明第一同步触发1001在T3(即，第二半周期的可变部分)期间即没有被拒绝期间发生的情况并且因此振荡器立即被锁定的信号图1000。在这个示例中，由于Tref>Tosc，因此同步将接着进入如图8的示例中的稳定状态。

图11示出说明在Treject期间发生第一同步触发1101并且因此其丢失(被拒绝)的情况的信号图1100。

图11的这个示例示出当在下一个同步窗口之前(即，在T2时段1102的结束处)第一同步触发1101以最大延迟发生时的最坏的情况。

然而，根据图6中的工作状态图600，由于T3被延长至8ΔT(即，Tmax被设定为15ΔT)，因此捕获后面跟随的同步触发1103。

最终，可以看出的是，只要Tref-ΔT<Tosc<Tref+ΔT，锁定机制就可以只占据一个参考周期(即，一个同步触发，见图10和图11)，因此振荡器101可以在稳定状态下保持同步(见图7和图8)。

与在常规PLL中一样，同步机制允许借助调节环路将自由运行频率调节至参考信号频率。例如，ΔT可以通过检测同步触发与8ΔT(即，通常为Tosc)的期满之间的相对延迟来被调节。事实上，同步机制还可以被看作对常规PLL的附加，并且甚至可以根据所需的工作模式来被启动或禁用。另一方面，应指出的是，只要Tref-ΔT<Tosc<Tref+ΔT，同步机制就可以用于操作同步振荡器而无需PLL环路的辅助。

图12通过展现同步振荡器1200的主要功能块来示出图5和图6的同步机制的可能实现。

如在以上示例中那样，时间基准是ΔT，其中各种周期的以上示例性长度被用作示例。

振荡器1200根据经典的方案实现，在该方案中SR触发器1201通过两个延迟元件1202、1203具有交叉偶联反应，其中第一延迟元件1202限定第一半周期(即，ΔT1…4)而第二延迟元件1203限定第二半周期。

然而，第二半周期的持续时间不是固定的而是通过两个附加的同步块1204、1205来限定，同步块1204、1205借助(通过第一同步块1204提供的)sync_set信号或者(通过第二同步块1205提供的)async_set信号来触发新的周期的开始。即，当在Treject之后检测参考信号ref(其被提供至振荡器1200)的激活边沿时(即，当捕获同步事件时)，sync_set信号有效(asserted)，而async_set信号在Tmax＝T1+T2+T3(其中T3根据图6的状态图600来动态设定)的期满处有效。async_set信号和sync_set信号被提供至或门1206，或门1206的输出端连接至SR触发器1201的S输入端，使得任意一个均可以触发SR触发器1201的设定(并且因此第一半周期的开始)。SR触发器1201的复位输入端连接至第二延迟元件1203，使得在第一半周期的4ΔT的持续时间之后开始第二半周期。

如图12中所示，附加的同步块1204、1205借助适当的延迟信号del_1、del_2、del_3、……、del_15产生sync_set信号和async_set信号，该延迟信号del_1、del_2、del_3、……、del_15又通过延迟块1202、1203根据下式产生：

del_i←t>t0+ΔTi

(即，通用的del_i信号在ΔTi延迟的期满处有效)。

实际上，del_7的有效指示Treject的期满并且因此其允许限定参考信号的激活边沿(即，同步触发)是否产生同步事件或同步拒绝事件。

如已经提及的，如在常规的PLL中，自由运行频率通过反馈环路来控制。在图12的实现中，反馈环路通过根据参考信号的激活边沿在del_8信号有效之后还是之前(即，在Tosc的期满之后或者之前)出现收缩或拉伸ΔT延迟元件来工作。这通过校准块1207来执行。

总之，根据各种实施方式，如图13中所示，提供了振荡器装置。

图13示出根据实施方式的振荡器装置1300。

振荡器装置1300包括被配置成产生具有两个半周期的振荡信号1302的振荡器1301以及被配置成接收包括同步触发的同步信号1304的输入端1303。

此外，振荡器装置1300包括同步器1305，该同步器1305被配置成拒绝在半周期的第一部分期间接收的同步触发，并且将振荡器1301同步至在半周期的第二部分期间接收的同步触发。

振荡器装置1300还包括控制器1306，该控制器1306被配置成响应于在半周期的第一部分期间接收同步触发来延长半周期的第二部分。

振荡器装置1300可以被看成实现同步振荡器。例如，可以看到同步器包括同步块1204、1205，而控制器例如根据状态图600控制T3的长度。

根据各种实施方式，换句话说，在半周期期间，存在拒绝(即，忽略，即没有发生与接收的同步触发的同步)同步触发的周期和第二周期，在第二周期期间接受(即，考虑，即发生与接收的同步触发的同步)同步触发。

控制器可以将第二部分延长至基于下一个同步触发应该发生的时间窗口的长度，即，覆盖下一个同步触发应该发生的时间段。这允许实现振荡器对参考信号(即，同步信号)的快速锁定。

根据各种实施方式，根据图13的振荡器装置1300，或者等同地根据振荡器装置1300的同步机制可以例如应用于芯片卡(任意形式规格)中以用于无线电通信(或者也在芯片卡读取装置中)。

例如，其可以应用于使用ISO/IEC14443-A通信的芯片卡，其中在PCD(接近耦合装置)传输期间，载波在暂停期间被抑制并且在暂停的结束处必须快速地恢复且以相位形式重新调整。另一可能的应用是使用增强NFC(近场通信)的芯片卡，其中典型地，内部的PICC(近集成电路卡)PLL必须锁定至使用每几百个自由运行周期中的仅几个周期的PCD载波。实际上，在这种情况下，使用根据例如上述的各种实施方式的同步机制，在自由运行期间积累的相移被立即取消，并且然后PLL调节环路可以立即在PCD载波与PICC PLL之间的有效周期差上工作。

根据各种实施方式，执行如图14中所示的方法。

图14示出说明根据实施方式的用于同步振荡器的方法的流程图1400。

在1401中，接收包括同步触发的同步信号。

在1402中，拒绝在由振荡器生成的振荡信号的半周期的第一部分期间接收的同步触发。

在1403中，将振荡器与在半周期的第二部分期间接收的同步触发同步。

在1404中，响应于在半周期的第一部分期间接收到同步触发来延长半周期的第二部分。

应指出的是，1402、1403、1404可以以任意顺序发生并且可以发生任意次数。

在下文中，描述了各种示例：

示例1是如图13中所示的振荡器装置。

示例2是示例1所述的振荡器装置，其中，同步触发是同步脉冲或信号边沿。

示例3是示例1或2所述的振荡器装置，其中，控制器被配置成将半周期的第二部分延长预定时间。

示例4是示例1所述的振荡器装置，其中，控制器被配置成将半周期的第二部分延长至预期在拒绝同步触发之后基于同步信号的频率而发生同步触发的时间段。

示例5是示例1至4中任一个所述的振荡器装置，其中，半周期的第一部分具有预定长度。

示例6是示例5所述的振荡器装置，其中，预定长度是半周期的最小预定长度。

示例7是示例1至6中任一个所述的振荡器装置，其中，控制器被配置成响应于所延长的半周期的第二部分期满且在延长半周期的第二部分之后输入端没有接收到同步触发而缩短半周期的第二部分。

示例8是示例7所述的振荡器装置，其中，控制器被配置成将第二部分缩短至比在延长第二部分之前的第二部分持续时间更短的长度。

示例9是示例1至8中任一个所述的振荡器装置，其中，控制器还被配置成将第一半周期的持续时间和第二半周期的非延长持续时间调节至同步信号的周期。

示例10是示例1至9中任一个所述的振荡器装置，其中，振荡信号是数字振荡信号。

示例11是示例1至10中任一个所述的振荡器装置，其中，振荡器包括被配置成输出振荡信号的触发器。

示例12是示例1至11中任一个所述的振荡器装置，其中，振荡信号用于无线电通信。

示例13是示例1至12中任一个所述的振荡器装置，其中，输入端被配置成接收基于无线电通信信号的同步信号。

示例14是示例1至13中任一个所述的振荡器装置，包括被配置成将振荡信号调谐至同步信号的锁相环。

示例15是一种如图14中所示的用于同步振荡器的方法。

示例16是示例15所述的方法，其中，同步触发是同步脉冲或信号边沿。

示例17是示例15或16所述的方法，该方法包括将半周期的第二部分延长预定时间。

示例18是示例15所述的方法，包括将半周期的第二部分延长至预期在拒绝的同步触发之后基于同步信号的频率发生同步触发的时间段。

示例19是示例15至18中任一个所述的方法，其中，半周期的第一部分具有预定长度。

示例20是示例19所述的方法，其中，预定长度是半周期的最小预定长度。

示例21是示例15至20中任一个所述的方法，包括响应于延长的半周期的第二部分期满且在延长半周期的第二部分之后输入端没有接收到同步触发而缩短半周期的第二部分。

示例22是示例21所述的方法，包括将第二部分缩短至比在延长第二部分之前的第二部分持续时间更短的长度。

示例23是示例15至22中任一个所述的方法，包括将第一半周期的持续时间和第二半周期的非延长持续时间调节至同步信号的周期。

示例24是示例15至23中任一个所述的方法，其中，振荡信号是数字振荡信号。

示例25是示例15至24中任一个所述的方法，其中，振荡器借助触发器输出振荡信号。

示例26是示例15至25中任一个所述的方法，其中，振荡信号用于无线电通信。

示例27是示例15至26中任一个所述的方法，包括接收基于无线电通信信号的同步信号。

示例28是示例15至27中任一个所述的方法，包括借助锁相环将振荡信号调谐至同步信号。

根据另一示例，提供了同步振荡器和相应的振荡器同步化方法，同步振荡器包括被配置成产生振荡信号的振荡器和同步器，该同步器被配置成如果同步触发发生在振荡信号的第二半周期的第二部分期间则将振荡器同步至同步触发，以及如果同步触发发生在振荡信号的第一半周期或者振荡信号的第二半周期的第一部分期间，则忽略同步触发并且增加第二半周期的第二部分的长度。

应指出的是，以上示例可以以任何方式组合。

尽管本文已经示出并且描述了特定的示例，然而本领域普通技术人员将理解的是，可以在不偏离本发明的范围的情况下用各种替代和/或等同的实现来代替所示出和描述的特定实施方式。本申请旨在覆盖在本文中讨论的特定实施方式的任何修改或变化。因此，本发明旨在仅通过权利要求及其等同物来限制。

附图标记列表

101 振荡器

102 振荡信号

103 同步信号

104 同步信号源

201-203 状态图过渡

301 同步触发

302 第一半周期

401 同步触发

501-504 状态图过渡

601-603 状态图状态

604-610 状态图过渡

701 同步触发

801、802 同步触发

901 半周期

902 虚线

1001 同步触发

1101 同步触发

1102 T2时段

1103 同步触发

1201 SR触发器

1202、1203 延迟块

1204、1205 同步块

1206 或门

1207 校准块

1301 振荡器

1302 振荡信号

1303 输入

1304 同步信号

1305 同步器

1306 控制器

Claims

1.一种振荡器装置，包括：

振荡器，其被配置成生成具有两个半周期的振荡信号；

输入端，其被配置成接收包括同步触发的同步信号；

同步器，其被配置成拒绝在所述两个半周期中的半周期的第一部分期间接收的同步触发并且将所述振荡器同步至在所述半周期的第二部分期间接收的同步触发；以及

控制器，其被配置成响应于在所述半周期的第一部分期间接收到同步触发而延长所述半周期的第二部分。

2.根据权利要求1所述的振荡器装置，其中，所述同步触发是同步脉冲或信号边沿。

3.根据权利要求1或2所述的振荡器装置，其中，所述控制器被配置成将所述半周期的第二部分延长预定时间。

4.根据权利要求1所述的振荡器装置，其中，所述控制器被配置成将所述半周期的第二部分延长至预期在所拒绝的同步触发之后基于所述同步信号的频率发生同步触发的时段。

5.根据权利要求1至4中任一项所述的振荡器装置，其中，所述半周期的第一部分具有预定长度。

6.根据权利要求5所述的振荡器装置，其中，所述预定长度是所述半周期的第一部分的最小预定长度。

7.根据权利要求1至6中任一项所述的振荡器装置，其中，所述控制器被配置成响应于所述半周期的延长的第二部分期满且所述输入端在延长所述半周期的第二部分之后没有接收到同步触发而缩短所述半周期的第二部分。

8.根据权利要求7所述的振荡器装置，其中，所述控制器被配置成将所述第二部分缩短至比在延长所述第二部分之前的所述第二部分的持续时间更短的长度。

9.根据权利要求1至8中任一项所述的振荡器装置，其中，所述控制器还被配置成将所述振荡信号的所述第二部分未延长的周期调节至所述同步信号的周期。

10.根据权利要求1至9中任一项所述的振荡器装置，其中，所述振荡信号是数字振荡信号。

11.根据权利要求1至10中任一项所述的振荡器装置，其中，所述振荡器包括被配置成输出所述振荡信号的触发器。

12.根据权利要求1至11中任一项所述的振荡器装置，其中，所述振荡信号用于无线电通信。

13.根据权利要求1至12中任一项所述的振荡器装置，其中，所述输入端被配置成接收基于无线电通信信号的所述同步信号。

14.根据权利要求1至13中任一项所述的振荡器装置，包括被配置成将所述振荡信号调谐至所述同步信号的锁相环。

15.一种用于同步振荡器的方法，包括：

接收包括同步触发的同步信号；

拒绝在由所述振荡器产生的振荡信号的半周期的第一部分期间接收到的同步触发；

将所述振荡器同步至在所述半周期的第二部分期间接收到的同步触发；以及

响应于在所述半周期的第一部分期间接收到同步触发而延长所述半周期的第二部分。