CN110010586A - 半导体部件的电磁兼容性保护 - Google Patents

半导体部件的电磁兼容性保护 Download PDF

Info

Publication number
CN110010586A
CN110010586A CN201811524646.4A CN201811524646A CN110010586A CN 110010586 A CN110010586 A CN 110010586A CN 201811524646 A CN201811524646 A CN 201811524646A CN 110010586 A CN110010586 A CN 110010586A
Authority
CN
China
Prior art keywords
semiconductor
ground plane
pads
semiconductor package
die attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811524646.4A
Other languages
English (en)
Inventor
基莫·凯亚
萨米·努尔米
圣里·图奥米科斯基
赫里斯托·布拉什科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110010586A publication Critical patent/CN110010586A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及具有半导体封装件的半导体组件。管芯附接焊盘的基本平坦的部分布置在至少一个半导体管芯上方。基本平坦的部分形成管芯附接焊盘的平面。基本平坦的部分的面积大于至少一个半导体管芯在管芯附接焊盘的平面上的正交投影的组合区域的面积。管芯附接焊盘的基本平坦的部分经由至少两个接合焊盘耦接至引线框架的至少两个第一引线。至少两个第一引线被配置成耦接至地电位，使得管芯附接焊盘的基本平坦的部分在至少一个半导体管芯上方形成在半导体封装件内的第一接地平面。电耦接至上述至少两个第一引线的第二接地平面布置在朝着半导体封装件定位的印刷电路板的面上。第二接地平面与管芯附接焊盘的平面共面并且布置在半导体封装件的体的下方。

Description

半导体部件的电磁兼容性保护
技术领域
本发明涉及与电磁兼容性(EMC)有关的半导体封装件和半导体组件。更具体地，本发明涉及用于降低MEMS组件对电磁发射的敏感度的半导体组件。
背景技术
发射指代由特定源生成电磁能量并将其释放至环境中。敏感度指代电气设备(被称为敏感设备(victim))在存在不期望的发射的情况下发生故障或损坏的倾向。耦接指代发射的干扰通过其到达敏感设备的机制。
电磁兼容性(EMC)研究不期望的发射以及可以采用以便减少不期望的发射的对策。
管芯焊盘(也称为管芯附接焊盘或DAP)是封装集成电路内的导电材料的薄结构，管芯附接至该结构并且该结构附接至引线框架。管芯焊盘的导电材料可以是金属。管芯焊盘可以连接至限定的DC电位，例如地。
微电子机械系统或MEMS可以被定义为小型化的机械和机电系统，其中至少一些元件具有机械功能。因为利用相同或相似的用于创建集成电路的工具来创建MEMS器件，所以可以在同一片硅上制造微机械和微电子。
可以应用包括结构的MEMS器件以便快速且精确地检测物理特性的非常小的变化。例如，可以应用微电子陀螺仪以便快速且精确地检测非常小的角位移，以及可以应用微电子加速计以便检测加速度。
MEMS器件可能应用于检测恶劣环境中的物理特性。例如，MEMS器件可以用于检测车辆例如汽车或飞机中的加速度或角位移。该环境不仅机械上恶劣，而且易于引入可能影响MEMS器件的性能的各种电磁发射。
相关技术的描述
各种方法被用于保护敏感电路系统例如半导体部件。半导体封装可以覆盖有金属片或屏障，其形成对来自部件外部的发射的屏蔽。可以将该屏蔽电连接至地电位以用于有效地屏蔽。
美国专利6,611,048公开了可以在回流焊接工艺期间连接至印刷电路板的接地端的暴露焊盘。尽管该暴露焊盘也可以保护管芯不受来自封装体下方的发射的影响，但是半导体管芯仍然没有对来自封装体上方的发射的保护。
美国专利7,960,818公开了应用于半导体封装的封装体上方的屏蔽。
以上解决方案的问题在于：布置屏蔽需要附加部件以及组装过程中的另外的附加步骤。
发明内容
一个目的是提供一种半导体封装件和一种半导体组件以通过甚至利用简化的组装工艺能够实现保护存在于半导体封装件内的管芯来解决减轻电磁敏感度的问题。
本发明基于如下构思：通过引入接地的管芯附接焊盘和第二接地平面的组合来改进在安装在印刷电路板(PCB)上的半导体封装件中布置的半导体器件的电磁兼容性，上述接地的管芯附接焊盘在半导体封装件内形成第一接地平面以用于保护半导体器件不受来自上方的发射的影响，上述第二接地平面布置在半导体封装件下方的PCB上以用于保护半导体器件不受来自下方的发射的影响。半导体器件的半导体管芯夹在两个接地平面之间，一个接地平面存在于半导体封装件内并且一个接地平面在半导体封装件外的PCB上。两个接地平面通过半导体封装件的至少一个引线电组合。
根据第一方面，提供了一种半导体组件，其包括在印刷电路板的面上安装的半导体封装件。
半导体封装件包括：不导电体；至少一个半导体管芯、导电管芯附接焊盘；以及引线框架，该引线框架包括作为导电引线的延伸穿过体的外表面的至少两个接合焊盘、导电引线被配置成附接至底层印刷电路。所述至少一个管芯和管芯附接焊盘布置在体的体积内。
管芯附接焊盘的基本平坦的部分布置在所述至少一个半导体管芯的远离安装半导体封装件的印刷电路板的面的一侧。基本平坦的部分形成管芯附接焊盘的平面，并且基本平坦的部分的面积大于所述至少一个半导体管芯在管芯附接焊盘的平面上的正交投影的组合区域的面积。
管芯附接焊盘的基本平坦的部分经由至少两个接合焊盘耦接至引线框架的至少两个第一引线。所述至少两个第一引线被配置成耦接至地电位，使得管芯附接焊盘的基本平坦的部分在至少一个半导体管芯上方形成在半导体封装件内的第一接地平面。
印刷电路板包括：多个引脚焊盘，所述多个引脚焊盘被配置成将导电引线电至且机械地连接至印刷电路板；以及电耦接至所述至少两个第一引线的第二接地平面。第二接地平面布置在朝着半导体封装件定位的印刷电路板的面上，并且第二接地平面与管芯附接焊盘的平面共面。第二接地平面的第一部分布置在半导体封装件的体的下方。
根据第二方面，第二接地平面的第一部分的面积覆盖半导体封装件的体在基本平坦的印刷电路板上的正交投影的面积。
根据第三方面，第二接地平面的第一部分的形状与半导体封装件的体在基本平坦的印刷电路板上的正交投影的形状基本相似。
根据第四方面，第二接地平面的第一部分在半导体封装件的没有引线的至少一侧上延伸到由半导体封装件的体的投影覆盖的面积之外。
根据第五方面，第二接地平面还包括至少两个延伸部，所述至少两个延伸部被配置成提供至少两个引脚焊盘以用于将至少两个第一引线耦接至第二接地平面。
根据第六方面，所述至少一个半导体管芯包括所述至少一个MEMS管芯。
本发明具有如下优势：组件避免用于EMC的单独的接地帽结构的需要。从组装接地帽结构的组装工艺来简化组装工艺，而没有折衷存在于半导体封装内的敏感半导体器件的电磁兼容性。通过使用标准焊接方法在PCB上安装存在于适当设计的半导体封装件中的半导体器件来实现所需水平的EMC。
附图说明
在下文中，将参照附图结合优选的实施方式更详细地描述本发明。
图1是在PCB上布置的半导体封装件的图示。
图2a、图2b和图2c示出了在PCB200上安装的半导体封装沿yz平面的截面。
图3a和图3b示出了在PCB的顶面上布置的金属图案。
图4进一步示出了部件封装件的三维视图。
具体实施方式
在本申请中，可以由基本平坦的PCB的平面来限定xy平面，并且与xy平面正交的z轴横穿xy平面。可以将该xy平面称为PCB的平面。管芯附接焊盘的基本平坦的部分可以限定与PCB平面共面的另一平面。可以将由管芯附接焊盘的基本平坦的部分限定的平面称为管芯附接平面的平面。可以将上述平面中任意一个用作参考平面。
术语“水平地”指代沿xy平面或者沿与xy平面共面的平面的任何方向，并且术语“垂直地”指代与xy平面正交、沿与z轴共线的轴的方向。术语“向上”、“顶部”、“在…上方”等指代沿正z轴的方向，而术语“底部”、“向下”、“在…下方”等指代沿负z轴的方向。例如，假设部件封装件被安装在PCB的顶面上，使得要接合至PCB的引线可以被称为朝向PCB指向下方。
术语“并置”指代可以位于与参考平面不同的高度上的两个物理对象的相对位置，并且限定对象或对象在参考平面上的投影至少部分地重叠。优选地，术语“并置”指代第一对象的大部分面积和第二对象在参考平面上的投影的面积交叠的情形。
图1示出在PCB上布置的半导体封装件的顶视图。换句话说，图1示出半导体封装件装置在xy平面中的投影。半导体封装件包括体102、具有从接合焊盘153、接合焊盘173延伸的多个引线154、174的引线框架。半导体封装件的体102的投影轮廓用形成具有圆角的矩形的实线来表示。半导体封装件包括至少一个半导体管芯。该示例性封装件包括第一半导体管芯100和第二半导体管芯110。在该示例性实施方式中，通过接合线101提供了第一半导体管芯与第二半导体管芯(100、110)之间以及第一半导体管芯与至少一些接合焊盘173之间的电连接。然而，可以使用适于任务的任何已知的技术来实现半导体管芯之间以及半导体管芯与引线框架之间的电连接。
第一半导体管芯和第二半导体管芯(100、110)利用附接装置(未示出)附接至管芯附接焊盘。管芯附接焊盘优选地由薄的金属片制成。管芯附接焊盘包括被配置成用于附接半导体的基本平坦的部分150。基本平坦的部分优选地是均匀且一体的。在该示例中，基本平坦的部分形成为具有圆角的四边形/矩形。管芯附接焊盘还可以包括延伸部分151、155。延伸部分还可以被称为连接杆。第一延伸部分151中至少之一可以电耦接至第一接合焊盘153。如果需要，延伸部分151、155可以弯曲以用于从管芯附接焊盘和附接的半导体管芯建立适于半导体封装件的体的机械形状。如本领域技术人员所知的，延伸部分151、155在半导体封装的组装过程期间用作引线框架的外部部件与管芯附接焊盘的平坦部分150之间的机械耦接。引线框架的外部部件在制造过程期间最终被切断，但延伸部分151、延伸部分155仍保留在半导体封装内，与管芯附接焊盘的平坦部分150耦接。可以通过任何已知的电连接装置提供第一延伸部分151与第一接合焊盘153之间的电耦接。在示例性实施方式中，通过由形成管芯附接焊盘和第一接合焊盘153的相同的金属片形成的耦接金属部分152来实现该耦接，以允许整个结构由单一金属片来图案化。提供具有管芯附接焊盘的平坦部分150和第一延伸部分151、耦接金属部分152和第一接合焊盘153的单一组合的图案化金属片的这种耦接提供了易于制造并且机械上坚固的低电阻的电耦接。该图案化还可以包括金属片特别是延伸部分151、153的三维弯曲。在公开的实施方式中，第一延伸部分151从由管芯焊盘的平坦部分150限定的平面朝向封装的底部——换句话说，当半导体封装安装在PCB上时朝向底层PCB——向下(朝向负z轴)弯曲。因此，半导体管芯100、半导体管芯110布置在平坦部分150下方。在结构的变型中，可以提供第一延伸部分151与第一接合焊盘153之间的电耦接，该电耦接与由与管芯附接焊盘和第一接合焊盘153相同的金属片形成的耦接金属部分152相比具有较高的电阻。
在替选的实施方式中，在管芯附接焊盘的平坦部分150中不存在延伸部分。根据是否存在延伸部分，第一接合焊盘153还可以与平坦部分150直接耦接，而没有使用第一延伸部分151作为耦接连接器结构的一部分。可以通过布置在管芯附接焊盘的基本平坦的部分150与第一接合焊盘153之间的耦接金属部分来实现该耦接。
图1还示出在PCB的面朝安装的半导体封装件的面上布置的金属图案的轮廓。该图案包括被配置成用于将组件封装件的引线154、174与PCB焊接的引脚焊盘162、172。该图案还包括有利于EMC的接地平面160。稍后将更详细地示出PCB上的该图案。
图2a至图2c示出了在PCB 200上安装的半导体封装件沿yz平面的截面。图2a包括更多细节，而为了清楚，图2b是省略例如接合线101的同一截面的简化图示。图2c示意性地示出在封装体102的顶面上具有暴露焊盘的半导体封装件。图2b和图2c不按比例，而且为了清楚已经夸大了特定的部件。
组件体安装在PCB 200的表面上。引线154、174被配置成附接至在PCB 200的顶表面上图案化的引脚焊盘162、172。此外，第二接地平面160在顶表面上图案化。
组件体包括管芯附接焊盘，该管芯附接焊盘包括基板上平坦的部分151和延伸部分151、155。该透视图示出在该实施方式中延伸部分151、155被弯曲。弯曲延伸部分的需求至少取决于半导体封装件的类型和尺寸，半导体管芯100、110的垂直尺寸以及接合线101所需的空间。管芯附接焊盘的整个平坦部分150优选地布置在体102的体积内。在一些实施方式中，如图2a和图2b的实施方式中所示的，可以将平坦部分150整个容纳在体内。在一些实施方式中，如图2c中所示的，管芯附接焊盘的平坦部分150的上面还可以暴露在封装体102的顶面处。半导体管芯100、110附接至管芯附接焊盘的基本平坦的部分150。管芯附接焊盘的至少一个第一延伸部分151耦接至第一接合焊盘153。在该示例中，耦接金属部分152将延伸部分151与相应的第一接合焊盘153耦接。除了提供低电阻的电连接之外，耦接金属部分152提供管芯附接焊盘与第一接合焊盘之间的坚固的机械耦接。除了为半导体管芯100、110的机械组装提供坚固的平面之外，管芯附接焊盘的基本平坦的部分150还被配置成保护半导体管芯100、110不受从组件体上方接收的电磁发射的影响。管芯附接焊盘特别是管芯附接焊盘的基本平坦的部分150在半导体管芯100、110上方形成第一接地平面。
与管芯附接焊盘电耦接的至少一个第一引线154被配置成通过焊接接合至第一引脚焊盘162。第二引线174被配置成在接合至引脚焊盘172时提供半导体芯片与PCB之间的电连接。接合线101将引脚焊盘172连接至半导体管芯100、110中之一的芯片焊盘。第一引脚焊盘162耦接至在半导体组件体102下方布置的第二接地平面160。附接至地电位的第二接地平面160被配置成保护半导体管芯100、110不受从组件体下方接收的电磁发射的影响。例如，嵌入在底层PCB中的信号线(未示出)可能引起来自组件体下方的电磁发射。至少一个引线154借助第二接地平面160将接合焊盘153、耦接金属部分152和整个管芯附接焊盘结构(151、150)与耦接同一地电位。
在图2b中，耦接至地电位的主要部分通过阴影表示。这些部分包括：具有基本平坦的部分150和延伸部分151、155的管芯附接焊盘；耦接金属部分152；具有一个或更多个第一接合焊盘153和第一引线154的引线框架以及第二接地平面160和第一引脚焊盘162。
当与具有接地帽结构的组件相比时，技术人员注意到，具有接地的管芯附接焊盘和底层第二接地平面160的组件没有完全地围绕半导体管芯100、110，半导体管芯夹在两个基本上共面的接地平面之间，上述两个基本上共面的接地平面从在接地平面的侧面处的至少两个不同的点耦接在一起。然而，发明人已经发现，在许多申请中，无需将管芯完全地包围至法拉第笼式结构中以实现不受电磁发射的影响的足够保护。然而，本发明还可以在引线在封装件的四个侧面上的半导体封装件中实现。在这种情况下，可以增加半导体封装件的每个侧面上的第一引线154的量，使得半导体管芯100、110有效地容纳在由管芯附接焊盘的平坦部分150、第二接地平面160以及在两个接地平面之间的多个耦接金属部分152和第一引线154形成的法拉第笼中。
具有两个互连的共面接地平面的结构可以允许特定频率的电磁信号在平面之间谐振。实际上，该结构可以表征为RLC电路，换句话说包括电阻器(R)、电感器(L)和电容器(C)的电路。该物理现象可以被称为RLC谐振，并且其谐振频率可以被称为RLC谐振频率。电特性特别是在两个平面之间耦接的电阻和电感影响该RLC谐振频率。管芯附接焊盘与引线的耦接的较高电阻增加电路系统中的损耗并且因此降低谐振的强度。换句话说，低电阻结构例如图1中示出的管芯附接焊盘、引线框架的接地接合焊盘153以及其互连通过单一的、图案化的金属片形成的低电阻结构可以提供具有用于目前的应用的足够的电气特性的机械上坚固的解决方案。
在第二接地平面160与形成第一接地平面的接地管芯附接焊盘之间的耦接的量和位置影响RLC谐振频率。发明人已经注意到，在仅一个点处耦接两个接地平面使得该结构具有强的LRC谐振频率，该RLC谐振频率难于调节并且可能对接地平面之间的其应该保护的电路系统不利。与在仅一个位置处的耦接相比，至少在两个不同的位置处耦接接地平面增加了RLC谐振频率。因此，使用两个接地平面之间的两个或更多个接地连接能够实现EMC保护水平和LRC谐振的频率两者的调节。
在可能的发射的频率可预测的环境中，简单地通过两个接地平面之间耦接的点的量进行的可能的RLC谐振频率的调节可以提供足够的措施以有效地保护半导体管芯不受发射影响。可以使用大于两个的耦接点，并且可以自由地选择耦接点以确保该结构的RCL谐振频率为在正常使用环境中不可能出现的，以及实现期望水平的EMC保护，换句话说，不受该结构的外部信号的不期望的耦接的影响的期望水平的保护。
图3a和图3b示出在PCB的顶面上布置的金属图案，该金属图案朝向半导体封装件的预期的布置对准。第二接地平面160耦接至第一引脚焊盘162。在该示例中，设置了布置为从另外基本上四边形的第二接地平面160的延伸的两个第一引脚焊盘162。在该示例性实施方式中，上述两个第一引脚焊盘162从第二接地平面160的两个相邻的角延伸。然而，可以在与组件封装件的引线对应的任何位置设置任何数量的第一引脚焊盘162。其他的引脚焊盘172被配置成耦接至提供朝向组件封装内的半导体芯片的电连接的脚(leg)。如技术人员所理解的，引脚焊盘162、引脚焊盘172还优选地在PCB上电耦接。
体102以及因此还有体内的管芯附接焊盘的基本平坦的部分150与第二接地平面160并置。第二接地平面160的面积优选地覆盖由半导体封装的体102在PCB的平面上的正交投影覆盖的面积的大部分。第二接地平面160的形状可以遵循半导体封装件的形状：在典型地基本上四边形的体102下方的第二接地平面160也可以是基本上四边形。在该连接中，体102的形状和面积指代体102的轮廓在如下平面上的正交投影的形状和面积，该平面与可以组装组件封装件的底层、基本平坦的PCB基本上共面。第二接地平面160的面积甚至可以大于体102的面积。例如，第二接地平面160可以在体中的不存在引线的一侧上延伸到体的面积之外。PCB的平面上的第二接地平面160的尺寸可能受至引脚焊盘172所需的最小距离“d”限制。最小距离可以取决于例如组件封装件类型、PCB类型以及在PCB上的组件的组装中使用的焊接工艺。设置最小距离以便确保：引线与引脚焊盘之间的电连接是可靠的，并且在焊接过程期间在引脚焊盘172与接地平面之间没有创建不期望的短路。在封装体的两侧上布置有引脚的四边形半导体封装中，第二接地平面160可以在不存在连接至PCB的引线154、174的一个或两个侧上延伸到预期的封装体位置之外。在图3b中示出了这样延伸的第二接地平面160的示例。
图4进一步示出根据发明的实施方式的部件封装件的三维视图。第一半导体管芯100和第二半导体管芯110附接至管芯附接焊盘的基本平坦的部分150。管芯附接焊盘的基本平坦的部分150垂直地(沿z轴)布置在半导体管芯上方的位置中，换句话说，管芯附接焊盘布置在半导体管芯远离被配置用于PCB上的引线的附接的部件封装件的一侧的相对侧上。可以通过接合线101耦接在组件封装体102内的电信号。管芯附接焊盘的延伸部分151可以弯曲。在该实施方式中，两个延伸部分151通过耦接金属部分152分别耦接至第一引线154且耦接至两个第一接合焊盘153。第一接合焊盘153是包括多个引线154、174的引线框架的一部分。承载信号的引线和给半导体管芯100、110提供电连接的引线耦接至第二结合焊盘173。半导体管芯100、110以及管芯附接焊盘全部容纳在封装体材料中。此外，接合焊盘153、接合焊盘173布置在封装体的体积内，然而引线框架的引线154、174从接合焊盘153、173延伸到体102之外，为在封装体102内布置的部件提供电连接。
在该示例性实施方式中，该半导体器件是MEMS器件。MEMS器件可以包括MEMS管芯和信号处理ASIC，信号处理ASIC被配置成数字处理MEMS管芯的模拟信号并且将数字信号传输至外部电路系统。该发明特别有益于MEMS器件。由MEMS管芯提供的信号可以包括表示MEMS管芯的可移动部分的运动的相对弱的模拟检测信号。由MEMS管芯提供的模拟检测信号可以通过接合线在半导体封装内被传递至信号处理ASIC管芯。可以根据半导体管芯的布局和其在组件封装内的布置来改变接合线的长度。接合线越长，典型地对不期望的耦接越敏感。然而，需要高精确度地检测和分析该模拟检测信号。不期望的信号与该敏感模拟检测信号的任何耦接可能导致通过MEMS器件获得的检测的精确度的显著劣化，原因是信号处理ASIC不能在真正检测的信号与可能的耦接信号或来自组件封装外的干扰之间进行区分。因此，发明的解决方案能够保护敏感模拟检测信号不受外部电磁干扰的影响并且因此便于利用MEMS器件实现的角位移和/或加速度的检测的精确度的改进。
然而，该解决方案可以应用于在需要电磁兼容性的环境中的任何半导体器件，但可以利用具有两个互连的接地平面的简化组件来实现足够程度的EMC，上述两个互连的接地平面中的一个通过在组件体内的接地的管芯附接焊盘来形成，并且另一个在底层PCB的表面处。
对于本领域技术人员来说明显的是，随着技术进步，可以以各种方式来实现本发明的基本构思。因此，本发明及其实施方式不限于以上的示例，而且其可以在权利要求的范围内改变。

Claims (7)

1.一种半导体组件，包括在印刷电路板的面上安装的半导体封装件，所述半导体封装件包括：
不导电体；
在所述体的体积内布置的至少一个半导体管芯；
在所述体的体积内布置的导电管芯附接焊盘；以及
引线框架，其包括作为导电引线的延伸穿过所述体的外表面的至少两个接合焊盘，所述引线被配置成附接至底层印刷电路；
其中，所述管芯附接焊盘的基本平坦的部分布置在所述至少一个半导体管芯的远离安装所述半导体封装件的所述印刷电路板的面的一侧，其中，所述基本平坦的部分形成所述管芯附接焊盘的平面，其中，所述基本平坦的部分的面积大于所述至少一个半导体管芯在所述管芯附接焊盘的平面上的正交投影的组合区域的面积，其中，所述管芯附接焊盘的所述基本平坦的部分经由至少两个接合焊盘耦接至所述引线框架的至少两个第一引线，并且其中，所述至少两个第一引线被配置成耦接至地电位，使得所述管芯附接焊盘的所述基本平坦的部分在所述至少一个半导体管芯上方形成在所述半导体封装件内的第一接地平面，
所述印刷电路板包括：
多个引脚焊盘，所述多个引脚焊盘被配置成将所述引线电且机械地接合至所述印刷电路板，以及
电耦接至所述至少两个第一引线的第二接地平面，其中，所述第二接地平面布置在朝着所述半导体封装件的所述印刷电路板的面上，其中，所述第二接地平面与所述管芯附接焊盘的平面共面，并且其中，所述第二接地平面的第一部分布置在所述半导体封装件的所述体的下方。
2.根据权利要求1所述的半导体组件，其中，所述第二接地平面的所述第一部分的面积覆盖所述半导体封装件的所述体在基本平坦的所述印刷电路板上的正交投影的面积的至少大部分。
3.根据权利要求1至2中任一项所述的半导体组件，其中，所述第二接地平面的所述第一部分的形状与所述半导体封装件的所述体在基本平坦的所述印刷电路板上的正交投影的形状基本相似。
4.根据权利要求1至2中任一项所述的半导体组件，其中，所述第二接地平面的所述第一部分在所述半导体封装件的没有引线的至少一侧上延伸到由所述半导体封装件的所述体的投影覆盖的面积之外。
5.根据权利要求1至4中任一项所述的半导体组件，其中，所述第二接地平面还包括至少两个延伸部，所述至少两个延伸部被配置成提供至少两个引脚焊盘以用于将所述至少两个第一引线耦接至所述第二接地平面。
6.根据权利要求1至5中任一项所述的半导体组件，其中，所述至少一个半导体管芯包括至少一个微电子机械系统MEMS管芯。
7.一种被配置成组装在根据权利要求1至6中任一项所述的半导体组件中的半导体封装件。
CN201811524646.4A 2017-12-13 2018-12-13 半导体部件的电磁兼容性保护 Pending CN110010586A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20176113 2017-12-13
FI20176113 2017-12-13

Publications (1)

Publication Number Publication Date
CN110010586A true CN110010586A (zh) 2019-07-12

Family

ID=64664593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811524646.4A Pending CN110010586A (zh) 2017-12-13 2018-12-13 半导体部件的电磁兼容性保护

Country Status (4)

Country Link
US (1) US20190177159A1 (zh)
EP (1) EP3499566A1 (zh)
JP (1) JP2019165197A (zh)
CN (1) CN110010586A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783883A (zh) * 2022-06-21 2022-07-22 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3575262B1 (en) * 2018-05-22 2021-04-14 Murata Manufacturing Co., Ltd. Reducing crosstalk in a mixed-signal multi-chip mems device package
US11659663B2 (en) * 2020-10-07 2023-05-23 Murata Manufacturing Co., Ltd. Mechanical support within moulded chip package
US11817374B2 (en) * 2021-04-14 2023-11-14 Texas Instruments Incorporated Electronic device with exposed tie bar

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
EP0827200A1 (de) * 1996-08-30 1998-03-04 TEMIC TELEFUNKEN microelectronic GmbH Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises
US5864062A (en) * 1996-11-18 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor acceleration sensor
CN1404143A (zh) * 2001-09-10 2003-03-19 三菱电机株式会社 半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
EP0827200A1 (de) * 1996-08-30 1998-03-04 TEMIC TELEFUNKEN microelectronic GmbH Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises
US5864062A (en) * 1996-11-18 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor acceleration sensor
CN1404143A (zh) * 2001-09-10 2003-03-19 三菱电机株式会社 半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783883A (zh) * 2022-06-21 2022-07-22 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法
CN114783883B (zh) * 2022-06-21 2022-08-23 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法

Also Published As

Publication number Publication date
EP3499566A1 (en) 2019-06-19
US20190177159A1 (en) 2019-06-13
JP2019165197A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
CN110010586A (zh) 半导体部件的电磁兼容性保护
KR101167490B1 (ko) 3축 자기 센서를 위한 단일 패키지 디자인
JP5090715B2 (ja) センサ感知軸線の移動用小型パッケージ
JP4452627B2 (ja) 集積回路アセンブリ
US6169254B1 (en) Three axis sensor package on flexible substrate
CN107180810A (zh) 具有增大的附接角度的导电线的半导体装置和方法
CN108155157B (zh) 包括引线框的集成电路封装体
EP2135839B1 (en) Method and apparatus for improving measurement accuracy of MEMS devices
US20080203563A1 (en) Semiconductor package and manufacturing method thereof
US5872700A (en) Multi-chip module package with insulating tape having electrical leads and solder bumps
KR101681175B1 (ko) 접이식 기판
CN106461474B (zh) 力检测器
WO2015083601A1 (ja) 三次元磁気センサー
EP3206029A1 (en) Sensor chip with electrostatic discharge protection element
CN104701286B (zh) 具有内部多边形焊盘的封装半导体器件
US20100079135A1 (en) Magnetic detecting device and method for making the same, and angle detecting apparatus, position detecting apparatus, and magnetic switch each including the magnetic detecting device
US11815414B2 (en) Pressure sensor devices and methods for manufacturing pressure sensor devices
CN104937713B (zh) 电路组件
KR100895816B1 (ko) 반도체 패키지
EP3575262B1 (en) Reducing crosstalk in a mixed-signal multi-chip mems device package
JP2004289156A (ja) リセスボンド半導体パッケージ基板
US10256193B1 (en) Methods and devices with enhanced grounding and shielding for wire bond structures
CN110416181A (zh) 电子设备以及布线基板
CN109075155B (zh) 封装电路系统结构
KR101752056B1 (ko) Mems 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190712