CN109983549A - 母线组件的制造方法 - Google Patents

母线组件的制造方法 Download PDF

Info

Publication number
CN109983549A
CN109983549A CN201880004399.7A CN201880004399A CN109983549A CN 109983549 A CN109983549 A CN 109983549A CN 201880004399 A CN201880004399 A CN 201880004399A CN 109983549 A CN109983549 A CN 109983549A
Authority
CN
China
Prior art keywords
gap
busbar assembly
conductive metal
metal plate
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880004399.7A
Other languages
English (en)
Other versions
CN109983549B (zh
Inventor
若林正二郎
中川雅也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINQUE CO Ltd
Suncall Corp
Original Assignee
SHINQUE CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINQUE CO Ltd filed Critical SHINQUE CO Ltd
Publication of CN109983549A publication Critical patent/CN109983549A/zh
Application granted granted Critical
Publication of CN109983549B publication Critical patent/CN109983549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G5/00—Installations of bus-bars
    • H02G5/005—Laminated bus-bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/14—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials to metal, e.g. car bodies
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R25/00—Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits
    • H01R25/16—Rails or bus-bars provided with a plurality of discrete connecting locations for counterparts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/16—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for manufacturing contact members, e.g. by punching and by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)
  • Insulated Conductors (AREA)
  • Installation Of Bus-Bars (AREA)
  • Inverter Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Fuses (AREA)

Abstract

本发明的母线组件的制造方法包括：准备第1导电性金属平板的工序；在所述平板的母线组件形成区域形成缝隙的工序；涂覆包含绝缘性树脂的涂料以使得至少所述缝隙被绝缘性树脂层填充的工序；使所述涂料固化来形成绝缘性树脂层的工序；以及从所述第1导电性金属平板切断所述缝隙内的绝缘性树脂层和所述第1导电性金属平板中夹着所述缝隙对向的母线形成部位的工序。

Description

母线组件的制造方法
技术领域
本发明涉及多个母线(bus bar，汇流条)在电绝缘状态下机械性地连结而成的的母线组件制造方法。
背景技术
提出了具有在相对于彼此电绝缘状态下机械性地连结的多个母线的母线组件，并在各种领域加以利用(参照下述专利文献1和2)。
但是，以往的母线组件为一个平板状母线和其它平板状母线在相对于彼此平行状态下上下层叠的层叠型，由于所述一个平板状母线的对向平面和所述其它平板状母线的对向平面夹着绝缘性树脂而整面地对向配置，所以，存在难以充分确保与绝缘性相关的可靠性的问题。
另外，在制造前述那样的层叠型母线组件时，需要使相互分体的一个平板状母线和其它平板状母线在上下分开所希望距离的状态下卡定并在保持该卡定状态下由绝缘性树脂将两者在电绝缘状态下机械性地连结，从而存在难以提高制造效率的问题。
即，所述专利文献1公开了具有如下工序的母线组件的制造方法：准备能上下分离的上侧模具和下侧模具的工序；在由所述上侧模具和所述下侧模具所形成的模腔内，使第1和第2平板状母线上下分开且层叠配置并卡定的工序；以及经由在所述上侧模具和所述下侧模具形成的树脂注入孔而将绝缘性树脂注入所述模腔内的工序。
但是，在所述专利文献1所记载的制造方法中，在将所述第1和第2平板状母线设置于所述模腔内时，需要在所述第1和第2平板状母线的外周面与所述上侧模具和所述下侧模具的内周面之间设置应由树脂填充的间隙，并且，需要在所述第1和第2平板状母线的对向平面之间也设置应由树脂填充的间隙，需要维持着以这样的状态在所述模腔内保持所述第1和第2平板状母线并位置固定地将绝缘性树脂注入所述模腔内。
因此，存在需要为所述第1和第2平板状母线的形状、尺寸、以及绝缘性树脂的厚度等母线组件的规格的每一个都准备所述上侧模具和所述下侧模具的问题。
另外，还存在绝缘性树脂难以遍及所述第1和第2平板状母线的对向平面之间的间隙内的问题。
另一方面，所述专利文献2公开了具有如下工序的母线组件的制造方法：准备多个平板状母线的工序；通过采用具有耐热性和绝缘性的涂料的电沉积涂覆，而使耐热性和绝缘性涂覆膜析出到所述多个母线各自的外周面的工序；使所述多个母线中的一个母线的涂覆膜完全固化的工序；使所述多个母线中的其它母线的涂覆膜半固化的工序；以及通过使一个母线和其它母线重叠并进行加压加热处理，而使其它母线的涂覆膜从半固化状态向完全固化状态转移，由该从半固化状态向完全固化状态转移的涂覆膜使所述一个母线和所述其它母线在层叠状态下机械性地连结的工序。
所述专利文献2所记载的制造方法在能够消除所述专利文献1所记载的制造方法中的不妥的方面是有用的，但需要对多个母线分别单独析出涂覆膜，另外，在使一个母线和其它母线固定接合时，需要用于将两者卡定于最终产品形态中要求的两者的相对位置的卡定结构。
在先技术文献
专利文献
专利文献1:日本专利第4432913号公报
专利文献2:日本特开2016-216766号公报
发明内容
本发明是鉴于该以往技术而完成的，其目的在于提供一种母线组件的制造方法，能够高效地制造既能切实地确保多个母线之间的电绝缘性又使所述多个母线位于所希望的相对位置的母线组件。
本发明为了达成所述目的，提供一种母线组件的制造方法，所述母线组件是多个母线由绝缘性树脂层以电绝缘状态机械性地连结而成的，其特征在于，包括：准备具有母线组件形成区域的第1导电性金属平板的工序；在所述母线组件形成区域形成贯通厚度方向一侧的第1表面和厚度方向另一侧的第2表面之间的缝隙的缝隙形成工序；将包含绝缘性树脂的涂料涂覆于所述第1导电性金属平板以使得至少所述缝隙被所述绝缘性树脂层填充的母线侧涂覆工序；使在所述母线侧涂覆工序中涂覆的涂料固化来形成所述绝缘性树脂层的母线侧固化工序；以及从所述第1导电性金属平板切断所述缝隙内的绝缘性树脂层和所述第1导电性金属平板中的夹着所述缝隙而对向的母线形成部位的切断工序。
根据本发明的制造方法，能够高效地制造能切实地确保多个母线之间的电绝缘性且所述多个母线位于所希望的相对位置的母线组件。
优选的是，所述母线侧涂覆工序通过电沉积涂覆来进行。
可以代替于此，所述母线侧涂覆工序通过静电粉末涂覆来进行。
在一方案中，本发明的制造方法在所述母线侧涂覆工序之前，具有进行用掩模来覆盖所述母线形成部位的第1表面的至少一部分的掩蔽的工序；在所述切断工序之前，具有剥离所述掩模且在所述母线形成部位中由所述掩模所覆盖的区域形成镀层的工序。
本发明的制造方法中采用的所述第1导电性金属平板优选的是构成为，在所述缝隙形成工序后的状态下，隔着所述缝隙而对向的所述母线形成部位经由位于所述第1导电性金属平板中的比所述缝隙靠该缝隙的长度方向一侧的连结部位和比所述缝隙靠该缝隙的长度方向另一侧的连结部位而相对于彼此相连。
在此情况下，所述切断工序包括：沿着在所述缝隙的长度方向一侧在宽度方向跨过该缝隙地设定的切断线，在厚度方向切断所述第1导电性金属平板的处理；以及沿着在所述缝隙的长度方向另一侧在宽度方向跨过该缝隙地设定的切断线，在厚度方向切断所述第1导电性金属平板的处理。
更优选的是，所述第1导电性金属平板具有沿着该第1导电性金属平板所在的X-Y平面内的X方向排列配置的多个母线组件形成区域、以及连结在X方向上相邻的母线组件形成区域的连结区域；所述缝隙的长度方向沿着X方向。
更优选的是，所述第1导电性金属平板具有：在Y方向并列配置的多个母线组件形成片，所述多个母线组件形成片分别具有沿着X方向排列配置的所述多个母线组件形成区域和连结在X方向上相邻的所述母线组件形成区域的所述连结区域；连结所述多个母线组件形成片的X方向一侧端部彼此的第1连结片；以及连结所述多个母线组件形成片的X方向另一侧端部彼此的第2连结片。
在所述各种构成中，所述缝隙形成为随着从所述第1表面和所述第2表面的一方去往另一方而开口宽度变窄。
在一方案中，本发明的制造方法在所述切断工序之前，包括：准备与所述第1导电性金属平板不同的第2导电性金属平板的工序，所述第2导电性金属平板具有与所述母线组件形成区域相对应的框体形成区域；留下所述框体形成区域的周缘部位而冲裁由所述周缘部位所包围的内部的工序；将包括绝缘性树脂的涂料涂覆于所述框体形成区域的周缘部位的外周面的框体侧涂覆工序；以及使在所述框体侧涂覆工序中涂覆的涂料固化来形成框体侧绝缘性树脂层的框体侧固化工序；所述母线侧固化工序和所述框体侧固化工序的至少一方构成为使形成的绝缘性树脂层为半固化状态；本发明的制造方法在所述切断工序之前，还包括组装工序，通过在使所述母线组件形成区域和所述框体形成区域重合的状态下使半固化状态的绝缘性树脂层固化，来固定接合所述周缘部位和所述母线组件形成区域。
在此情况下，所述切断工序除了从所述第1导电性金属平板切断所述缝隙内的绝缘性树脂层和夹着所述缝隙而对向的所述母线形成部位的处理之外，还包括从所述第2导电性金属平板切断所述周缘部位的处理。
附图说明
图1(a)是由本发明的实施方式1的制造方法所制造的母线组件的俯视图，图1(b)是沿着图1(a)中的Ib-Ib线的剖视图，图1(c)是装配了半导体元件的状态的与图1(b)相同剖面处的剖视图。
图2是在所述实施方式1的制造方法中采用的第1导电性金属平板的俯视图，示出了在所述制造方法中的缝隙形成工序完成的时刻的状态。
图3(a)是图2中的III部所示的母线组件形成区域的放大俯视图，图3(b)是沿着图3(a)中的IIIb-IIIb线的剖视图。
图4是所述母线组件形成区域的放大俯视图，示出了在所述制造方法中的母线侧固化工序完成的时刻的状态。
图5(a)是由所述实施方式1的变形例的制造方法所制造的母线组件的俯视图，图5(b)是沿着图5(a)中的Vb-Vb线的剖视图。
图6(a)是与图3中的VI部相对应的放大剖视图，示出了相对于所述实施方式1的制造方法改变了缝隙的剖面形状的其它变形例的制造方法的制造中途的状态，图6(b)是与图6(a)相对应的放大剖视图，示出了相对于所述实施方式1的制造方法改变了缝隙的剖面形状的又一变形例的制造方法的制造中途的状态。
图7是由本发明的实施方式2的制造方法所制造的母线组件的俯视图。
图8是沿着图7中的VIII-VIII线的剖视图。
图9是沿着图7中的IX-IX线的剖视图。
图10是沿着图7中的X-X线的剖视图。
图11是装配了半导体元件的状态的与图8相同剖面处的剖视图。
图12是实施方式2的制造方法中采用的第1导电性金属平板中的母线组件形成区域的放大俯视图，示出了所述制造方法中的掩蔽工序完成的时刻的状态。
图13(a)是所述母线组件形成区域的放大俯视图，示出了所述制造方法中的母线侧固化工序后的状态，图13(b)是沿着图13(a)中的XIIIb-XIIIb线的剖视图。
图14是所述实施方式2的制造方法中采用的第2导电性金属平板的俯视图，示出了所述制造方法中的冲裁工序后的状态。
图15(a)是图14中的XV部所示的框体形成区域的放大俯视图，图15(b)是沿着图15(a)中的XVb-XVb线的剖视图。
图16是与图15(b)相对应的剖视图，示出了所述制造方法中的框体侧涂覆工序后的状态。
图17是在所述实施方式2的制造方法中的组装工序中重合的状态的所述第1和第2导电性金属平板的俯视图。
图18(a)是图17中的XVIII部放大图，图18(b)是沿着图18(a)中的XVIIIb-XVIIIb线的剖视图。
图19(a)是与图18(a)相对应的放大俯视图，图19(b)是沿着图19(a)中的XIXb-XIXb线的剖视图。
具体实施方式
实施方式1
以下，参照附图，对本发明的母线组件的制造方法的一实施方式进行说明。
图1(a)示出了由本实施方式的制造方法所制造的母线组件1A的俯视图，图1(b)示出了沿着图1(a)中的Ib-Ib线的剖视图。
首先，对所述母线组件1A进行说明。
如图1(a)和图1(b)所示，所述母线组件1A具有：导电性的第1和第2母线10a、10b，该第1和第2母线10a、10b在彼此的对向侧面之间存在间隙40的状态下配置于同一平面内；以及母线侧绝缘性树脂层30，该母线侧绝缘性树脂层30填充于所述第1和第2母线10a、10b的对向侧面之间的所述间隙40，用于电绝缘且机械性地连结所述第1和第2母线10a、10b。
如图1(b)所示，所述第1和第2母线10a、10b在沿着厚度方向的剖视图中具有厚度方向一侧的第1表面11、厚度方向另一侧的第2表面12、相对于彼此对向的对向侧面13、以及相对于彼此朝向相反方向的外侧面14。
所述第1和第2母线10a、10b由Cu等导电性金属平板所形成。
所述第1和第2母线10a、10b的一方作为正极侧电极而作用，另一方作为负极侧电极而作用。
所述母线侧绝缘性树脂层30由具有耐热性和绝缘性的树脂所形成，例如优选利用聚酰亚胺、聚酰胺、环氧树脂等。
在所述母线组件1A中，所述绝缘性树脂层30填充所述第1和第2母线10a、10b的对向侧面13之间的所述间隙40并覆盖所述第1和第2母线10a、10b的第1表面11、第2表面12以及外侧面14。
图1(c)示出了在所述母线组件1A装配了LED等半导体元件92的状态的剖视图。
在图1(c)所示的方式中，半导体元件92在下表面设置正极和负极的一方且在上表面设置正极和负极的另一方。
在此情况下，在所述半导体元件92，下表面以与在所述第1和第2母线10a、10b的一方(在图示的方式中为第1母线10a)的第1表面11设置的第1镀层90a电连接的方式被贴片接合(Die bonding)，并且，上表面经由引线(wire bondering)95而与在所述第1和第2母线10a、10b的另一方(在图示的方式中为第2母线10b)的第1表面11设置的第2镀层90b电连接。
接下来，对用于制造所述母线组件1A的制造方法进行说明。
本实施方式的制造方法具有：准备第1导电性金属平板100的工序，该第1导电性金属平板100具有厚度与所述第1和第2母线10a、10b相同的母线组件形成区域120；以及缝隙形成工序，在所述母线组件形成区域120形成贯通厚度方向一侧的第1表面121和厚度方向另一侧的第2表面122之间的缝隙125。
图2示出了所述缝隙形成工序完成后的所述第1导电性金属平板100的俯视图。
另外，图3(a)示出了图2中的III部放大图，图3(b)示出了沿着图3(a)中的IIIb-IIIb线的剖视图。
所述缝隙125形成所述母线组件1A中的所述第1和第2母线10a、10b的对向侧面13之间的所述间隙40。所述间隙40的宽度、即所述缝隙125的宽度根据所述母线组件1A的规格来确定。
如图3(a)和图3(b)所示，在本实施方式中，所述第1导电性金属平板100构成为，在所述缝隙形成工序后的状态下，隔着所述缝隙125而对向的一对母线形成部位130、130经由连结部位135和连结部位136而维持相对于彼此连接的状态，该连结部位135位于所述第1导电性金属平板100中比所述缝隙125靠该缝隙125的长度方向一侧，该连结部位136位于比所述缝隙125靠该缝隙125的长度方向另一侧。
通过具有该构成，能够高精度地形成所述缝隙125。
在本实施方式中，如图2所示，所述第1导电性金属平板100具有沿着该第1导电性金属平板100所在的X-Y平面内的X方向排列配置的多个所述母线组件形成区域120、以及连结在X方向上相邻的母线组件形成区域120之间的连结区域140，能够对所述多个母线组件形成区域120同时进行加工处理。
在图2所示的方式中，沿着X方向(在图中为上下方向)串联配置5个所述母线组件形成区域120。
而且，在本实施方式中，如图2所示，沿着X方向排列配置的所述多个母线组件形成区域120和连结在X方向上相邻的所述母线组件形成区域120之间的所述连结区域140形成母线组件形成片110，多个母线组件形成片110在X-Y平面内、在与X方向正交的Y方向并列配置。
详细地说，在图2所示的方式中，所述第1导电性金属平板100具有在Y方向并列配置的多个(在图示的方式中为5个)所述母线组件形成片110、连结所述多个母线组件形成片110的X方向一侧端部彼此的母线侧第1连结片111、以及连结所述多个母线组件形成片110的X方向另一侧端部彼此的母线侧第2连结片112。
根据具有该构成的所述第1导电性金属平板100，能够同时制造更多的母线组件1A。
本实施方式的制造方法在所述缝隙形成工序后具有母线侧涂覆工序和母线侧固化工序，在所述母线侧涂覆工序中，将包括绝缘性树脂的涂料涂覆于所述第1导电性金属平板100以用所述绝缘性树脂层30填充至少所述缝隙125，在所述母线侧固化工序中，使在所述母线侧涂覆工序中涂覆的涂料固化来形成所述绝缘性树脂层30。
图4示出了在所述母线侧固化工序完成的时刻的所述母线组件形成区域120的放大俯视图。
所述母线侧涂覆工序例如通过采用电沉积涂料的电沉积涂覆来进行，该电沉积涂料包括聚酰亚胺、聚酰胺、环氧树脂等具有耐热性和绝缘性的绝缘性树脂。
可以代替于此，所述母线侧涂覆工序通过采用所述绝缘性树脂的粉末的静电粉末涂覆来进行。
或者，在能够充分确保树脂向所述缝隙125内的填充性的情况下，也能够通过喷涂来进行所述母线侧涂覆工序。
所述母线侧固化工序通过以适当的温度对在所述母线侧涂覆工序中涂覆的涂料进行加热处理来进行。
本实施方式的制造方法在母线侧固化工序后具有切断工序，在所述切断工序中，从所述第1导电性金属平板100切断所述缝隙125内的绝缘性树脂层30和所述第1导电性金属平板120中隔着所述缝隙125而对向的一对母线形成部位130。
在本实施方式中，如前述那样，隔着所述缝隙125而对向的所述母线形成部位130经由连结部位135和连结部位136而相对于彼此连接，该连结部位135位于所述第1导电性金属平板100中比所述缝隙125靠该缝隙125的长度方向一侧，该连结部位136位于比所述缝隙125靠该缝隙125的长度方向另一侧。
在此情况下，如图4所示，所述切断工序包括沿着切断线126在厚度方向切断所述第1导电性金属平板100的处理、以及沿着切断线127在厚度方向切断所述第1导电性金属平板100的处理，所述切断线126被设定成在所述缝隙125的长度方向一侧、在宽度方向跨过该缝隙125，所述切断线127被设定成在所述缝隙125的长度方向另一侧、在宽度方向跨过该缝隙125。
此外，在本实施方式中，在所述第1导电性金属平板100具有沿着X方向排列配置的多个母线组件形成区域120和连结在X方向上相邻的母线组件形成区域120的连结区域140的情况下，所述缝隙125形成为长度方向沿着X方向。
根据具有该构成的本实施方式的制造方法，能够高效地制造图1所示的所述母线组件1A、即所述第1和第2母线10、20由绝缘性树脂层30在电绝缘状态下机械性地连结的母线组件1A。
也就是说，在所述制造方法中，在形成所述第1和第2母线10a、10b的一对母线形成部位130的相对位置被固定的状态下，在所述一对母线形成部位130之间的所述缝隙125填充绝缘性树脂层30，然后，从所述第1导电性金属平板100切断所述一对母线形成部位130和所述绝缘性树脂层30，从而制造所述第1和第2母线10a、10b由所述绝缘性树脂层30在电绝缘状态下机械性地连结的母线组件1A。
因此，能够高效地制造既切实地确保所述第1和第2母线10a、10b之间的电绝缘性又使所述第1和第2母线10a、10b正确地位于所希望的相对位置的母线组件1A。
此外，以制造具有所述第1和第2母线10a、10b这两个母线的母线组件1A的情况为例进行了说明，但本实施方式的制造方法也能通过增加所述缝隙125的条数来制造具有三个以上的母线的母线组件。
图5(a)示出了通过使所述缝隙125的条数为3条而制造的母线组件1B的俯视图，图5(b)示出了沿着图5(a)中的Vb-Vb线的剖视图。
所述母线组件1B具有由3条缝隙125所形成的3个间隙40，由填充于所述3个间隙40的绝缘性树脂层30而使4条母线10a～10d成为电绝缘的状态且机械性地连结的状态。
另外，在由本实施方式的制造方法所制造的母线组件1A中，所述缝隙125的开口宽度在厚度方向上是恒定的，但也可以代替于此，形成开口宽度在厚度方向上变化的缝隙。
图6(a)是与图3的VI部相对应的放大剖视图，示出了本实施方式的变形例的制造方法的制造中途的放大剖视图。
在图6(a)所示的变形例中，形成如下的缝隙125b：所述第2母线10b的对向侧面13为沿着厚度方向的垂直面，并且，所述第1母线10a的对向端面13为随着从所述第1表面11侧去往所述第2表面12侧而接近所述第2母线10b的对向端面13的倾斜面。
另外，图6(b)是与图3的VI部相对应的放大剖视图，示出了本实施方式的其它变形例的制造方法的制造中途的放大剖视图。
在图6(b)所示的变形例中，形成如下的缝隙125c：所述第1母线10a的对向端面13为随着从所述第1表面11侧去往所述第2表面12侧而接近所述第2母线10b的对向端面13的倾斜面，并且，所述第2母线10b的对向端面13为随着从所述第1表面11侧去往所述第2表面12侧而接近所述第1母线10a的对向端面的倾斜面。
这样，根据本实施方式的制造方法，通过改变所述缝隙的形状，能够易于使多个母线10之间的间隙40的形状和尺寸、即填充于所述间隙40而将多个母线10之间设为电绝缘状态且机械性地连结的所述绝缘性树脂层30的形状和尺寸不同。
实施方式2
以下，参照附图，对本发明的母线组件的制造方法的其它实施方式进行说明。
此外，在本实施方式的附图中，对与所述实施方式1相同的部件赋予相同的标号，并适当省略其说明。
图7示出了由本实施方式的制造方法所制造的母线组件2A的俯视图。
另外，图8～图10分别示出了沿着图7中的VIII-VIII线、IX-IX线和X-X线的剖视图。
首先，对所述母线组件2A进行说明。
如图7～图10所示，所述母线组件2A与所述实施方式1的母线组件1A同样地具有所述第1和第2母线10a、10b、以及所述母线侧绝缘性树脂层30。
所述母线组件2A还具有分别设置于所述第1和第2母线10a、10b的第1表面11(在图示的方式中为上表面)的第1和第2镀层90a、90b。
图11示出了在所述母线组件2A装配了LED等半导体元件92的状态的与图8相对应的剖视图。
所述半导体元件92在下表面设置正极和负极的一方且在上表面设置正极和负极的另一方。
在此情况下，在所述半导体元件92，下表面被贴片接合成与在所述第1和第2母线10a、10b的一方(在图示的方式中为第1母线10a)设置的第1镀层90a电连接，并且，上表面经由引线95而与在所述第1和第2母线10a、10b的另一方(在图示的方式中为第2母线10b)设置的第2镀层90b电连接。
如图7～图11所示，所述母线组件2A还具有固定接合于所述第1和第2母线10a、10b的第1表面的框体50。
所述框体50为具有在轴线方向贯通的中央孔61的筒状。
所述框体50以在俯视图中沿着所述第1和第2母线10a、10b的周缘的方式固定接合于所述第1和第2母线10a、10b的第1表面11上，划分出围绕装配于所述母线组件2A的半导体元件92且上方开放的安装空间S。
所述框体50具有：具有在轴线方向贯通的中央孔61的筒状的框体本体60、以及覆盖所述框体本体60的外周面的框体侧绝缘性树脂层65。
例如，采用具有与该框体本体60的轴线方向长度相应的厚度的金属平板，对所述金属平板进行冲压加工来形成所述中央孔61，从而能够得到所述框体本体60。
所述框体侧绝缘性树脂层65例如采用聚酰亚胺、聚酰胺、环氧树脂等来形成。
在装配了所述半导体元件92后的所述安装空间S注入环氧树脂等绝缘性树脂(未图示)，由该树脂来密封半导体元件92。
接下来，对用于制造所述母线组件2A的制造方法进行说明。
本实施方式的制造方法在具有准备所述第1导电性金属平板100的工序和所述缝隙形成工序这一点(参照图2和图3)，与所述实施方式1的制造方法相同。
另一方面，本实施方式的制造方法在以下的方面与所述实施方式1的制造方法不同：在所述母线侧涂覆工序之前，具有进行用掩模190来覆盖形成所述第1和第2母线10a、10b的所述母线形成部位130的厚度方向一侧的第1表面的至少一部分的掩蔽(masking)的工序这一方面；以及在所述切断工序之前，具有剥离所述掩模190且在所述母线形成部位130中由所述掩模190所覆盖的区域形成所述第1和第2镀层90a、90b的工序这一方面。
图12示出了在所述掩蔽工序完成的时刻的所述母线组件形成区域的放大俯视图。
如图12所示，在所述掩蔽工序中设置的掩模190被设成如下形状和尺寸：覆盖形成所述第1和第2母线10a、10b的所述母线形成部位130的厚度方向一侧的第1表面中应分别设置所述第1和第2镀层90a、90b的区域(以下，称为镀层形成区域)。
在本实施方式的制造方法中，所述母线侧涂覆工序和所述母线侧固化工序在所述掩模190设置于所述母线组件形成区域120的状态下进行。
图13(a)示出了在所述母线侧固化工序完成的时刻的所述母线组件形成区域120的放大俯视图，图13(b)示出了沿着图13(a)中的XIIIb-XIIIb线的剖视图。
如图13(a)和(b)所示，所述镀层形成区域由掩模190所覆盖，所以在所述母线组件形成区域120的第1表面121中所述镀层形成区域以外的区域设置有绝缘性树脂层30。
此外，对所述母线组件形成区域120的第2表面122不进行掩蔽而使所述第2表面122整体露出，所以，在所述母线侧涂覆工序中，在所述母线组件形成区域120的第2表面122的整个面设置绝缘性树脂层30，并且，绝缘性树脂从所述第2表面122侧进入所述缝隙125内，绝缘性树脂层30也填充到所述缝隙125内。
当然，可以代替所述掩模190，采用仅覆盖应设置所述第1镀层90a的区域的第1掩模和仅覆盖应设置所述第2镀层90b的区域的第2掩模。
本实施方式的制造方法具有：与从准备所述第1导电性金属平板100的工序到所述母线侧固化工序为止的母线侧绝缘性树脂形成处理并行地或者在所述形成处理之前或之后，准备与所述第1导电性金属平板100不同的第2导电性金属平板200的工序，该第2导电性金属平板200包括框体形成区域220，该框体形成区域220具有俯视下与所述母线组件形成区域120相对应的外周形状且厚度与所述框体60的厚度相同；以所述框体形成区域220的周缘部位230留下的方式冲裁所述框体形成区域220的中央235的冲裁工序；将包括绝缘性树脂的涂料涂覆于所述框体形成区域220的周缘部位230的框体侧涂覆工序；以及使在所述框体侧涂覆工序中涂覆的涂料固化来形成框体侧绝缘性树脂层65的框体侧固化工序。
图14示出了在所述冲裁工序完成的时刻的所述第2导电性金属平板200的俯视图。
另外，图15(a)示出了图14中的XV部放大图，图15(b)示出了沿着图15(a)中的XVb-XVb线的剖视图。
所述第2导电性金属平板200构成为，在与所述第1导电性金属平板100重合时，所述框体形成区域220与所述母线组件形成区域120位置对齐。
详细地说，如前述那样，在本实施方式中，形成所述第1和第2母线10a、10b的所述第1导电性金属平板100具有：在Y方向并列配置的多个母线组件形成片110，所述多个母线组件形成片110分别具有在X方向串联配置的多个母线组件形成区域120；连结所述多个母线组件形成片110的X方向一侧端部彼此的母线侧第1连结片111；以及连结所述多个母线组件形成片110的X方向另一侧端部彼此的母线侧第2连结片112(参照图2)。
因此，如图14所示，所述第2导电性金属平板200具有：以与所述多个母线组件形成片110相同的节距在Y方向并列配置的多个框体形成片210，所述多个框体形成片210分别具有以与所述多个母线形成区域120相同的节距在X方向串联配置的多个框体形成区域220；连结所述多个框体形成片210的X方向一侧端部彼此的框体侧第1连结片211；以及连结所述多个框体形成片210的X方向另一侧端部彼此的框体侧第2连结片212。
在所述冲裁工序中，以所述周缘部位230围绕所述镀层形成区域的方式冲裁中央部235。
也就是说，将冲裁部分235的大小决定为使得所述中央孔61(参照图15)在俯视下比所述镀层形成区域大。
所述框体侧涂覆工序例如通过采用电沉积涂料的电沉积涂覆来进行，该电沉积涂料包括聚酰亚胺、聚酰胺、环氧树脂等具有耐热性和绝缘性的绝缘性树脂。
也可以代替于此，所述框体侧涂覆工序通过采用所述绝缘性树脂的粉末的静电粉末涂覆来进行。
或者，也能够通过喷涂来进行所述框体侧涂覆工序。
图16示出了在所述框体侧涂覆工序完成的时刻的与图15(b)相对应的剖视图。
优选的是，所述框体侧涂覆工序能够与所述母线侧涂覆工序同时地用与该母线侧涂覆工序中的涂覆方法相同的方法来进行。
也就是说，在通过电沉积涂覆来进行所述母线侧涂覆工序的情况下，能够通过采用同一电沉积涂料的电沉积涂覆来进行所述框体侧涂覆工序，在通过静电粉末涂覆来进行所述母线侧涂覆工序的情况下，能够采用同一粉末涂料的静电粉末涂覆来进行所述框体侧涂覆工序。
根据该构成，能够实现制造效率的提高。
在本实施方式中，所述母线侧固化工序和所述框体侧固化工序的至少一方构成为使形成的绝缘性树脂层30、65成为半固化状态。
绝缘性树脂层30、65的半固化状态能够通过适当调整加热处理时的温度来得到。
本实施方式的制造方法在所述母线侧固化工序和所述框体侧固化工序后具有组装工序，在所述组装工序中，通过在使所述母线组件形成区域120和所述框体形成区域220重合的状态下使半固化状态的绝缘性树脂层(例如绝缘性树脂层30)固化，来使所述周缘部位230和所述母线组件形成区域120固定接合。
图17示出了在所述组装工序完成的时刻的所述第1和第2导电性金属平板100、200的俯视图。
另外，图18(a)示出了图17中的XVIII部放大图，图18(b)示出了沿着图18(a)中的XVIIIb-XVIIIb线的剖视图。
如图2所示，在所述第1导电性金属平板100，在所述母线侧第1和第2连结片111、112分别设置有母线侧对位孔115、116，如图14所示，在所述第2导电性金属平板200，在所述框体侧第1和第2连结片211、212分别设置框体侧对位孔215、216。
如图14所示，在使所述母线侧对位孔115和所述框体侧对位孔215一致且使所述母线侧对位孔116和所述框体侧对位孔216一致的状态下使所述第1和第2导电性金属平板100、200重合，由此所述母线组件形成区域120和所述框体形成区域220在对位了的状态下重合。
本实施方式的制造方法在所述组装工序后具有切断工序，在所述切断工序中，沿着切断线126和切断线127从所述第1和第2导电性金属平板100、200切断已接合的所述母线组件形成区域120和所述框体形成区域220，所述切断线126被设定成在所述缝隙125的长度方向一侧、在宽度方向跨过该缝隙125，所述切断线127被设定成在所述缝隙125的长度方向另一侧、在宽度方向跨过该缝隙125。
图19(a)是所述母线组件形成区域120和所述框体形成区域220的放大俯视图，示出了由虚线示出所述切断线126、127的放大俯视图，图19(b)示出了沿着图19(a)中的XIXb-XIXb线的剖视图。
此外，本实施方式的制造方法在所述组装工序后且所述切断工序之前，具有剥离所述掩模190且在所述一对母线形成部位130中由所述掩模190所覆盖的区域形成所述第1和第2镀层90a、90b的工序。
图19(a)和(b)示出了形成所述第1和第2镀层90a、90b后的状态。
标号说明
1A、1B、2A 母线组件
10a～10d 母线
30 绝缘性树脂层
65 框体侧绝缘性树脂层
90a、90b 镀层
100 第1导电性金属平板
110 母线组件形成片
111、112 连结片
120 母线组件形成区域
125 缝隙
126、127 切断线
130 母线形成部位
135、136 连结部位
140 连结区域
190 掩模
200 第2导电性金属平板
230 周缘部位

Claims (9)

1.一种母线组件的制造方法，所述母线组件是多个母线由绝缘性树脂层以电绝缘状态机械性地连结而成的，其特征在于，包括：
准备具有母线组件形成区域的第1导电性金属平板的工序；
在所述母线组件形成区域形成贯通厚度方向一侧的第1表面和厚度方向另一侧的第2表面之间的缝隙的缝隙形成工序；
将包含绝缘性树脂的涂料涂覆于所述第1导电性金属平板以使得至少所述缝隙被所述绝缘性树脂层填充的母线侧涂覆工序；
使在所述母线侧涂覆工序中涂覆的涂料固化来形成所述绝缘性树脂层的母线侧固化工序；以及
从所述第1导电性金属平板切断所述缝隙内的绝缘性树脂层和所述第1导电性金属平板中的夹着所述缝隙而对向的母线形成部位的切断工序。
2.如权利要求1所述的母线组件的制造方法，其特征在于，
所述母线侧涂覆工序通过电沉积涂覆来进行。
3.如权利要求1所述的母线组件的制造方法，其特征在于，
所述母线侧涂覆工序通过静电粉末涂覆来进行。
4.如权利要求1至3中任一项所述的母线组件的制造方法，其特征在于，
在所述母线侧涂覆工序之前，具有进行用掩模来覆盖所述母线形成部位的第1表面的至少一部分的掩蔽的工序；
在所述切断工序之前，具有剥离所述掩模且在所述母线形成部位中的曾由所述掩模所覆盖的区域形成镀层的工序。
5.如权利要求1至4中任一项所述的母线组件的制造方法，其特征在于，
所述第1导电性金属平板构成为，在所述缝隙形成工序后的状态下，隔着所述缝隙而对向的所述母线形成部位经由所述第1导电性金属平板中的比所述缝隙靠该缝隙的长度方向一侧的连结部位和比所述缝隙靠该缝隙的长度方向另一侧的连结部位而相对于彼此相连；
所述切断工序包括：沿着在所述缝隙的长度方向一侧在宽度方向跨过该缝隙地设定的切断线，在厚度方向切断所述第1导电性金属平板的处理；以及沿着在所述缝隙的长度方向另一侧在宽度方向跨过该缝隙地设定的切断线，在厚度方向切断所述第1导电性金属平板的处理。
6.如权利要求5所述的母线组件的制造方法，其特征在于，
所述第1导电性金属平板具有沿着该第1导电性金属平板所在的X-Y平面内的X方向排列配置的多个母线组件形成区域、以及连结在X方向上相邻的母线组件形成区域的连结区域；
所述缝隙的长度方向沿着X方向。
7.如权利要求6所述的母线组件的制造方法，其特征在于，
所述第1导电性金属平板具有：在Y方向并列配置的多个母线组件形成片，所述多个母线组件形成片分别包括沿着X方向排列配置的所述多个母线组件形成区域和连结在X方向上相邻的所述母线组件形成区域的所述连结区域；连结所述多个母线组件形成片的X方向一侧端部彼此的第1连结片；以及连结所述多个母线组件形成片的X方向另一侧端部彼此的第2连结片。
8.如权利要求1至7中任一项所述的母线组件的制造方法，其特征在于，
所述缝隙形成为随着从所述第1表面和所述第2表面的一方去往另一方而开口宽度变窄。
9.如权利要求1至8中任一项所述的母线组件的制造方法，其特征在于，
在所述切断工序之前，包括：
准备与所述第1导电性金属平板不同的第2导电性金属平板的工序，所述第2导电性金属平板具有与所述母线组件形成区域相对应的框体形成区域；
留下所述框体形成区域的周缘部位而冲裁由所述周缘部位所包围的内部的工序；
将包含绝缘性树脂的涂料涂覆于所述框体形成区域的周缘部位的外周面的框体侧涂覆工序；以及
使在所述框体侧涂覆工序中涂覆的涂料固化来形成框体侧绝缘性树脂层的框体侧固化工序；
所述母线侧固化工序和所述框体侧固化工序的至少一方构成为使形成的绝缘性树脂层为半固化状态；
在所述切断工序之前，还包括组装工序，该组装工序中，通过在使所述母线组件形成区域和所述框体形成区域重合的状态下使半固化状态的绝缘性树脂层固化，来固定接合所述周缘部位和所述母线组件形成区域；
所述切断工序除了从所述第1导电性金属平板切断所述缝隙内的绝缘性树脂层和夹着所述缝隙而对向的所述母线形成部位的处理之外，还包括从所述第2导电性金属平板切断所述周缘部位的处理。
CN201880004399.7A 2017-09-04 2018-08-24 母线组件的制造方法 Active CN109983549B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-169347 2017-09-04
JP2017169347A JP6637002B2 (ja) 2017-09-04 2017-09-04 バスバーアッセンブリの製造方法
PCT/JP2018/031314 WO2019044687A1 (ja) 2017-09-04 2018-08-24 バスバーアッセンブリの製造方法

Publications (2)

Publication Number Publication Date
CN109983549A true CN109983549A (zh) 2019-07-05
CN109983549B CN109983549B (zh) 2022-03-11

Family

ID=65525686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880004399.7A Active CN109983549B (zh) 2017-09-04 2018-08-24 母线组件的制造方法

Country Status (5)

Country Link
US (1) US10784669B2 (zh)
EP (1) EP3675142B1 (zh)
JP (1) JP6637002B2 (zh)
CN (1) CN109983549B (zh)
WO (1) WO2019044687A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7152666B2 (ja) 2019-03-08 2022-10-13 日亜化学工業株式会社 発光装置及びその製造方法
JP7271333B2 (ja) * 2019-06-25 2023-05-11 サンコール株式会社 バスバーアッセンブリ及びその製造方法
JP7465222B2 (ja) * 2019-09-27 2024-04-10 サンコール株式会社 バスバーアッセンブリ
JP6884835B2 (ja) * 2019-09-27 2021-06-09 サンコール株式会社 バスバーアッセンブリ及びその製造方法
US12119141B2 (en) * 2020-04-09 2024-10-15 Dana Tm4 Inc. System and method for dielectric coated busbars
JP6788767B1 (ja) * 2020-07-09 2020-11-25 サンコール株式会社 バスバーアッセンブリ及びその製造方法
KR102213623B1 (ko) * 2020-07-21 2021-02-08 대산전자(주) 접합 보강력이 향상된 버스바 및 이의 제조방법
RU2749558C1 (ru) * 2020-09-29 2021-06-15 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Способ изготовления линии электропередачи со спиральным поперечным сечением и устройство на его основе
JP7569656B2 (ja) * 2020-10-12 2024-10-18 サンコール株式会社 バスバーアッセンブリの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933034A (zh) * 2005-09-01 2007-03-21 新确有限公司 绝缘涂层导线及其制造方法、以及绝缘涂层导线成形品及其制造方法
JP2007215340A (ja) * 2006-02-10 2007-08-23 Denso Corp 積層型ブスバーアセンブリ及びそのモールド装置
JP2011035264A (ja) * 2009-08-04 2011-02-17 Zeniya Sangyo Kk 発光素子用パッケージ及び発光素子の製造方法
US20130221509A1 (en) * 2010-11-02 2013-08-29 Dai Nippon Printing Co., Ltd. Lead frame for mounting led elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
CN104701436A (zh) * 2013-12-10 2015-06-10 展晶科技(深圳)有限公司 发光二极管封装元件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH541216A (de) * 1972-06-16 1973-08-31 Alusuisse Verfahren zur Herstellung isolierter elektrischer Leiter, insbesondere bandförmiger Mehrfachleiter
US6238225B1 (en) * 1998-09-23 2001-05-29 Tvm Group, Inc. Bus bar assembly
WO2008047933A1 (en) * 2006-10-17 2008-04-24 C.I.Kasei Company, Limited Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same
US20090001404A1 (en) * 2007-06-29 2009-01-01 Ohata Takafumi Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same
WO2012053580A1 (ja) * 2010-10-20 2012-04-26 矢崎総業株式会社 メタルコア基板及び該メタルコア基板を用いた電気接続箱
US9313897B2 (en) * 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
JP2014107201A (ja) * 2012-11-29 2014-06-09 Yazaki Corp 導通部材及び導通部材の製造方法
DE102013202551A1 (de) * 2013-02-18 2014-08-21 Heraeus Materials Technologies GmbH & Co. KG Verfahren zur Herstellung eines Substrats mit einer Kavität
CN103490001A (zh) * 2013-07-01 2014-01-01 宁波康强电子股份有限公司 一种离散型emc封装的led引线框架
WO2015099070A1 (ja) * 2013-12-25 2015-07-02 矢崎総業株式会社 電池配線モジュールの製造方法
JP6314493B2 (ja) * 2014-01-20 2018-04-25 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体、表面実装型発光装置、及び表面実装型発光装置の製造方法
DE102014111483A1 (de) * 2014-08-12 2016-02-18 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP6487769B2 (ja) 2015-05-18 2019-03-20 サンコール株式会社 積層バスバーユニットの製造方法
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933034A (zh) * 2005-09-01 2007-03-21 新确有限公司 绝缘涂层导线及其制造方法、以及绝缘涂层导线成形品及其制造方法
JP2007215340A (ja) * 2006-02-10 2007-08-23 Denso Corp 積層型ブスバーアセンブリ及びそのモールド装置
JP2011035264A (ja) * 2009-08-04 2011-02-17 Zeniya Sangyo Kk 発光素子用パッケージ及び発光素子の製造方法
US20130221509A1 (en) * 2010-11-02 2013-08-29 Dai Nippon Printing Co., Ltd. Lead frame for mounting led elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
CN104701436A (zh) * 2013-12-10 2015-06-10 展晶科技(深圳)有限公司 发光二极管封装元件及其制造方法

Also Published As

Publication number Publication date
JP6637002B2 (ja) 2020-01-29
US20200194988A1 (en) 2020-06-18
EP3675142A4 (en) 2021-04-07
JP2019042678A (ja) 2019-03-22
EP3675142B1 (en) 2022-07-06
EP3675142A1 (en) 2020-07-01
CN109983549B (zh) 2022-03-11
US10784669B2 (en) 2020-09-22
WO2019044687A1 (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
CN109983549A (zh) 母线组件的制造方法
US10485092B2 (en) Multilayer bus board
DE102016112289B4 (de) Leiterrahmen und Verfahren zur Herstellung desselben
CN103219314B (zh) 电子器件以及用于制造电子器件的方法
DE102013200622A1 (de) Material und Beschichtung für Verbindungssammelschiene
CN114334233B (zh) 母线组件
DE112018003393B4 (de) Verfahren zur Herstellung eines Leistungshalbleiters
US20160079194A1 (en) Semiconductor substrate and semiconductor package structure
DE102007015731A1 (de) Halbleitervorrichtung mit Wärmeabstrahlteil und Halbleiterchip und Verfahren zu dessen Herstellung
DE102009032242B4 (de) Verfahren zur Herstellung einer Stromschiene
CN103325746B (zh) 半导体封装及其形成方法
US12106869B2 (en) Busbar assembly and method for manufacturing the same
EP2850633B1 (en) Low-current fuse stamping method
US12126158B2 (en) Busbar assembly and method for manufacturing the same
CN104144566B (zh) 多层基板及其制造方法
WO2022080115A1 (ja) バスバーアッセンブリ及びバスバーアッセンブリの製造方法
US20220239086A1 (en) Busbar assembly and method for manufacturing the same
CN112640095B (zh) 汇流条组件及其制造方法
DE102016117776A1 (de) Verfahren zum Herstellen einer Leistungsbaugruppe mit einem Halbleiter
CN105633062A (zh) 包括堆叠的芯片的电子器件
CN118866827A (zh) 汇流条组件及半导体模块
JP2019102683A (ja) フィルムコンデンサ
CN109275340A (zh) 模块
CN106876358A (zh) 电子元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant