CN109981054B - 一种输入对电流切换控制电路 - Google Patents

一种输入对电流切换控制电路 Download PDF

Info

Publication number
CN109981054B
CN109981054B CN201711464540.5A CN201711464540A CN109981054B CN 109981054 B CN109981054 B CN 109981054B CN 201711464540 A CN201711464540 A CN 201711464540A CN 109981054 B CN109981054 B CN 109981054B
Authority
CN
China
Prior art keywords
current
twenty
source
nmos
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711464540.5A
Other languages
English (en)
Other versions
CN109981054A (zh
Inventor
满雪成
林毅竟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201711464540.5A priority Critical patent/CN109981054B/zh
Publication of CN109981054A publication Critical patent/CN109981054A/zh
Application granted granted Critical
Publication of CN109981054B publication Critical patent/CN109981054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种输入对电流切换控制电路，既能够消除放大器因电流切换引起的死区时间又能够为受影响的放大器带宽进行电流滞后补偿，从而改善或保证放大器的瞬态响应，包括主输入对和辅输入对，所述主输入对连接电压超前感知通路，所述电压超前感知通路通过第一电流镜连接所述辅输入对，电流切换控制开关通过第二电流镜连接所述辅输入对，所述电流切换控制开关和所述主输入对均连接第二电流源，所述电压超前感知通路连接第三电流源，所述电流切换控制开关连接第一电流源即电流滞后补偿电流源，只有当所述第二电流源流过所述电流切换控制开关的电流大于所述第一电流源即电流滞后补偿电流源提供的电流时，多余的电流才会经过所述第二电流镜给所述辅输入对，使主差分对输出电流被切换成辅差分对输出电流。

Description

一种输入对电流切换控制电路
技术领域
本发明涉及放大器中输入对电流切换技术，特别是一种输入对电流切换控制电路，通过设置电压超前感知通路和电流切换控制开关的组合，既能够消除放大器因电流切换引起的死区时间又能够对电压超前感知通路给放大器带宽带来的影响进行电流滞后补偿，从而改善或保证放大器的瞬态响应。
背景技术
目前电子系统朝着低功耗和高性能的方向前进，系统的供电电压越来越低，对轨到轨输入放大器的要求也越来越普遍。轨到轨输入运放通常需要两个不同的输入级来覆盖不同的输入电压范围，为了保持后级稳定的工作状态和固定的放大器带宽，这两个输入对的电流需要通过一定的电路来控制，在不同的输入电压范围内进行切换。本发明人发现，在输入对电流切换的过程中，输入对从空闲状态到激活状态需要一定的时间延迟，这个延迟是由电流对输入对的寄生电容充放电引起的。这个时间上的延迟会在放大器的瞬态响应中引起波形畸变，带来一定的信号误差。在精密放大器和缓冲器中，这种现象更为严重，为了获得较低的噪声和较小的失配，输入对管的面积会很大，对应的寄生电容也更大。本发明人认为，如果在传统的输入对电流切换电路中，引入额外的电流超前通路即电压超前感知通路，通过其提前感知放大器正输入端的电压阶跃，则能为主输入对到辅输入对的无缝切换创造条件，从而消除放大器的死区时间，保证放大器瞬态响应的完整。同时如果在电流控制电路中引入电流滞后补偿，则可以补偿超前通路对放大器带宽的影响，在整个信号输入区间维持稳定的跨导和最大差分输出电流。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种输入对电流切换控制电路，通过设置电压超前感知通路和电流切换控制开关的组合，既能够消除放大器因电流切换引起的死区时间又能够对电压超前感知通路给放大器带宽带来的影响进行电流滞后补偿，从而改善或保证放大器的瞬态响应。
本发明技术方案如下：
一种输入对电流切换控制电路，其特征在于，包括主输入对和辅输入对，所述主输入对输出主差分对第一电流和主差分对第二电流，所述辅输入对输出辅差分对第一电流和辅差分对第二电流，所述主输入对连接电压超前感知通路，所述电压超前感知通路通过第一电流镜连接所述辅输入对，电流切换控制开关通过第二电流镜连接所述辅输入对，所述电流切换控制开关和所述主输入对均连接第二电流源，所述电压超前感知通路连接第三电流源，所述电流切换控制开关连接第一电流源即电流滞后补偿电流源，只有当所述第二电流源流过所述电流切换控制开关的电流大于所述第一电流源即电流滞后补偿电流源提供的电流时，多余的电流才会经过所述第二电流镜给所述辅输入对，使主差分对输出电流被切换成辅差分对输出电流。
所述主输入对采用NMOS输入对或PMOS输入对或NPN输入对或PNP输入对或JFET输入对，所述辅输入对采用NMOS输入对或PMOS输入对或NPN输入对或PNP输入对或JFET输入对。
所述第一电流源即电流滞后补偿电流源、所述第二电流源和所述第三电流源均采用NMOS、PMOS、NPN、PNP和/或JFET器件。
所述电流切换控制开关采用NMOS或PMOS器件。
所述主输入对包括源极互连的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极输出主差分对第一电流，所述第二NMOS管的漏极输出主差分对第二电流，所述第二NMOS管的栅极连接放大器负输入端，所述第一NMOS管的栅极连接放大器正输入端，所述电压超前感知通路包括源极互连的第七NMOS管和第八NMOS管，所述第八NMOS管的栅极连接所述第一NMOS管的栅极，所述第八NMOS管的的漏极连接工作电压端，所述第七NMOS管的漏极连接所述第一电流镜，所述第七NMOS管的栅极连接阈值电压端，所述第七NMOS管的源极连接所述第三电流源，所述电流切换控制开关为第三NMOS管，所述第三NMOS管的栅极连接阈值电压端，所述第三NMOS管的源极连接所述第二电流源，所述第三NMOS管的漏极连接所述第一电流源即电流滞后补偿电流源，所述辅输入对包括源极互连的第四PMOS管和第五PMOS管，所述第四PMOS管的漏极输出辅差分对第一电流，所述第五PMOS管的漏极输出辅差分对第二电流，所述第四PMOS管的栅极连接放大器正输入端，所述第五PMOS管的栅极连接放大器负输入端，所述第四PMOS管的源极连接所述第一电流镜。
所述第一电流源即电流滞后补偿电流源包括第二十五PMOS管和第二十六PMOS管，所述第二十五PMOS管的源极连接工作电压端，所述第二十五PMOS管的漏极连接所述第二十六PMOS管的源极，所述第二十五PMOS管的栅极连接第一偏置电压端，所述第二十六PMOS管的漏极连接所述第三NMOS管的漏极，所述第二十六PMOS管的栅极连接第二偏置电压端。
所述第二电流源包括第十二NMOS管和第十四NMOS管，所述第十四NMOS管的漏极连接所述第三NMOS管的源极，所述第十四NMOS管的栅极连接第三偏置电压端，所述第十四NMOS管的源极连接所述第十二NMOS管的漏极，所述第十二NMOS管的源极接地，所述第十二NMOS管的栅极连接第四偏置电压端。
所述第三电流源包括第十一NMOS管和第十三NMOS管，所述第十三NMOS管的漏极连接所述第七NMOS管的源极，所述第十三NMOS管的栅极连接第三偏置电压端，所述第十三NMOS管的源极连接所述第十一NMOS管的漏极，所述第十一NMOS管的源极接地，所述第十一NMOS管的栅极连接第四偏置电压端。
所述第一电流镜包括栅极互连的第二十七PMOS管和第二十八PMOS管，所述第二十七PMOS管的源极和所述第二十八PMOS管的源极均连接工作电压端，所述第二十七PMOS管的漏极连接第二十九PMOS管的源极，所述第二十九PMOS管的漏极连接所述第七NMOS管的漏极，所述第二十九PMOS管的栅极连接第二偏置电压端，所述第二十七PMOS管的栅极直接连接所述第七NMOS管的漏极，所述第二十八PMOS管的漏极连接第二十四PMOS管的源极，所述第二十四PMOS管的栅极连接第二偏置电压端，所述第二十四PMOS管的漏极连接所述第四PMOS管的源极。
所述第二电流镜包括栅极互连的第二十一PMOS管和第二十二PMOS管，所述第二十一PMOS管的源极和所述第二十二PMOS管的源极均连接工作电压端，所述第二十二PMOS管的漏极连接所述第二十四PMOS管的源极，所述第二十一PMOS管的漏极连接第二十三PMOS管的源极，所述第二十三PMOS管的栅极连接第二偏置电压端，所述第二十三PMOS管的漏极连接所述第三NMOS管的漏极，所述第二十一PMOS管的栅极直接连接所述第三NMOS管的漏极。
本发明技术效果如下：本发明一种输入对电流切换控制电路，在传统的电流控制电路上引入了额外的电流超前通路即电压超前感知通路，通过其提前感知放大器正输入端的电压阶跃，则能为主输入对到辅输入对的无缝切换创造条件，从而消除放大器的死区时间，同时为了补偿超前通路对放大器带宽的影响，在电流控制电路中引入了对应的滞后进行补偿，有利于在整个信号输入区间维持稳定的跨导和最大差分输出电流，从而在保留原始的电流控制的功能下，改善了放大器的瞬态响应。
本发明具有如下特点：1、在轨到轨输入放大器中采用电压超前感知通路，能够及时感知输入信号的变化，激活对应的输入对。2、电压超前感知通路反馈到辅助输入对。3、在轨到轨输入放大器中采用电流滞后补偿，抵消因为电压超前感知通路引入的输入对总电流变化。4、电流滞后补偿作用于辅助输入对。5、超前感知的原理和实现方式。6、滞后补偿的实现方式。7、本发明并不局限于电流源、电流镜的具体实现方式和采用的器件类型，NMOS和PMOS，NPN和PNP，以及JFET都可以采用，各种拓扑的电流源、电流镜都可以采用。8、本发明并不局限于输入对的类型，NMOS和PMOS，NPN和PNP，以及JFET等输入对都可以采用本发明的思路。
附图说明
图1是实施本发明一种输入对电流切换控制电路的结构原理示意图。
图2是本发明在PMOS做主输入对时的实现示意图。
图3是本发明在双NMOS输入对时的实现示意图。
附图标记列示如下：1-第一电流镜；2-第二电流镜；3-第一电流源即电流滞后补偿电流源；4-电流切换控制开关；5-第二电流源；6-第三电流源；7-电压超前感知通路；8-主输入对；9-辅输入对；VDD-工作电压端；VIN-放大器负输入端；VIP-放大器正输入端；VTH-阈值电压或阈值电压端；VPM-第一偏置电压或第一偏置电压端；VPC-第二偏置电压或第二偏置电压端；VNC-第三偏置电压或第三偏置电压端；VNM-第四偏置电压或第四偏置电压端；M1-第一NMOS管；M2-第二NMOS管；M3-第三NMOS管；M4-第四PMOS管；M5-第五PMOS管；M7-第七NMOS管；M8-第八NMOS管；M11-第十一NMOS管；M12-第十二NMOS管；M13-第十三NMOS管；M14-第十四NMOS管；M21-第二十一PMOS管；M22-第二十二PMOS管；M23-第二十三PMOS管；M24-第二十四PMOS管；M25-第二十五PMOS管；M26-第二十六PMOS管；M27-第二十七PMOS管；M28-第二十八PMOS管；M29-第二十九PMOS管；IOP1-主差分对第一电流；ION1-主差分对第二电流；IOP2-辅差分对第一电流；ION2-辅差分对第二电流。
图2和图3中的附图标记也是本领域通用标记，与图1中相同或类似。
具体实施方式
下面结合附图(图1-图3)对本发明进行说明。
图1是实施本发明一种输入对电流切换控制电路的结构原理示意图。如图1所示，一种输入对电流切换控制电路，包括主输入对8和辅输入对9，所述主输入对8输出主差分对第一电流IOP1和主差分对第二电流ION1，所述辅输入对9输出辅差分对第一电流IOP2和辅差分对第二电流ION2，所述主输入对8连接电压超前感知通路7，所述电压超前感知通路7通过第一电流镜1连接所述辅输入对9，电流切换控制开关4通过第二电流镜2连接所述辅输入对9，所述电流切换控制开关4和所述主输入对8均连接第二电流源5，所述电压超前感知通路7连接第三电流源6，所述电流切换控制开关4连接第一电流源即电流滞后补偿电流源3，只有当所述第二电流源5流过所述电流切换控制开关4的电流大于所述第一电流源即电流滞后补偿电流源3提供的电流时，多余的电流才会经过所述第二电流镜2给所述辅输入对9，使主差分对输出电流被切换成辅差分对输出电流。所述主输入对8采用NMOS输入对或PMOS输入对或NPN输入对或PNP输入对或JFET输入对，所述辅输入对9采用NMOS输入对或PMOS输入对或NPN输入对或PNP输入对或JFET输入对。所述第一电流源即电流滞后补偿电流源3、所述第二电流源5和所述第三电流源6均采用NMOS、PMOS、NPN、PNP和/或JFET器件。所述电流切换控制开关4采用NMOS或PMOS器件。
所述主输入对8包括源极互连的第一NMOS管M1和第二NMOS管M2，所述第一NMOS管M1的漏极输出主差分对第一电流IOP1，所述第二NMOS管M2的漏极输出主差分对第二电流ION1，所述第二NMOS管M2的栅极连接放大器负输入端VIN，所述第一NMOS管M1的栅极连接放大器正输入端VIP，所述电压超前感知通路7包括源极互连的第七NMOS管M7和第八NMOS管M8，所述第八NMOS管M8的栅极连接所述第一NMOS管M1的栅极，所述第八NMOS管M8的的漏极连接工作电压端VDD，所述第七NMOS管M7的漏极连接所述第一电流镜1，所述第七NMOS管M1的栅极连接阈值电压端VTH，所述第七NMOS管M7的源极连接所述第三电流源6，所述电流切换控制开关4为第三NMOS管M3，所述第三NMOS管M3的栅极连接阈值电压端VTH，所述第三NMOS管M3的源极连接所述第二电流源5，所述第三NMOS管M3的漏极连接所述第一电流源即电流滞后补偿电流源3，所述辅输入对9包括源极互连的第四PMOS管M4和第五PMOS管M5，所述第四PMOS管M4的漏极输出辅差分对第一电流IOP2，所述第五PMOS管M5的漏极输出辅差分对第二电流ION2，所述第四PMOS管M4的栅极连接放大器正输入端VIP，所述第五PMOS管M5的栅极连接放大器负输入端VIN，所述第四PMOS管M4的源极连接所述第一电流镜1。
所述第一电流源即电流滞后补偿电流源3包括第二十五PMOS管M25和第二十六PMOS管M26，所述第二十五PMOS管M25的源极连接工作电压端VDD，所述第二十五PMOS管M25的漏极连接所述第二十六PMOS管M26的源极，所述第二十五PMOS管M25的栅极连接第一偏置电压端VPM，所述第二十六PMOS管M26的漏极连接所述第三NMOS管M3的漏极，所述第二十六PMOS管M26的栅极连接第二偏置电压端VPC。所述第二电流源5包括第十二NMOS管M12和第十四NMOS管M14，所述第十四NMOS管14的漏极连接所述第三NMOS管M3的源极，所述第十四NMOS管M14的栅极连接第三偏置电压端VNC，所述第十四NMOS管M14的源极连接所述第十二NMOS管M12的漏极，所述第十二NMOS管M12的源极接地，所述第十二NMOS管M12的栅极连接第四偏置电压端VNM。所述第三电流源5包括第十一NMOS管M11和第十三NMOS管M13，所述第十三NMOS管M13的漏极连接所述第七NMOS管M7的源极，所述第十三NMOS管M13的栅极连接第三偏置电压端VNC，所述第十三NMOS管M13的源极连接所述第十一NMOS管M11的漏极，所述第十一NMOS管M11的源极接地，所述第十一NMOS管M11的栅极连接第四偏置电压端VNM。
所述第一电流镜1包括栅极互连的第二十七PMOS管M27和第二十八PMOS管M28，所述第二十七PMOS管M27的源极和所述第二十八PMOS管M28的源极均连接工作电压端VDD，所述第二十七PMOS管M27的漏极连接第二十九PMOS管M29的源极，所述第二十九PMOS管M29的漏极连接所述第七NMOS管M7的漏极，所述第二十九PMOS管M29的栅极连接第二偏置电压端VPC，所述第二十七PMOS管M27的栅极直接连接所述第七NMOS管M7的漏极，所述第二十八PMOS管M28的漏极连接第二十四PMOS管M24的源极，所述第二十四PMOS管M24的栅极连接第二偏置电压端VPC，所述第二十四PMOS管M24的漏极连接所述第四PMOS管M4的源极。所述第二电流镜2包括栅极互连的第二十一PMOS管M21和第二十二PMOS管M22，所述第二十一PMOS管M21的源极和所述第二十二PMOS管M22的源极均连接工作电压端VDD，所述第二十二PMOS管M22的漏极连接所述第二十四PMOS管M24的源极，所述第二十一PMOS管M21的漏极连接第二十三PMOS管M23的源极，所述第二十三PMOS管M23的栅极连接第二偏置电压端VPC，所述第二十三PMOS管M23的漏极连接所述第三NMOS管M3的漏极，所述第二十一PMOS管M21的栅极直接连接所述第三NMOS管M3的漏极。
本发明解决了传统的轨到轨输入对电流切换控制引入的死区时间问题，使轨到轨输入对的响应如同单输入对一样。本发明既可以采用上述以NMOS做主输入对为例实现，也可以利用PMOS和NMOS的功能对称性采用以PMOS做主输入对实现，还可以采用双NMOS输入对实现，等等。
如图1所示，以NMOS做主输入对为例，其中M7和M8构成了电压超前感知通路，M11和M13构成的电流源远小于主电流M12和M14，当输入VIP由高到低阶跃时，M7和M8立刻能够感知输入信号的变化，M11和M13提供的电流开始通过M7，并通过电流镜M27和M28镜像给输入对M4和M5提供电流，此电流对寄生电容进行充放电，并维持了M4和M5大致的工作状态，当放大器输出变化并引起反馈信号VIN跟随变化到阈值电压附近时，由主输入对到辅助输入对的切换能够快速完成，因此差分对的两路输出差分电流IOP1、ION1、IOP2、ION2能够持续不断对后级电路提供电流，保证了放大器瞬态响应的完整。为了弥补超前感知通路引入的电流对整个放大器跨导和工作状态的影响，引入了对应的电流滞后进行补偿，只有当流过M3的电流大于电流源M25和M26提供的电流时，多余的电流才会经过电流镜M21、M22、M23、M24镜像，给辅助输入对M4和M5提供电流，从而在整个信号输入区间维持了稳定的跨导和最大差分输出电流。
图2是本发明在PMOS做主输入对时的实现示意图。图3是本发明在双NMOS输入对时的实现示意图。本发明的核心在于，在传统的输入差分对电流切换电路的基础上引入了电流超前感知通路和滞后补偿，这种方法并不限定输入对管的类型，现有技术中的多种差分对电流控制电路都可以采用本发明进行设计，如图2和图3所示。图2和图1是完全对称的。图3的超前通路VIP隐含的比较对象是VNC电压，当VIP较低不足以使M215导通时，M211和M213少了一条电流上拉通路，可以提供电流使辅助输入对激活，维持大致的工作状态，进而可以快速的完成输入对电流的切换。另外在电流滞后补偿时，利用了二极管的单向导通性。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (10)

1.一种输入对电流切换控制电路，其特征在于，包括主输入对和辅输入对，所述主输入对输出主差分对第一电流和主差分对第二电流，所述辅输入对输出辅差分对第一电流和辅差分对第二电流，所述主输入对连接电压超前感知通路，所述电压超前感知通路通过第一电流镜连接所述辅输入对，电流切换控制开关通过第二电流镜连接所述辅输入对，所述电流切换控制开关和所述主输入对均连接第二电流源，所述电压超前感知通路连接第三电流源，所述电流切换控制开关连接第一电流源即电流滞后补偿电流源，只有当所述第二电流源流过所述电流切换控制开关的电流大于所述第一电流源即电流滞后补偿电流源提供的电流时，多余的电流才会经过所述第二电流镜给所述辅输入对，使主差分对输出电流被切换成辅差分对输出电流。
2.根据权利要求1所述的输入对电流切换控制电路，其特征在于，所述主输入对采用NMOS输入对或PMOS输入对或NPN输入对或PNP输入对或JFET输入对，所述辅输入对采用NMOS输入对或PMOS输入对或NPN输入对或PNP输入对或JFET输入对。
3.根据权利要求1所述的输入对电流切换控制电路，其特征在于，所述第一电流源即电流滞后补偿电流源、所述第二电流源和所述第三电流源均采用NMOS、PMOS、NPN、PNP和/或JFET器件。
4.根据权利要求1所述的输入对电流切换控制电路，其特征在于，所述电流切换控制开关采用NMOS或PMOS器件。
5.根据权利要求1所述的输入对电流切换控制电路，其特征在于，所述主输入对包括源极互连的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极输出主差分对第一电流，所述第二NMOS管的漏极输出主差分对第二电流，所述第二NMOS管的栅极连接放大器负输入端，所述第一NMOS管的栅极连接放大器正输入端，所述电压超前感知通路包括源极互连的第七NMOS管和第八NMOS管，所述第八NMOS管的栅极连接所述第一NMOS管的栅极，所述第八NMOS管的漏极连接工作电压端，所述第七NMOS管的漏极连接所述第一电流镜，所述第七NMOS管的栅极连接阈值电压端，所述第七NMOS管的源极连接所述第三电流源，所述电流切换控制开关为第三NMOS管，所述第三NMOS管的栅极连接阈值电压端，所述第三NMOS管的源极连接所述第二电流源，所述第三NMOS管的漏极连接所述第一电流源即电流滞后补偿电流源，所述辅输入对包括源极互连的第四PMOS管和第五PMOS管，所述第四PMOS管的漏极输出辅差分对第一电流，所述第五PMOS管的漏极输出辅差分对第二电流，所述第四PMOS管的栅极连接放大器正输入端，所述第五PMOS管的栅极连接放大器负输入端，所述第四PMOS管的源极连接所述第一电流镜。
6.根据权利要求5所述的输入对电流切换控制电路，其特征在于，所述第一电流源即电流滞后补偿电流源包括第二十五PMOS管和第二十六PMOS管，所述第二十五PMOS管的源极连接工作电压端，所述第二十五PMOS管的漏极连接所述第二十六PMOS管的源极，所述第二十五PMOS管的栅极连接第一偏置电压端，所述第二十六PMOS管的漏极连接所述第三NMOS管的漏极，所述第二十六PMOS管的栅极连接第二偏置电压端。
7.根据权利要求6所述的输入对电流切换控制电路，其特征在于，所述第二电流源包括第十二NMOS管和第十四NMOS管，所述第十四NMOS管的漏极连接所述第三NMOS管的源极，所述第十四NMOS管的栅极连接第三偏置电压端，所述第十四NMOS管的源极连接所述第十二NMOS管的漏极，所述第十二NMOS管的源极接地，所述第十二NMOS管的栅极连接第四偏置电压端。
8.根据权利要求7所述的输入对电流切换控制电路，其特征在于，所述第三电流源包括第十一NMOS管和第十三NMOS管，所述第十三NMOS管的漏极连接所述第七NMOS管的源极，所述第十三NMOS管的栅极连接第三偏置电压端，所述第十三NMOS管的源极连接所述第十一NMOS管的漏极，所述第十一NMOS管的源极接地，所述第十一NMOS管的栅极连接第四偏置电压端。
9.根据权利要求5所述的输入对电流切换控制电路，其特征在于，所述第一电流镜包括栅极互连的第二十七PMOS管和第二十八PMOS管，所述第二十七PMOS管的源极和所述第二十八PMOS管的源极均连接工作电压端，所述第二十七PMOS管的漏极连接第二十九PMOS管的源极，所述第二十九PMOS管的漏极连接所述第七NMOS管的漏极，所述第二十九PMOS管的栅极连接第二偏置电压端，所述第二十七PMOS管的栅极直接连接所述第七NMOS管的漏极，所述第二十八PMOS管的漏极连接第二十四PMOS管的源极，所述第二十四PMOS管的栅极连接第二偏置电压端，所述第二十四PMOS管的漏极连接所述第四PMOS管的源极。
10.根据权利要求5所述的输入对电流切换控制电路，其特征在于，所述第二电流镜包括栅极互连的第二十一PMOS管和第二十二PMOS管，所述第二十一PMOS管的源极和所述第二十二PMOS管的源极均连接工作电压端，所述第二十二PMOS管的漏极连接第二十四PMOS管的源极，所述第二十一PMOS管的漏极连接第二十三PMOS管的源极，所述第二十三PMOS管的栅极连接第二偏置电压端，所述第二十三PMOS管的漏极连接所述第三NMOS管的漏极，所述第二十一PMOS管的栅极直接连接所述第三NMOS管的漏极。
CN201711464540.5A 2017-12-28 2017-12-28 一种输入对电流切换控制电路 Active CN109981054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711464540.5A CN109981054B (zh) 2017-12-28 2017-12-28 一种输入对电流切换控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711464540.5A CN109981054B (zh) 2017-12-28 2017-12-28 一种输入对电流切换控制电路

Publications (2)

Publication Number Publication Date
CN109981054A CN109981054A (zh) 2019-07-05
CN109981054B true CN109981054B (zh) 2023-08-15

Family

ID=67075117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711464540.5A Active CN109981054B (zh) 2017-12-28 2017-12-28 一种输入对电流切换控制电路

Country Status (1)

Country Link
CN (1) CN109981054B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154092A (en) * 1998-11-19 2000-11-28 Maxim Integrated Products Circuits for preventing unwanted output transients in amplifiers during power-up
US6566851B1 (en) * 2000-08-10 2003-05-20 Applied Micro Circuits, Corporation Output conductance correction circuit for high compliance short-channel MOS switched current mirror
CN1956305A (zh) * 2005-10-27 2007-05-02 沃福森微电子有限公司 电流感应电路的改进
US20070285990A1 (en) * 2006-06-10 2007-12-13 Samsung Electronics Co., Ltd. Semiconductor device and method for compensating voltage drop of a bit line
CN102290991A (zh) * 2011-05-27 2011-12-21 武汉大学 一种电流模式的dc-dc变换器的频率补偿装置
CN103414438A (zh) * 2013-07-18 2013-11-27 电子科技大学 一种误差放大器电路
WO2014079129A1 (zh) * 2012-11-21 2014-05-30 东南大学 一种具有高负载调整率的快速瞬态响应dc-dc开关变换器
CN104700761A (zh) * 2015-04-03 2015-06-10 京东方科技集团股份有限公司 一种检测电路及其检测方法和驱动系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365875B2 (ja) * 2007-08-03 2009-11-18 ▲ぎょく▼瀚科技股▲ふん▼有限公司 温度補償回路を有するｄｃ−ｄｃコンバータ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154092A (en) * 1998-11-19 2000-11-28 Maxim Integrated Products Circuits for preventing unwanted output transients in amplifiers during power-up
US6566851B1 (en) * 2000-08-10 2003-05-20 Applied Micro Circuits, Corporation Output conductance correction circuit for high compliance short-channel MOS switched current mirror
CN1956305A (zh) * 2005-10-27 2007-05-02 沃福森微电子有限公司 电流感应电路的改进
US20070285990A1 (en) * 2006-06-10 2007-12-13 Samsung Electronics Co., Ltd. Semiconductor device and method for compensating voltage drop of a bit line
CN102290991A (zh) * 2011-05-27 2011-12-21 武汉大学 一种电流模式的dc-dc变换器的频率补偿装置
WO2014079129A1 (zh) * 2012-11-21 2014-05-30 东南大学 一种具有高负载调整率的快速瞬态响应dc-dc开关变换器
CN103414438A (zh) * 2013-07-18 2013-11-27 电子科技大学 一种误差放大器电路
CN104700761A (zh) * 2015-04-03 2015-06-10 京东方科技集团股份有限公司 一种检测电路及其检测方法和驱动系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A High Precision Multi-Cell Battery Voltage Detecting Circuit for Battery Management Systems;Xue-Cheng Man 等;《2016 IEEE 83rd Vehicular Technology Conference (VTC Spring)》;20160707;全文 *

Also Published As

Publication number Publication date
CN109981054A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
CN101917168B (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
CN103389764B (zh) 一种低压带隙电压基准电路及其实现方法
US5917378A (en) Rail-to-rail type of operational amplifier with a low offset voltage achieved by mixed compensation
TWI623194B (zh) 運算放大器及其差分放大電路
CN108259007B (zh) 应用于运放转换速率的增强电路
JP2009266225A (ja) 分圧回路
TWI575352B (zh) 具有寬共模電壓操作範圍的電壓調整器及其操作方法
CN113612449A (zh) 一种运算放大器电路
CN113703510A (zh) 一种低功耗的带隙基准电路
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
CN102545805B (zh) 两级运算放大器
CN109981054B (zh) 一种输入对电流切换控制电路
CN103312282A (zh) 偏压生成电路和差动电路
JPWO2009037762A1 (ja) カレントミラー回路
CN206460352U (zh) 一种带隙基准电路
CN110311637B (zh) 一种提高仪表放大器共模抑制比的改良电路
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
CN113271073B (zh) 一种可重构运算跨导放大器
CN103135642B (zh) 一种环路补偿电路
WO2022116729A1 (zh) 运算放大器的带宽调整电路及带宽调整方法
CN201018463Y (zh) 单边迟滞比较器
CN100505542C (zh) 音频放大器静音电路
US20150002222A1 (en) Combined input stage for transconductance amplifier having gain linearity over increased input voltage range
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路
CN108227814A (zh) 一种源跟随电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant