CN109962008A - 一种新型半导体线路制作工艺 - Google Patents

一种新型半导体线路制作工艺 Download PDF

Info

Publication number
CN109962008A
CN109962008A CN201711437889.XA CN201711437889A CN109962008A CN 109962008 A CN109962008 A CN 109962008A CN 201711437889 A CN201711437889 A CN 201711437889A CN 109962008 A CN109962008 A CN 109962008A
Authority
CN
China
Prior art keywords
layer
photoresist
sio2
etching
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711437889.XA
Other languages
English (en)
Inventor
刘丽蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Guangxin Intellectual Property Services Ltd
Original Assignee
Dongguan Guangxin Intellectual Property Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Guangxin Intellectual Property Services Ltd filed Critical Dongguan Guangxin Intellectual Property Services Ltd
Priority to CN201711437889.XA priority Critical patent/CN109962008A/zh
Publication of CN109962008A publication Critical patent/CN109962008A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种新型半导体线路制作工艺，包括如下步骤：S1、表面清洗：晶圆表面附着着一层大约2微米的AL302和甘油混合保护液，在制作前必须进行化学蚀刻和表面清洗，有热氧化法生成SI02缓冲层减小后续中si3n4对晶圆的应力；S2、NPCVD：NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉反应后的气体回收装置等所构成，其中中心部分为反应炉；S3、涂敷光刻胶：光刻制造过程中，往往需采用20‑30道光刻工序，将IC做到半导体上是因为，半导体的特性，在现有的工艺条件下，可以实现电路的微小型，低功耗和高可靠度，具有很好的推广价值。

Description

一种新型半导体线路制作工艺
技术领域
本发明涉及电路封装工艺，更具体地说，尤其涉及一种新型半导体线路制作工艺。
背景技术
半导体集成电路，是指在一个半导体衬底上至少有一个电路块的半导体集成电路装置，半导体集成电路是将晶体管，二极管等等有源元件和电阻器，电容器等无源元件，按照一定的电路互联，“集成”在一块半导体单晶片上，从而完成特定的电路或者系统功能。
已知镶嵌技术中于包括导电层的基底上依序形成介电层结构与金属硬掩模，随后图案化金属硬掩模形成开口，再进行蚀刻工艺，通过开口向下蚀刻介电层结构而形成镶嵌导线的沟槽图案或介层洞图案。值得注意的是，在形成开口或者是在蚀刻工艺中常有掉落微粒等污染物产生。掉落微粒因为受到本身以及金属硬掩模之间产生的范德华力吸引，而附着于金属硬掩模上，或被吸引在金属硬掩模周围。被吸引的掉落微粒即使利用清洗工艺也无法轻易地将掉落微粒移除，且掉落微粒的存在阻碍了后续蚀刻工艺的进行，甚至造成蚀刻后的沟槽开口图案缩小、或不完整等问题。更导致后续形成于沟槽开口内的金属发生断线等缺陷，降低了金属内连线的可靠度。为此，我们提出一种新型半导体线路制作工艺。
发明内容
本发明的目的是为了解决现有技术中存在的缺点，而提出的一种新型半导体线路制作工艺，减少产品报废率的更高效的电路板拼板方式及连接器的焊接工艺。
为实现上述目的，本发明提供如下技术方案：一种新型半导体线路制作工艺，包括如下步骤：
S1、表面清洗：晶圆表面附着着一层大约2微米的AL302和甘油混合保护液，在制作前必须进行化学蚀刻和表面清洗，有热氧化法生成SI02缓冲层减小后续中si3n4对晶圆的应力；
S2、NPCVD：NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉反应后的气体回收装置等所构成，其中中心部分为反应炉；
S3、涂敷光刻胶：光刻制造过程中，往往需采用20-30道光刻工序，现在技术主要采有紫外线为光源的光刻技术。光刻工序包括翻版图形掩膜制造，硅基片表面光刻胶的涂敷、预烘、曝光、显影、后烘、腐蚀、以及光刻胶去除等工序；
S4、显影：将显影液全面地喷在光刻胶上，或将曝光后的样片浸在显影液中几十秒钟，则正型光刻胶的曝光部分或负胶的未曝光部分被溶解。显影后的图形精度受显影液的浓度，温度以及显影的时间等影响。显影后用纯水清洗；
S5、腐蚀：经过上述工序后，以复制到光刻胶上的集成电路的图形作为掩模，对下层的材料进行腐蚀。腐蚀技术是利用化学腐蚀法把材料的某一部分去除的技术。腐蚀技术分为两大类：湿法腐蚀—进行腐蚀的化学物质是溶液；干法腐蚀一般称刻蚀进行的化学物质是气体；
S6、光刻胶的去除：经腐蚀完成图形复制以后，再用剥离液去除光刻胶，完成整个光刻工序，可以用无机溶液如硫酸或干式臭氧烧除法将光阻去除；
S7、退火处理：然后用HF去除SiO2干法氧化法生成一层SiO2层，LPCVD沉积一层氮化硅，此时P阱的表面因SiO2层的生长与刻蚀已低于N阱的表面水平面。这里的SiO2层和氮化硅的作用与前面一样。接下来的步骤是为了隔离区和栅极与晶面之间的隔离层。
S8、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层，湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区，热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜，作为栅极氧化层；
S9、LPCVD：沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。表面涂敷光阻，去除P阱区的光阻，注入砷(As)离子，形成NMOS的源漏极。用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。利用PECVD沉积一层无掺杂氧化层，保护元件，并进行退火处理。沉积掺杂硼磷的氧化层含有硼磷杂质的SiO2层，有较低的熔点，硼磷氧化层(BPSG)加热到800℃时会软化并有流动特性，可使晶圆表面初级平坦化。
优选的，溅镀第一层金属：利用光刻技术留出金属接触洞，溅镀钛+氮化钛+铝+化钛等多层金属膜。离子刻蚀出布线结构并用PECVD在上面沉积一层SiO2介电质。并用SOG使表面平坦，加热去除SOG中的溶剂。然后再沉积一层介电质，为沉积第二层金属作准备。
优选的，光刻技术定出VIA孔洞，沉积第二层金属，并刻蚀出连线结构。然后，用PECVD法氧化层和氮化硅保护层。光刻和离子刻蚀，定出PAD位置最后进行退火处理，以保证整个Chip的完整和连线的连接性。
本发明的技术效果和优点：与现有工艺相比，将IC做到半导体上是因为，半导体的特性，在现有的工艺条件下，可以实现电路的微小型，低功耗和高可靠度，制作工艺先进，能够有效提高企业的影响力，具有很好的推广价值。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
一种新型半导体线路制作工艺，包括如下步骤：
S1、表面清洗：晶圆表面附着着一层大约2微米的AL302和甘油混合保护液，在制作前必须进行化学蚀刻和表面清洗，有热氧化法生成SI02缓冲层减小后续中si3n4对晶圆的应力；
S2、NPCVD：NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉反应后的气体回收装置等所构成，其中中心部分为反应炉；
S3、涂敷光刻胶：光刻制造过程中，往往需采用20-30道光刻工序，现在技术主要采有紫外线为光源的光刻技术。光刻工序包括翻版图形掩膜制造，硅基片表面光刻胶的涂敷、预烘、曝光、显影、后烘、腐蚀、以及光刻胶去除等工序；
S4、显影：将显影液全面地喷在光刻胶上，或将曝光后的样片浸在显影液中几十秒钟，则正型光刻胶的曝光部分或负胶的未曝光部分被溶解。显影后的图形精度受显影液的浓度，温度以及显影的时间等影响。显影后用纯水清洗；
S5、腐蚀：经过上述工序后，以复制到光刻胶上的集成电路的图形作为掩模，对下层的材料进行腐蚀。腐蚀技术是利用化学腐蚀法把材料的某一部分去除的技术。腐蚀技术分为两大类：湿法腐蚀—进行腐蚀的化学物质是溶液；干法腐蚀一般称刻蚀进行的化学物质是气体；
S6、光刻胶的去除：经腐蚀完成图形复制以后，再用剥离液去除光刻胶，完成整个光刻工序，可以用无机溶液如硫酸或干式臭氧烧除法将光阻去除；
S7、退火处理：然后用HF去除SiO2干法氧化法生成一层SiO2层，LPCVD沉积一层氮化硅，此时P阱的表面因SiO2层的生长与刻蚀已低于N阱的表面水平面。这里的SiO2层和氮化硅的作用与前面一样。接下来的步骤是为了隔离区和栅极与晶面之间的隔离层。
S8、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层，湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区，热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜，作为栅极氧化层；
S9、LPCVD：沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。表面涂敷光阻，去除P阱区的光阻，注入砷(As)离子，形成NMOS的源漏极。用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。利用PECVD沉积一层无掺杂氧化层，保护元件，并进行退火处理。沉积掺杂硼磷的氧化层含有硼磷杂质的SiO2层，有较低的熔点，硼磷氧化层(BPSG)加热到800℃时会软化并有流动特性，可使晶圆表面初级平坦化。
综上所述：本发明提供的一种新型半导体线路制作工艺，与现有工艺相比，将IC做到半导体上是因为，半导体的特性，在现有的工艺条件下，可以实现电路的微小型，低功耗和高可靠度，制作工艺先进，能够有效提高企业的影响力，具有很好的推广价值。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种新型半导体线路制作工艺，其特征在于：包括如下步骤：
S1、表面清洗：晶圆表面附着着一层大约2微米的AL302和甘油混合保护液，在制作前必须进行化学蚀刻和表面清洗，有热氧化法生成SI02缓冲层减小后续中si3n4对晶圆的应力；
S2、NPCVD：NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉反应后的气体回收装置等所构成，其中中心部分为反应炉；
S3、涂敷光刻胶：光刻制造过程中，往往需采用20-30道光刻工序，现在技术主要采有紫外线为光源的光刻技术。光刻工序包括翻版图形掩膜制造，硅基片表面光刻胶的涂敷、预烘、曝光、显影、后烘、腐蚀、以及光刻胶去除等工序；
S4、显影：将显影液全面地喷在光刻胶上，或将曝光后的样片浸在显影液中几十秒钟，则正型光刻胶的曝光部分或负胶的未曝光部分被溶解。显影后的图形精度受显影液的浓度，温度以及显影的时间等影响。显影后用纯水清洗；
S5、腐蚀：经过上述工序后，以复制到光刻胶上的集成电路的图形作为掩模，对下层的材料进行腐蚀。腐蚀技术是利用化学腐蚀法把材料的某一部分去除的技术。腐蚀技术分为两大类：湿法腐蚀—进行腐蚀的化学物质是溶液；干法腐蚀一般称刻蚀进行的化学物质是气体；
S6、光刻胶的去除：经腐蚀完成图形复制以后，再用剥离液去除光刻胶，完成整个光刻工序，可以用无机溶液如硫酸或干式臭氧烧除法将光阻去除；
S7、退火处理：然后用HF去除SiO2干法氧化法生成一层SiO2层，LPCVD沉积一层氮化硅，此时P阱的表面因SiO2层的生长与刻蚀已低于N阱的表面水平面。这里的SiO2层和氮化硅的作用与前面一样。接下来的步骤是为了隔离区和栅极与晶面之间的隔离层。
S8、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层，湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区，热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜，作为栅极氧化层；
S9、LPCVD：沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。表面涂敷光阻，去除P阱区的光阻，注入砷(As)离子，形成NMOS的源漏极。用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。利用PECVD沉积一层无掺杂氧化层，保护元件，并进行退火处理。沉积掺杂硼磷的氧化层含有硼磷杂质的SiO2层，有较低的熔点，硼磷氧化层(BPSG)加热到800℃时会软化并有流动特性，可使晶圆表面初级平坦化。
2.根据权利要求1所述的一种新型半导体线路制作工艺，其特征在于：溅镀第一层金属：利用光刻技术留出金属接触洞，溅镀钛+氮化钛+铝+化钛等多层金属膜。离子刻蚀出布线结构并用PECVD在上面沉积一层SiO2介电质。并用SOG使表面平坦，加热去除SOG中的溶剂。然后再沉积一层介电质，为沉积第二层金属作准备。
3.根据权利要求1所述的一种新型半导体线路制作工艺，其特征在于：光刻技术定出VIA孔洞，沉积第二层金属，并刻蚀出连线结构。然后，用PECVD法氧化层和氮化硅保护层。光刻和离子刻蚀，定出PAD位置最后进行退火处理，以保证整个Chip的完整和连线的连接性。
CN201711437889.XA 2017-12-26 2017-12-26 一种新型半导体线路制作工艺 Pending CN109962008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711437889.XA CN109962008A (zh) 2017-12-26 2017-12-26 一种新型半导体线路制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711437889.XA CN109962008A (zh) 2017-12-26 2017-12-26 一种新型半导体线路制作工艺

Publications (1)

Publication Number Publication Date
CN109962008A true CN109962008A (zh) 2019-07-02

Family

ID=67022750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711437889.XA Pending CN109962008A (zh) 2017-12-26 2017-12-26 一种新型半导体线路制作工艺

Country Status (1)

Country Link
CN (1) CN109962008A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627831A (zh) * 2020-03-31 2020-09-04 山东职业学院 一种半导体芯片生产制备系统的加热结构
CN115424926A (zh) * 2022-09-26 2022-12-02 深圳安森德半导体有限公司 一种基于Trench结构的IGBT及IGBT制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199100A (zh) * 2013-04-13 2013-07-10 湘潭大学 一种单芯片集成用硅基复合增强型光电探测器的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199100A (zh) * 2013-04-13 2013-07-10 湘潭大学 一种单芯片集成用硅基复合增强型光电探测器的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴连勇: "浅沟槽隔离（STI）刻蚀工艺条件研究", 《硕士学位论文电子期刊》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627831A (zh) * 2020-03-31 2020-09-04 山东职业学院 一种半导体芯片生产制备系统的加热结构
CN111627831B (zh) * 2020-03-31 2023-06-16 山东职业学院 一种半导体芯片生产制备系统的加热结构
CN115424926A (zh) * 2022-09-26 2022-12-02 深圳安森德半导体有限公司 一种基于Trench结构的IGBT及IGBT制造方法
CN115424926B (zh) * 2022-09-26 2024-04-26 深圳安森德半导体有限公司 一种基于Trench结构的IGBT及IGBT制造方法

Similar Documents

Publication Publication Date Title
CN105359256B (zh) 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
CN105280476B (zh) 一种改善晶圆边缘产品良率的方法
JPH1041248A (ja) 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法
CN109962008A (zh) 一种新型半导体线路制作工艺
US20120115328A1 (en) Electroforming technique for mask formation
KR100262408B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100898649B1 (ko) Ｓｏｉ기판 및 그 제조방법
JP6130284B2 (ja) 光導波路の作製方法
CN108155144A (zh) 一种半导体器件的制作方法
JPH05109702A (ja) 半導体装置の製造方法
KR100244259B1 (ko) 반도체소자의 가드 링 형성방법
JP3551183B2 (ja) 半導体装置の製造方法
JP2003086572A (ja) 半導体装置のビットライン形成方法
KR100731069B1 (ko) 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법
US6509198B2 (en) Method of power IC inspection
KR101143620B1 (ko) 표면 거칠기를 개선할 수 있는 포토 마스크의 제조방법
KR20000020611A (ko) 반도체소자의 제조방법
JPS61216329A (ja) 半導体装置の製造方法
KR100685618B1 (ko) 반도체 소자의 제조 방법
JP2005236054A (ja) 半導体装置の製造方法
CN104037163B (zh) 利用复合介质导电膜实现SiC基片投影光刻标记的方法
KR0172553B1 (ko) 반도체 소자 제조방법
JP3653960B2 (ja) 半導体装置の製造方法
JPS6020901B2 (ja) 半導体装置の製造方法
JP2000260718A (ja) ポリシリコンｃｖｄ膜の成膜方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190702