CN109920757A - 一种提高化合物半导体器件可靠性能的背段工艺 - Google Patents

Abstract

本发明公开了一种提高化合物半导体器件可靠性能的背段工艺，在晶片完成正面制程以及背孔、背金层及阻挡层等步骤之后，使用异丙醇浸润阻挡层表面，然后涂布光刻胶，对光刻胶进行泛曝光，控制泛曝光时间至背孔之外的光刻胶完全曝光且至少部分背孔之内的光刻胶未完全曝光，显影去除完全曝光的光刻胶，蚀刻去除裸露的阻挡层之后去除背孔之内余下的光刻胶，从而留下位于背孔之内的阻挡层。本发明利用IPA浸润阻挡层的方法，使光刻胶可以均匀的涂布进孔内，不需要光罩版，利用泛曝光时间控制曝光胶厚，确保蚀刻后阻挡层金属只会在背孔内存在，相对传统工艺结构减小器件接地电阻，同时减少烧结孔隙率，提高器件的可靠性能。

Description

一种提高化合物半导体器件可靠性能的背段工艺

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种提高化合物半导体器件可靠性能的背段工艺。

背景技术

宽禁带化合物半导体材料，例如GaN特有的极化效应以及高电子饱和速度，使得GaN HEMT器件成为很有前景的微波功率器件之一。

射频功率器件在制作中为了降低寄生源极电感和改善器件散热性能，会采用衬底减薄、源极背孔和电镀背金的工艺。在封装时由于其良好的热导特性，一般采用金锡进行芯片的贴装。在现有工艺制程的器件工作过程中，锡焊料会从背孔渗透到器件正面，带来器件可靠性问题。

目前业界一般采用电镀背金后再溅镀一层金属作阻挡层，然后用光刻和蚀刻工艺将背孔外面的阻挡层去除，以在背孔内形成阻挡层。此工艺的缺点之一是需要额外一张光罩版，这既增加了成本又带来了工艺的复杂度。另外，由于背面光刻对准的要求以及现有光刻工艺精度的限制，此方法形成的金属阻挡层不仅存在于背孔内，背孔外面也会留有金属阻挡层，一方面会增加器件接地电阻，另一方面烧结时孔边缘孔隙率会比较大。因而，急需一种只在背孔内形成阻挡层的简单工艺以控制成本和提高器件性能。

发明内容

本发明的目的在于克服现有技术存在的不足，提供一种提高化合物半导体器件可靠性能的背段工艺。

为了实现以上目的，本发明的技术方案为：

一种提高化合物半导体器件可靠性能的背段工艺包括以下步骤：

1)提供已完成部分器件制程的化合物半导体晶片，所述晶片正面设有金属连线层，所述晶片具有贯穿正面和背面的背孔，所述背孔暴露所述金属连线层；

2)通过沉积工艺于所述晶片背面形成背金层；

3)通过沉积工艺于所述背金层表面形成阻挡层；

4)使用异丙醇浸润阻挡层表面，然后涂布光刻胶；

5)对光刻胶进行泛曝光，控制泛曝光时间至背孔之外的光刻胶完全曝光且至少部分背孔之内的光刻胶未完全曝光；

6)显影去除完全曝光的光刻胶；

7)蚀刻去除裸露的阻挡层；

8)去除背孔之内余下的光刻胶。

可选的，所述背金层的形成过程为：采用溅镀的方法于晶片背面形成种子层，然后采用电镀的方法于种子层上形成Au层；其中种子层的材料为TiW/Au或NiV/Au，Au层厚度为2μm～6μm。

可选的，所述阻挡层的材料为Ti、TiW、W、WN、WSi、WSiN、Ni或NiV。

可选的，所述阻挡层的厚度为100nm～200nm。

可选的，步骤4)中，所述光刻胶涂覆厚度为4μm～6μm。

可选的，所述泛曝光能量为1500mJ～2500mJ，时间为40s～60s。

可选的，所述晶片的厚度不少于30μm。

可选的，所述阻挡层的沉积工艺包括溅镀、电子束蒸发、电镀和化学镀。

可选的，所述化合物半导体晶片是GaN或SiC。

本发明的有益效果为：

1)本发明利用IPA浸润阻挡层的方法，使光刻胶可以均匀的涂布进背孔内，利用泛曝光时背孔内与晶片背部表面由于厚度差异具有焦距差的特性，通过泛曝光时间控制曝光胶厚，从而控制至少部分背孔内的光刻胶不被完全曝光，经过显影工艺后仍然留在背孔中，该部分光刻胶可以有效防止阻挡层被蚀刻，因而阻挡层金属只会在背孔内存在，相对传统工艺结构会减小器件接地电阻，同时会减少烧结孔隙率，提高器件的可靠性。

2)本发明的工艺不需要光罩版，对设备要求简单，可以降低背面工艺的复杂性、降低工艺成本，具有显著的性能提升和经济效益。

附图说明

图1为本发明的工艺流程图。

具体实施方式

以下结合附图和具体实施例对本发明做进一步解释。

参考图1，一种提高化合物半导体器件可靠性能的背段工艺包括以下步骤：

步骤1：提供已完成部分器件制程的化合物半导体晶片1，所述晶片1正面设有金属连线层2，所述晶片1具有贯穿正面和背面的背孔11，所述背孔11暴露所述金属连线层2。具体，晶片1可以是GaN或SiC晶片，完成器件正面工艺，包括器件隔离、欧姆接触、栅极金属、互联金属、最终钝化层等，从而正面设有金属连线层2；完成器件背面工艺，包括键合、减薄、通孔蚀刻等，从而具有贯穿正面和背面的背孔11。

步骤2：通过沉积工艺于所述晶片1背面形成背金层3。具体，背金层3的形成包括采用溅镀的方法于晶片1背面形成种子层31，然后采用电镀的方法于种子层31上形成Au层32；其中种子层31的材料为TiW/Au或NiV/Au等金属，Au层32厚度为2μm～6μm。从而，背金层3于背孔11内与金属连线层2物理接触以起到传导热量等作用。

步骤3：通过沉积工艺于所述背金层3表面形成阻挡层4。阻挡层4的材料为Ti、TiW、W、WN、WSi、WSiN、Ni、NiV等金属，厚度为100nm～200nm。阻挡层4的沉积工艺包括溅镀、电子束蒸发、电镀和化学镀等。

步骤4：使用异丙醇浸润阻挡层4表面，然后涂布光刻胶5。借由IPA(异丙醇)的浸润作用，光刻胶涂布时可以均匀的涂布进背孔11内并填满背孔11。光刻胶涂布的厚度为4μm～6μm。

步骤5：对光刻胶5进行泛曝光，泛曝光能量为1500mJ～2500mJ(例如2000mJ)，时间根据胶厚不同，控制在40s～60s。泛曝光即在无需光罩版的情况下，对光刻胶5全范围进行曝光，由于背孔11区域的光刻胶厚度与晶片背部表面的光刻胶厚度不同，可以通过控制泛曝光的时间控制曝光胶厚至晶片背部表面的光刻胶完全被曝光而背孔11内部分厚度的光刻胶不完全被曝光。进一步，晶片1的厚度不少于30μm以确保背孔11内外具有足够的光刻胶厚度差，从而确保曝光差异效果。

步骤6：采用显影液去除被完全曝光的光刻胶，从而留下位于背孔11内未被完全曝光的光刻胶5’。

步骤7：蚀刻去除裸露的阻挡层，从而留下位于背孔11内被光刻胶5’覆盖的部分阻挡层4’。蚀刻方法包括湿法腐蚀、干法刻蚀或者湿法和干法相结合等方式，举例来说，可采用SF6基气体进行干法蚀刻。

步骤8：使用有机溶液去除背孔11之内余下的光刻胶5’。

上述实施例仅用来进一步说明本发明的一种提高化合物半导体器件可靠性能的背段工艺，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (9)

1.一种提高化合物半导体器件可靠性能的背段工艺，其特征在于包括以下步骤：

1)提供已完成部分器件制程的化合物半导体晶片，所述晶片正面设有金属连线层，所述晶片具有贯穿正面和背面的背孔，所述背孔暴露所述金属连线层；

2)通过沉积工艺于所述晶片背面形成背金层；

3)通过沉积工艺于所述背金层表面形成阻挡层；

4)使用异丙醇浸润阻挡层表面，然后涂布光刻胶；

5)对光刻胶进行泛曝光，控制泛曝光时间至背孔之外的光刻胶完全曝光且至少部分背孔之内的光刻胶未完全曝光；

6)显影去除完全曝光的光刻胶；

7)蚀刻去除裸露的阻挡层；

8)去除背孔之内余下的光刻胶。

2.根据权利要求1所述的背段工艺，其特征在于：所述背金层的形成过程为：采用溅镀的方法于晶片背面形成种子层，然后采用电镀的方法于种子层上形成Au层；其中种子层的材料为TiW/Au或NiV/Au，Au层厚度为2μm～6μm。

3.根据权利要求1所述的背段工艺，其特征在于：所述阻挡层的材料为Ti、TiW、W、WN、WSi、WSiN、Ni或NiV。

4.根据权利要求1或3所述的背段工艺，其特征在于：所述阻挡层的厚度为100nm～200nm。

5.根据权利要求1所述的背段工艺，其特征在于：步骤4)中，所述光刻胶涂覆厚度为4μm～6μm。

6.根据权利要求5所述的背段工艺，其特征在于：所述泛曝光能量为1500mJ～2500mJ，时间为40s～60s。

7.根据权利要求1所述的背段工艺，其特征在于：所述晶片的厚度不少于30μm。

8.根据权利要求1或3所述的背段工艺，其特征在于：所述阻挡层的沉积工艺包括溅镀、电子束蒸发、电镀和化学镀。

9.根据权利要求1所述的背段工艺，其特征在于：所述化合物半导体晶片是GaN或SiC。