CN109904091A - 晶圆测试结构、晶圆以及晶圆的测试方法 - Google Patents

Abstract

本申请公开了一种晶圆测试结构、晶圆以及晶圆的测试方法。该方法包括：在晶圆的划片槽中设置多个焊垫；在晶圆的划片槽中设置至少一个测试单元，包括第一测试器件与第二测试器件；以及测试第一测试器件或第二测试器件，其中，在对第一测试器件进行测试时，第一测试器件与相应的焊垫连接，在对第二测试器件进行测试时，第二测试器件与相应的焊垫连接。该方法通过对不同的测试器件进行测试时，选择性的将第一测试器件和第二测试器件与相应的焊垫连接，解决了划片槽中焊垫数量不充足的问题。

Description

晶圆测试结构、晶圆以及晶圆的测试方法

技术领域

本发明涉及存储器技术，更具体地，涉及一种晶圆测试结构、晶圆以及晶圆的测试方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

由于3D存储器件等半导体产品是在晶圆(wafer)上制作的，为了在生产过程中及时了解晶圆的良品率，需要对制作器件时的工艺流程(process)以及器件结构进行监控(monitor)，在现有技术中可以通过位于晶圆划片槽(scribe line)的测试单元(test key)以及焊垫(pad)达到监控的目的。

然而，随着半导体工艺的提升，半导体器件的尺寸缩小，不仅同一晶圆上形成的器件增多、划片槽的面积减小，而且器件的层数也会数越来越多，需要进行监控的工艺流程与器件结构也随之增多，因此，划片槽中焊垫数量不能达到满足所有监控的需求，一些重要的测试单元得不到测试，导致不能对工艺流程与器件结构进行有效的监控，从而不能快速发现、解决工艺流程与器件结构中产生的问题，影响器件的良率。

发明内容

本发明的目的是提供一种晶圆测试结构、晶圆以及晶圆的测试方法，通过对不同的测试器件进行测试时，选择性的将不同测试器件与相应的焊垫连接，解决了划片槽中焊垫数量不充足的问题。

根据本发明的第一方面，提供一种晶圆测试结构，包括：在所述晶圆的划片槽中设置多个焊垫；在所述晶圆的划片槽中设置至少一个测试单元，包括N个测试器件；以及测试所述N个测试器件，其中，在对所述N个测试器件进行测试时，所述N个测试器件分别与对应的所述多个焊垫连接，其中，N为自然数。

优选地，测试第M测试器件的步骤包括：形成第M连接线，用于连接所述第M测试器件与对应的所述焊垫；其中，M为不大于N的自然数。

优选地，形成第M连接线的步骤包括：在所述晶圆上形成第M掩膜层；以及经由所述第M掩膜层形成第M连接线，用于连接所述第M测试器件与对应的所述焊垫。

优选地，所述N个测试器件包括两端器件以及四端器件中的一种或组合，所述焊垫的数量至少与所述N个测试器件端数匹配。

根据本发明的第二方面，提供一种晶圆，包括：多个焊垫，位于晶圆的划片槽中；以及至少一个测试单元，位于所述晶圆的划片槽中，所述至少一个测试单元包括N个测试器件，其中，在对所述N个测试器件进行测试时，所述N个测试器件分别与对应的所述多个焊垫连接，其中，N为自然数。

优选地，所述晶圆测试结构还包括第M连接线，用于连接所述第M测试器件与对应的所述焊垫；其中，M为不大于N的自然数。

优选地，所述N个测试器件包括两端器件以及四端器件中的一种或组合，所述焊垫的数量至少与所述N个测试器件端数匹配。

根据本发明的第三方面，提供一种晶圆的测试方法，包括：多个半导体器件，所述多个半导体器件呈阵列排布；多个划片槽，分别位于每个所述半导体器件之间，以分隔每个所述半导体器件；多个焊垫，位于所述多个划片槽中；以及至少一个测试单元，位于所述晶圆的划片槽中，所述至少一个测试单元包括N个测试器件，其中，在对所述N个测试器件进行测试时，所述N个测试器件分别与对应的所述多个焊垫连接，其中，N为自然数。

优选地，所述晶圆测试结构还包括第M连接线，用于连接所述第M测试器件与对应的所述焊垫，其中，M为不大于N的自然数。

优选地，所述N个测试器件包括两端器件以及四端器件中的一种或组合，所述焊垫的数量至少与所述N个测试器件端数匹配。

根据本发明实施例提供的晶圆测试结构、晶圆以及晶圆的测试方法，通过在晶圆的划片槽中设置多个焊垫以及至少一个包括N个测试器件的测试单元，在对不同测试器件进行测试时，选择性的将不同测试器件与相应的焊垫连接，从而完成对不同测试器件的监控，与现有技术相比，本发明实施例的晶圆测试结构、晶圆以及晶圆的测试方法解决了划片槽中焊垫数量不充足的问题。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出了本发明实施例的晶圆结构示意图。

图2示出了本发明实施例的晶圆测试结构测试第一器件的示意图。

图3示出了本发明实施例的晶圆测试结构测试第二器件的示意图。

图4示出了本发明实施例的晶圆测试方法的流程图。

图5示出了现有技术的晶圆测试结构测试第一器件与第二器件的示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

图1示出了本发明实施例的晶圆结构示意图。

如图1所示，本发明实施例的晶圆结构100包括多个半导体器件110、多个划片槽120、包括多个焊垫与至少一个测试单元的晶圆测试结构、经由第一掩膜层形成的第一连接线以及经由第二掩膜层形成的第二连接线。

多个半导体器件110呈阵列排布，多个划片槽120分别位于每个半导体器件110之间，以分隔每个半导体器件110。

图2示出了本发明实施例的晶圆测试结构测试第一器件的示意图，图3示出了本发明实施例的晶圆测试结构测试第二器件的示意图。

如图2、图3所示，多个测试单元与多个焊垫位于多个划片槽120中，其中，在图2、图3中仅示出了第一焊垫131、第五焊垫135以及第九焊垫139。本实施例中，测试单元包括第一测试器件141与第二测试器件142，在对第一测试器141件进行测试时，第一测试器件141通过第一连接线与相应的焊垫连接，在对第二测试器件142进行测试时，第二测试器件142通过第二连接线与相应的焊垫连接，其中，第一测试器件141与第二测试器件142均为四端器件，例如场效应晶体管，四端分别为源极、漏极、栅极以及基极。在其他实施例中，测试单元包括多个测试器件，在对每个测试器件进行测试时，通过连接线分别于对应的焊垫连接。

然而本发明实施例并不限与此，本领域技术人员可以根据需要对焊垫的数量、测试器件的数量和种类进行其他设置。

图4示出了本发明实施例的晶圆测试方法的流程图，下面将结合图2至图4对本发明实施例的晶圆的测试方法进行详细的描述。

在步骤S01中，在晶圆的划片槽中设置多个焊垫。在该步骤中，需要根据测试单元中第一测试器件141与第二测试器件142的种类与个数确定一个划片槽中焊垫的数量。例如，当第一测试器件141与第二测试器件142均为四端器件，并且第一测试器件141与第二测试器件142均为12个时，一个划片槽中焊垫的数量可以根据第一测试器件141或第二测试器件142所需要的的焊垫的数量确定，例如不小于48个。

在一些其他实施例中，第一测试器件141与第二测试器件142的端数不同，一个划片槽中焊垫的数量可以根据两类器件中需要焊垫数量最多的一个确定，例如第一测试器件141与第二测试器件142中的一个为两端器件，另一个为四端器件，在第一测试器件141与第二测试器件142均为12个时，一个划片槽中焊垫的数量可以根据四端器件所需要的焊垫的数量确定，例如不小于48个，其中两端器件包括电阻和/或电容。

在另一些其他实施例中，第一测试器件141与第二测试器件142均为两端器件，确定焊垫数量的方法与上述实施例类似，此处不再赘述。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一测试器件141与第二测试器件142的种类、数量进行其他设置。

在步骤S02中，在晶圆的划片槽中设置至少一个测试单元。在该步骤中，将包括第一测试器件141与第二测试器件142的多个测试单元分别设置在晶圆的划片槽102中，每个第一测试器件141与第二测试器件142均具有独立完整的后段金属连线，分别对应半导体器件110的需要监控的工艺或结构。

在其他实施例中，步骤S01与步骤S02的顺序可以调换，测试单元与焊垫也可以在同一步骤中形成。

在步骤S03中，测试第一器件或第二测试器件。在该步骤中，在第一器件141与第二测试器件142中选择需要进行测试的器件，在对第一测试器141件进行测试时，需要先在晶圆上形成第一掩膜层，之后经由第一掩膜层形成第一连接线，用于将第一测试器件141的每一端分别与对应的焊垫连接，如图2所示，经由第一掩膜层形成第一连接线将三个第一测试器件141的源极分别与第一焊垫131、第五焊垫135以及第九焊垫139连接，漏极分别与第二焊垫、第六焊垫以及第十焊垫连接，栅极分别与第三焊垫、第七焊垫以及第十一焊垫连接，基极分别与第四焊垫、第八焊垫以及第十二焊垫连接。

在对第二测试器142件进行测试时，需要先在晶圆上形成第二掩膜层，之后经由第二掩膜层形成第二连接线，用于将第二测试器件142的每一端分别与对应的焊垫连接，如图3所示，经由第二掩膜层形成第二连接线将三个第一测试器件141的源极分别与第一焊垫131、第五焊垫135以及第九焊垫139连接，漏极分别与第二焊垫、第六焊垫以及第十焊垫连接，栅极分别与第三焊垫、第七焊垫以及第十一焊垫连接，基极分别与第四焊垫、第八焊垫以及第十二焊垫连接。

在本实施例中，第一连接线与第二连接线的材料包括金属铝/钨/铜等。

图5示出了现有技术的晶圆测试结构测试第一器件与第二器件的示意图。

如图5所示，在用于分隔半导体器件11的划片槽12中，设置了多个焊垫、第一测试器件14a以及第二测试器件14b。其中，仅示出了第一焊垫101至第八焊垫108。

第一测试器件14a的源极与第一焊垫101相连、漏极与第二焊垫102相连、栅极与第三焊垫103相连、基极与第四焊垫104相连，第二测试器件14b的源极与第五焊垫105相连、漏极与第六焊垫106相连、栅极与第七焊垫107相连、基极与第八焊垫108相连。通过多个焊垫分别对第一测试器件14a与第二测试器件14b进行测试。

由于划片槽的面积有限，而需要进行监控的工艺流程与器件结构却很多，因此，划片槽中焊垫数量不能达到需求，一些重要的测试单元得不到测试，导致不能对工艺流程与器件结构进行有效的监控，从而不能快速发现、解决工艺流程与器件结构中产生的问题，影响器件的良率。

但是根据本发明实施例的晶圆测试结构、晶圆以及晶圆的测试方法，通过不同的掩膜层实现不同的测试器件与对应的焊垫连接从而使得更多的测试器件得到测试，从而达到提高测试灵活性的目的。

在对第一测试器件进行测试时，第一测试器件与相应的焊垫连接，在对第二测试器件进行测试时，第二测试器件与相应的焊垫连接，从而完成对第一测试器件或第二测试器件的监控，与现有技术相比，本发明实施例的晶圆测试结构、晶圆以及晶圆的测试方法通过对不同的测试器件进行测试时，选择性的将第一测试器件和第二测试器件与相应的焊垫连接，解决了划片槽中焊垫数量不充足的问题。

在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (10)

1.一种晶圆的测试方法，其特征在于，所述测试方法包括：

在所述晶圆的划片槽中设置多个焊垫；

在所述晶圆的划片槽中设置至少一个测试单元，包括N个测试器件；以及

测试所述N个测试器件，

其中，在对所述N个测试器件进行测试时，所述N个测试器件分别与对应的所述多个焊垫连接，其中，N为自然数。

2.根据权利要求1所述的测试方法，其特征在于，测试第M测试器件的步骤包括：

形成第M连接线，用于连接所述第M测试器件与对应的所述焊垫；其中，M为不大于N的自然数。

3.根据权利要求2所述的测试方法，其特征在于，形成第M连接线的步骤包括：

在所述晶圆上形成第M掩膜层；以及

经由所述第M掩膜层形成第M连接线，用于连接所述第M测试器件与对应的所述焊垫。

4.根据权利要求1-3任一所述的测试方法，其特征在于，所述N个测试器件包括两端器件以及四端器件中的一种或组合，

所述焊垫的数量至少与所述N个测试器件端数匹配。

5.一种晶圆测试结构，其特征在于，所述晶圆测试结构包括：

多个焊垫，位于晶圆的划片槽中；以及

至少一个测试单元，位于所述晶圆的划片槽中，所述至少一个测试单元包括N个测试器件，

其中，在对所述N个测试器件进行测试时，所述N个测试器件分别与对应的所述多个焊垫连接，其中，N为自然数。

6.根据权利要求5所述的测试结构，其特征在于，所述晶圆测试结构还包括第M连接线，用于连接所述第M测试器件与对应的所述焊垫；其中，M为不大于N的自然数。

7.根据权利要求5或6所述的测试结构，其特征在于，所述N个测试器件包括两端器件以及四端器件中的一种或组合，

所述焊垫的数量至少与所述N个测试器件端数匹配。

8.一种晶圆，其特征在于，所述晶圆包括：

多个半导体器件，所述多个半导体器件呈阵列排布；

多个划片槽，分别位于每个所述半导体器件之间，以分隔每个所述半导体器件；

多个焊垫，位于所述多个划片槽中；以及

至少一个测试单元，位于所述晶圆的划片槽中，所述至少一个测试单元包括N个测试器件，

其中，在对所述N个测试器件进行测试时，所述N个测试器件分别与对应的所述多个焊垫连接，其中，N为自然数。

9.根据权利要求8所述的晶圆，其特征在于，所述晶圆测试结构还包括第M连接线，用于连接所述第M测试器件与对应的所述焊垫，其中，M为不大于N的自然数。

10.根据权利要求9所述的晶圆，其特征在于，所述N个测试器件包括两端器件以及四端器件中的一种或组合，

所述焊垫的数量至少与所述N个测试器件端数匹配。