DE102012108116A1

DE102012108116A1 - Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung

Info

Publication number: DE102012108116A1
Application number: DE102012108116A
Authority: DE
Inventors: Ming Xue
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-08-31
Filing date: 2012-08-31
Publication date: 2013-05-16
Anticipated expiration: 2032-09-01
Also published as: CN102967790A; DE102012108116B4; US20130049792A1; CN102967790B; US8933722B2

Abstract

Eine Messvorrichtung wird bereitgestellt: die Messvorrichtung enthaltend: eine Energieversorgung, zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; einen Chipanordnungsempfangsabschnitt, eingerichtet zum Empfangen einer Chipanordnung, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; einen Detektionsabschnitt enthaltend: eine Platte; einen Detektionsschaltkreis, gekoppelt mit der Platte und eingerichtet zum Detektieren eines elektrischen Signals von der Platte; wobei die Platte eingerichtet ist so, dass sie mindestens einen Teil der Chipanordnung abdeckt; und wobei mindestens eine Chip-Träger-Verbindung in elektrischer Verbindung mit der Platte ist.

Description

Verschiedene Ausführungsformen betreffen allgemein eine Messvorrichtung und ein Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung.
Defekte in elektrischen Verbindungen, beispielsweise fehlerhafte Verbindungen zwischen einem Leadframe und einem Bonddraht, sind nicht leicht erkennbar durch konventionelle Röntgenstrahlen, Automatische-Test-Ausstattung-Testen (ATE-Testen; ATE: Automatic Test Equipment), und existierende vektorlose Testmessvorrichtungen. Röntgenstrahldetektionssystem für fehlerhafte elektrische Verbindungen leiden unter einer niedrigen Detektionsfähigkeit und sehr langsamem Durchsatz. Daher können fehlerhafte Verbindungen unerkannt bleiben, und weiter kann nur eine Beispielsauswahl von elektrischen Verbindungen getestet werden. Röntgenstrahlendetektionssysteme werden hauptsächlich verwendet für einfache Drahtbondpackungen, und der Test basiert auf zufälliger Auswahl (englisch: random sampling) von elektrischen Verbindungen. Röntgenstrahlinspektionssysteme werden zunehmend komplex und teuer für Packungen mit einer hohen Anzahl von Pins, beispielsweise QFP80 und darüber.
Momentane ATE-Testsysteme können nicht „Nahezu-Kurzschluss”-Drähte detektieren. Mit „Nahezu-Kurzschluss”-Drähte können Drähte bezeichnet werden, welche nicht in direktem physikalischen Kontakt miteinander stehen, die jedoch in sehr kleinem Abstand zueinander sein können. „Nahezu-Kurzschluss”-Drähte, welche zu nahe zueinander sind, können auch zu elektrischen Fehlern führen, obwohl sie nicht in physikalischem Kontakt miteinander sind. Beispiele von Anomalien von Verbindungen enthalten Nahezu-Kurzschluss-Drähte, Nahezu-Kurzschluss-Anschlüsse, vertikal versetzte Drähte, vertikal durchhängende Drähte, Schlaufendrähte (oder Schleifendrähte; englisch: sweep wire) und horizontal versetzte Drähte. Die Erkennung von Anomalien unter Verwendung von stand-alone (englisch für: einzeln) elektrischem Testen ist nicht möglich mit den momentanen Testverfahren.
Verschiedene Ausführungsformen stellen eine Messvorrichtung bereit enthaltend: eine Energieversorgung, eingerichtet zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; einen Chipanordnungsempfangsabschnitt, eingerichtet zum Empfangen einer Chipanordnung, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; einen Detektionsabschnitt enthaltend eine Platte; einen Detektionsschaltkreis, gekoppelt mit der Platte und eingerichtet zum Detektieren eines elektrischen Signals von der Platte; wobei die Platte eingerichtet ist so, dass sie mindestens einen Teil von der Chipanordnung abdeckt; und wobei mindestens eine Chip-zu-Chip-Träger-Verbindung in elektrischer Verbindung mit der Platte ist.
In verschiedenen Ausführungsbeispielen wird eine Messvorrichtung bereitgestellt, enthaltend: eine Energieversorgung, eingerichtet zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; einen Chipanordnungsempfangsabschnitt, eingerichtet zum Empfangen einer Chipanordnung, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; einen Detektionsabschnitt, enthaltend: eine Platte; einen Detektionsschaltkreis, gekoppelt mit der Platte und eingerichtet zum Detektieren eines elektrischen Signals von der Platte; wobei die Platte eingerichtet ist so, dass sie mindestens einen Teil der Chipanordnung abdeckt; und wobei die mindestens eine Chip-Träger-Verbindung in elektrischer Verbindung mit der Platte ist.
In einer Ausgestaltung kann die Energieversorgung enthalten eine AC-Signalquelle, eingerichtet zum Versorgen eines Chips mit einem AC-Elektrischen-Signal.
In einer Ausgestaltung kann die Platte eingerichtet sein so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen abdeckt.
In einer Ausgestaltung kann der Chip einen Halbleiterchip enthalten.
In einer Ausgestaltung kann jede Chip-zu-Chip-Träger-Verbindung enthalten eine Chip-Träger-Verbindung, verbunden mit dem Chip über eine Chip-Verbindung.
In einer Ausgestaltung kann die Chip-Träger-Verbindung enthalten mindestens einen Teil von einem oder mehreren aus der folgenden Gruppe von Chip-Träger-Verbindungen, die Gruppe bestehend aus: einem Leadframe, einer elektrisch leitenden Leitung, einer Metallleitung in einem Substrat, einem elektrisch leitfähigen Draht, einem Drahtbond, einem Flip-Chip-Bump, einem Durch-Silizium-Via TSV, einem Durch-Form-Via TMV, einer Chip-Packung-Verbindung.
In einer Ausgestaltung kann die Chip-Verbindung enthalten ein elektrisch leitfähiges Material.
In einer Ausgestaltung kann die mindestens eine Chip-Träger-Verbindung mit der Platte kurzgeschlossen ist.
In einer Ausgestaltung kann die Energieversorgung eingerichtet sein zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer ersten Chip-Verbindung und einer ersten Chip-Träger-Verbindung und die mindestens eine weitere Chip-Träger-Verbindung kann mit der Platte verbunden sein.
In einer Ausgestaltung kann der Detektionsschaltkreis eingerichtet sein zum Detektieren mindestens eines von einer Gruppe von Signalen bestehend aus dem Folgenden: kapazitive Impedanz zwischen der Chipanordnung und der Platte, kapazitive Impedanz zwischen dem Chip und der Platte, kapazitive Impedanz zwischen der Chip-Verbindung und der Platte, kapazitive Impedanz zwischen der Träger-Verbindung und der Platte, Kopplungskapazität zwischen zwei benachbarten Chip-Träger-Verbindungen, und Kopplungskapazität zwischen zwei benachbarten Chip-Verbindungen.
In einer Ausgestaltung kann die Platte eingerichtet sein so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen abdeckt, und so, dass mindestens ein Teil des Chips und des Chip-Trägers durch die Platte unbedeckt sind.
In einer Ausgestaltung kann die Platte eingerichtet sein, ein Material oder mehrere der Materialien aus der folgenden Gruppe von Materialien zu enthalten, die Gruppe bestehend aus: Au, Cu, Ag, Al, Ti, Fe, Ni, Messingstahl, V2A-Stahl, NiP, CuAu, CuAg, CuNi.
In einer Ausgestaltung kann die Platte enthalten eines oder mehreres aus der folgenden Gruppe von Platten, die Gruppe bestehend aus: einer zweidimensionalen Platte, einer dreidimensionalen Platte, einer Platte mit einem entfernten zentralen Abschnitt, einer rechteckigen Ringplatte und einer kreisförmigen Ringplatte.
In einer Ausgestaltung kann die Messvorrichtung ferner enthalten eine obere Abschirmungsplatte, gebildet zwischen der Chipanordnung und der Platte.
In einer Ausgestaltung kann die obere Abschirmungsplatte eingerichtet sein so, dass sie mindestens einen Teil des Chips, des Chip-Trägers und der Chip-zu-Chip-Träger-Verbindung von der Platte abschirmt, und so, dass mindestens ein Teilbereich des Chips, des Chip-Trägers und der Chip-Träger-Verbindung nicht von der Platte durch die obere Abschirmungsplatte abgeschirmt ist.
In einer Ausgestaltung kann die obere Abschirmungsplatte eingerichtet sein so, dass sie mindestens einen Teil des Chips und der Chip-Träger-Verbindung von der Platte abschirmt, und so, dass die Chip-Verbindung nicht von der Platte durch die obere Abschirmungsplatte abgeschirmt ist.
In einer Ausgestaltung kann die obere Abschirmungsplatte ein elektrisch leitfähiges Material enthalten.
In einer Ausgestaltung kann die Messvorrichtung ferner enthalten eine untere Abschirmungsplatte, gebildet auf der gegenüberliegenden Seite der Chipanordnung von der Prüfplatte.
In einer Ausgestaltung kann die untere Abschirmungsplatte so eingerichtet sein, dass sie auf der gegenüberliegenden Seite einer Chip-Verbindung von der Prüfplatte angeordnet ist.
In einer Ausgestaltung kann die untere Abschirmungsplatte ein elektrisch leitfähiges Material enthalten.
In einer Ausgestaltung kann die mindestens eine Chip-Träger-Verbindung in elektrischem Kontakt mit der Platte sein über einen elektrisch leitfähigen Draht.
In einer Ausgestaltung kann die Messvorrichtung ferner enthalten einen Multiplexerschaltkreis zum Auswählen elektrischer Signale von der Platte.
In einer Ausgestaltung kann die Messvorrichtung ferner enthalten einen Verarbeitungsschaltkreis zum Verarbeiten von einem durch den Detektionsschaltkreis detektierten elektrischen Signal oder mehreren durch den Detektionsschaltkreis detektierten elektrischen Signalen.
In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung bereitgestellt, das Verfahren enthalten: Einrichten einer Energieversorgung zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; Empfangen einer Chipanordnung durch einen Chipanordnungsempfangsabschnitt, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; Verwenden eines Detektionsabschnitts, enthaltend eine Platte und einen Detektionsschaltkreis, gekoppelt mit der Platte, zum Detektieren eines elektrischen Signals von der Platte, während mindestens ein Teil der Chipanordnung mit der Platte abgedeckt wird; und elektrisch Verbinden einer Chip-Träger-Verbindung mit der Platte.
In den Zeichnungen beziehen sich im Allgemeinen gleiche Bezugszeichen auf die gleichen Teile über die verschiedenen Ansichten hinweg. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu; Wert wird stattdessen im Allgemeinen auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung beschrieben unter Bezugnahme auf die folgenden Zeichnungen, in denen:
1A, 1B, 1C, 1C und 1D eine Messvorrichtung gemäß einer Ausführungsform zeigen;
2A und 2B eine Messvorrichtung gemäß einer Ausführungsform zeigen;
3 eine Messvorrichtung gemäß einer Ausführungsform zeigt;
4 eine Messvorrichtung gemäß einer Ausführungsform zeigt;
5 eine Messvorrichtung gemäß einer Ausführungsform zeigt;
6 eine Messvorrichtung gemäß einer Ausführungsform zeigt;
7A und 7B einen äquivalenten Schaltkreis von repräsentativen Kapazitäten unter Verwendung von Abschirmung durch Erden in einer Messvorrichtung gemäß einer Ausführungsform zeigen;
8A einen äquivalenten Schaltkreis von repräsentativen Kapazitäten unter Verwendung von Abschirmung durch Verbindung mit Masse in einer Messvorrichtung gemäß einer Ausführungsform zeigt;
8B einen äquivalenten Schaltkreis von repräsentativen Kapazitäten unter Verwendung von Abschirmung durch Verbindung mit der Platte in einer Messvorrichtung gemäß einer Ausführungsform zeigt;
9A und 9B Röntgenstrahlen-erkannte Fehler in vermessenen Vorrichtungen zeigt;
9C eine Messung unter Verwendung einer Messvorrichtung gemäß einer Ausführungsform zeigt.
10 ein Verfahren zum Messen einer Chip-zu-Chip-Verbindung unter Verwendung einer Messvorrichtung gemäß einer Ausführungsform zeigt; und
11 eine Computeranordnung eingerichtet zum Ausführen von Befehlen zum Messen einer Chip-zu-Chip-Träger-Verbindung zeigt;
Die folgende detaillierte Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, welche zur Erläuterung spezifische Details und Ausführungsformen zeigen, in welchem die Erfindung praktiziert werden kann.
Das Wort „beispielhaft” wird hierin verwendet mit der Bedeutung „als ein Beispiel, Fall oder Veranschaulichung dienend”. Jede Ausführungsform oder Ausgestaltung, die hierin als „beispielhaft” beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen auszulegen.
Vektorloses Testen, beispielsweise die VTEP (Vector-less Test Enhanced Performance; deutsch: vektorloser Test verbesserter Leistung) Technologie von Agilent^TM Technologies werden verwendet für PCBA-Prozesse (wobei PCBA für Printed Circuit Board Assembly; deutsch: Bestücken von gedruckten Leiterplatten). Existierendes vektorloses Testen hat ungenügend hohe Detektionsfähigkeiten um kleine Anomalien zu testen, und ist daher geeignet zum hauptsächlich Erkennen von großen Defekten, beispielsweise einer defekten Lötstelle in einer gedruckten Leiterplatte, beispielsweise ein klarer Leerlauf in einer gedruckten Leiterplatte, beispielsweise eine große vertikale Anschlussverschiebung in Leadframes. Jedoch können kleinere Anomalien, beinahe-kurzgeschlossene Drähte, Beinahe Kurzschlüsse, vertikal versetzte Drähte, vertikal durchhängende Drähte, Schleifendrähte und horizontal versetzte Drähte nicht mit ausreichender Sensitivität erkennbar sein.
1A zeigt eine Messvorrichtung 100 gemäß einer Ausführungsform. Die Messvorrichtung 100 kann enthalten eine Energiequelle 102, beispielsweise eine AC-Signalquelle, eingerichtet zum Versorgen eines Chips 104 (welcher auch als „bare die” (englisch für „bloßer Chip”) bezeichnet werden kann) mit elektrischer Energie, beispielsweise einem elektrischen Signal, beispielsweise einem AC-Quellen-Signal, über mindestens eines von einer Chip-Verbindung 106 und einer Chip-Träger-Verbindung 108; einen Chipanordnungsempfangsabschnitt 112, eingerichtet zum Empfangen einer Chipanordnung 114, die Chipanordnung 114, beispielsweise eine zu testende Vorrichtung, enthaltend einen Chip 104 und einen Chip-Träger 116, verbunden mit dem Chip 104 über eine Chip-zu-Chip-Träger-Verbindung 118 oder mehrere Chip-zu-Chip-Träger-Verbindungen 118; einen Detektionsabschnitt 122 enthaltend eine Platte 124, eingerichtet zum Abdecken mindestens eines Teils der Chipanordnung 114 und einen Detektionsschaltkreis 126, gekoppelt mit der Platte 124 und eingerichtet zum Detektieren eines elektrischen Signals von der Platte 124.
Ein Detektionsabschnitt 122 enthaltend den Detektionsschaltkreis 126 ist in der Illustration 110 von 1B gezeigt.
Der Chip 104 kann einen Halbleiterchip enthalten, beispielsweise einen Siliziumchip, beispielsweise eine Mikrocontrollervorrichtung. Jede Chip-zu-Chip-Träger-Verbindung 118 kann enthalten eine Chip-Träger-Verbindung 108, verbunden mit dem Chip 104 über eine Chip-Verbindung 106, beispielsweise kann die Chip-zu-Chip-Träger-Verbindung 118a eine Chip-Träger-Verbindung 108a verbunden mit dem Chip 104 über eine Chip-Verbindung 106a, enthalten, beispielsweise kann die Chip-zu-Chip-Träger-Verbindung 118b eine Chip-Träger-Verbindung 108b, verbunden mit dem Chip 104 über eine Chip-Verbindung 106b, enthalten. Die Chip-Verbindung 106 kann einen Bonddraht enthalten. Die Chip-Verbindung 106 kann ein elektrisch leitfähiges Material enthalten. Die Chip-Träger-Verbindung 108 kann einen Teil eines Leadframes enthalten. Die Chip-Träger-Verbindung 108 kann einen Leadframefinger enthalten. Die Chip-Träger-Verbindung 108 kann einen Leadframepin enthalten. Die Chip-Träger-Verbindung 108 kann ein elektrisch leitfähiges Material enthalten. Die Chip-Träger-Verbindung 108 kann mindestens einen Teil von einem oder mehreren aus der folgenden Gruppe von Chip-Träger-Verbindungen enthalten, die Gruppe bestehend aus: einem Leadframe, einer elektrisch leitenden Leitung (englisch: electrically conductive trace), einer Metallleitung in einem Substrat, einem elektrisch leitfähigen Draht, einem Drahtbond, einem Flip-Chip-Bump, einem Durch-Silizium-Via TSV, einem Durch-Form-Via (englisch: through-mold via) TMV, einer Chip-Packung-Verbindung. Die Chipanordnung 114 kann eine Mehrzahl von Chip-Träger-Verbindungen 108, 108a, 108b enthalten, beispielsweise eine Mehrzahl von Leadframefingern, die einen Teil eines Leadframes bilden. Beispielsweise kann ein 144-Pin-Leadframegehäuse 144 Leadframefinger enthalten.
Die Chipanordnung 114 kann enthalten einen Chip 104 und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen 118, 118a, 118b, 118c. Die Messvorrichtung 100 kann eingerichtet sein zum Ermitteln des Zustands jeder der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen 118, 118a, 118b, 118c. Die Messvorrichtung 100 kann eingerichtet sein zum Messen eines Kapazitätswerts, der in einer Region, die die Chip-zu-Chip-Verbindung 118 umgibt, induziert wird. Eine Abweichung in einem Kapazitätswert der Chip-zu-Chip-Träger-Verbindung 118 kann eine schlechte Qualität zwischen der Chip-Verbindung 106 und Chip-Träger-Verbindung 108, welche die Chip-zu-Chip-Träger-Verbindung 118 bildet, anzeigen. Eine Abweichung in einem Kapazitätswert der Chip-zu-Chip-Träger-Verbindung 118 kann eine Anomalie, beispielsweise Krümmung, beispielsweise vertikales Durchhängen der Chip-Verbindung 106 anzeigen. Eine Abweichung in einem Kapazitätswert der Chip-zu-Chip-Träger-Verbindung 118 kann eine Anomalie, beispielsweise ein Biegen oder Durchbiegen der Chip-Träger-Verbindung 108 anzeigen.
Der Chip-Träger 116 kann eine gedruckte Leiterplatte enthalten. Die Energieversorgung 102 kann eine AC-Stromquelle enthalten.
Wie in 1B gezeigt kann ein Detektionsabschnitt 122 der Messvorrichtung 100 eine Pufferanordnung 128 enthalten, beispielsweise eine Niedrig-Rauschen-Puffer-Anordnung, in elektrischer Verbindung mit der Platte 124. Der Detektionsabschnitt 122 kann einen Scanner 134, einen Filter 136 und einen Verstärker (englisch: gain amplifier) 138 enthalten. Die Puffer-Anordnung 128 kann in elektrischer Verbindung mit dem Scanner 134 sein. Der Scanner 134 kann in elektrischer Verbindung mit dem Filter 136 sein. Der Filter 136 kann in elektrischer Verbindung mit dem Verstärker 138 sein. Der Verstärker 138 kann in elektrischer Verbindung mit dem Detektionsschaltkreis 126 sein. Der Detektionsschaltkreis 126 kann einen digitalen Signalprozessor DSP (englisch: digital signal processor) basierend auf einem AC-Detektor enthalten. Der Detektionsabschnitt 122 der Messvorrichtung 100 kann einen Multiplexerschaltkreis 132 zum Auswählen eines elektrischen Signals von der Platte 124 enthalten.
Der Multiplexerschaltkreis 132 kann in elektrischer Verbindung mit der Platte 124 sein. Der Detektionsschaltkreis 126 kann in elektrischer Verbindung mit dem Multiplexerschaltkreis 132 sein. Der Detektionsabschnitt 122 der Messvorrichtung 100 kann ferner einen Verarbeitungsschaltkreis zum Verarbeiten eines Signals oder mehrerer Signale, detektiert durch den Detektionsschaltkreis 126, enthalten.
Wie in der Illustration 120 von 1D gezeigt, kann die Platte 124 elektrisch mit einer Verstärkerplatte 152, beispielsweise einer Agilent^TM-VTEP-AMP-Platte, verbunden sein. Die Verstärkerplatte 152 kann direkt oder indirekt auf der Platte 124 gebildet sein. Die Platte 124 kann elektrisch mit dem Detektionsschaltkreis 126 über ein Signalpin 154 und ein Massepin 156 verbunden sein. Die Platte 124 kann elektrisch mit der Verstärkerplatte über einen Signalpin 154 und einen Massepin 156 verbunden sein. Die Verstärkerplatte 152 kann elektrisch mit einem Detektierschaltkreis 126 verbunden sein. Die Verstärkerplatte 152 kann eingerichtet sein zum Verstärken von durch die Platte 124 wahrgenommenen Signalen.
Die Chipanordnung 114 kann ein in 1C gezeigtes Chip-Packung-Modul 182 enthalten.
Das Chip-Packung-Modul 182 kann enthalten mindestens einen Teil des Chips 104 und der Chip-zu-Chip-Träger-Verbindung 118 und des Chip-Gehäuses 184, beispielsweise ein Gussformmaterial (englisch: mold material), wobei mindestens ein Teil von Chip 104 und Chip-zu-Chip-Träger-Verbindung 118 gehalten, beispielsweise vergossen, sein können von dem Gussformmaterial 184.
Das Chip-Packung-Modul 182 kann enthalten mindestens einen Teil des Chips 104, der Chip-Verbindung 106, der Chip-Träger-Verbindung 108 und des Chip-Gehäuses 184, beispielsweise ein Gussformmaterial, wobei mindestens ein Teil von Chip 104 und Chip-Verbindung 106 und Chip-Träger-Verbindung 108 gehalten, beispielsweise vergossen, sein können von dem Gussformmaterial 184.
Die Platte 124 kann einen Prüfplattensensor (englisch: Probe Plate Sensor) enthalten. Die Platte 124 kann eingerichtet sein so, dass sie die Chipanordnung 114 abdeckt, beispielsweise kann die Platte 124 den Chip 104, und mindestens eine der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen 118, 118a, 118b abdecken. Die Platte 124 kann angeordnet sein über mindestens einem Teil der Chipanordnung 114, beispielsweise kann die Platte 124 eingerichtet sein so, dass sie sich einen vorgegebenen Abstand d über der Chipanordnung 114 befindet, beispielsweise kann die Platte 124 von der Chipanordnung 114 durch einen vorgegebenen Abstand d getrennt sein.
Die Platte 124 kann enthalten eine abgefederte Platte, angeordnet so nah wie möglich an der Chipanordnung 114. Die Platte 124 kann von der Chipanordnung 114 getrennt sein durch einen vorgegebenen Abstand d, der von ungefähr 0,5 mm bis ungefähr 20 mm, beispielsweise von ungefähr 0,6 mm bis ungefähr 10 mm, beispielsweise von ungefähr 0,7 mm bis ungefähr 3 mm reicht. Die Platte 124 kann so nah wie möglich an der Chipanordnung 114 platziert sein, was mindestens einem Teil der Chipanordnung 114, beispielsweise der zu testenden Vorrichtung (englisch: Device Under Test; DUT) ermöglicht, geändert zu werden, beispielsweise entfernt oder durch eine weitere zu testende Vorrichtung DUT ersetzt zu werden.
Die Platte 124 kann eingerichtet sein, um mindestens einen Teil des Chip-Packung-Moduls 182 abzudecken.
Die Platte 124 kann von dem Chip-Packung-Modul 182 getrennt sein durch einen vorgegebenen Abstand d, der von ungefähr 0,5 mm bis ungefähr 20 mm, beispielsweise von ungefähr 0,6 mm bis ungefähr 10 mm, beispielsweise von ungefähr 0,7 mm bis ungefähr 3 mm reicht. Die Platte 124 kann so nah wie möglich an dem Chip-Packung-Modul 182 platziert sein, was dem Chip-Packung-Modul 182, beispielsweise der zu testenden Vorrichtung DUT ermöglicht, geändert zu werden, beispielsweise entfernt oder durch eine weitere Chip-Packung-Modul 182 zu testende Vorrichtung DUT ersetzt zu werden.
Das Chip-Packung-Modul 182 kann gemäß den folgenden Dimensionen beschrieben werden.
Das Chip-Packung-Modul 182 kann eine Höhe h haben, welche den Abstand von einer oberen Seite (in anderen Worten: Oberseite) des Chip-Packung-Modus 182 zu einer unteren Seite (in anderen Worten: Unterseite) des Chip-Packung-Moduls 182 repräsentiert.
Das Chip-Packung-Modul 182 kann eine Breite W_L-L und eine Länge L haben, wobei die Breite W_L-L und die Länge L senkrecht zur Höhe h sind.
Der Abstand zwischen einer distalen Spitze eines Leadframefingers, beispielsweise 108a, gebildet auf einer ersten Seite des Chipgehäuses 184 des Chip-Packung-Moduls 182, und einer distalen Spitze eines Leadframefingers, beispielsweise 108, gebildet auf einer zweiten Seite des Chipgehäuses 184 des Chip-Packung-Moduls 182, wobei die zweite Seite auf der zu der ersten Seite gegenüberliegenden Seite des Chipgehäuses 184 gebildet ist, kann durch eine Anschluss-zu-Anschluss-Breite, W_L-L, repräsentiert sein, wobei W_L-L senkrecht zur Höhe h sein kann.
Der Abstand zwischen der ersten Seite des Chipgehäuses 184 des Chip-Packung-Moduls 182 und der zweiten Seite des Chipgehäuses 184 des Chip-Packung-Moduls 182, wobei die zweite Seite auf der zu der ersten Seite gegenüberliegenden Seite des Chipgehäuses 184 gebildet ist, kann durch eine Breite W_B des Körpers des integrierten Schaltkreises repräsentiert werden. W_B kann senkrecht zur Höhe h sein.
Das Chipgehäuses 184 des Chip-Packung-Moduls 182 kann eine Querschnittsfläche von W_B × L haben, welche eine Querschnittsfläche einer oberen Seite des Chipgehäuses 184 enthalten kann. Die Querschnittsfläche W_B × L kann eine Querschnittsfläche einer unteren Seite des Chipgehäuses 184 enthalten.
Das Chip-Packung-Modul 182 kann eine erweiterte Querschnittsfläche von W_L-L × L haben, welche eine erweiterte Querschnittsfläche einer oberen Seite des Chip-Packung-Moduls 182 enthalten kann. Die erweiterte Querschnittsfläche W_L-L × L kann eine erweiterte Querschnittsfläche einer unteren Seite des Chip-Packung-Moduls 182 enthalten.
Der Chip 104 kann eine Breite W_C und eine Länge L_C (nicht gezeigt) haben, wobei W_C und L_C senkrecht zu einer Dicke des Chips 104 sein können.
Der Chip 104 kann eine Querschnittsfläche von W_C × L_C haben, welche eine Querschnittsfläche einer oberen Seite des Chips 104 enthalten kann. Die Querschnittsfläche W_C × L_C kann eine Querschnittsfläche einer unteren Seite des Chips 104 enthalten.
Die Platte 124 kann eine Dicke t haben, welche den Abstand von einer oberen Seite der Platte 124 zu einer unteren Seite der Platte 124 repräsentiert.
Die Platte 124 kann eine Breite W_P und eine Länge L_P haben, wobei W_P und L_P senkrecht zu der Dicke t sein können.
Die Platte 124 kann eine Plattenquerschnittsfläche W_P × L_P haben, welche eine Querschnittsfläche einer oberen Seite der Platte 124 enthalten kann. Die Querschnittsfläche W_P × L_P kann eine Querschnittsfläche einer unteren Seite der Platte 124 enthalten.
Die Plattenquerschnittsfläche kann gleich oder kleiner sein als die erweiterte Querschnittsfläche des Chip-Packung-Moduls 182.
Die Plattenquerschnittsfläche kann gleich oder kleiner sein als die erweiterte Querschnittsfläche des Chip-Packung-Moduls 182, und größer als die Chipquerschnittsfläche.
Die Plattenquerschnittsfläche kann gleich oder kleiner sein als die Querschnittsfläche des Chip-Packung-Moduls 182.
Die Plattenquerschnittsfläche kann gleich oder kleiner sein als die Querschnittsfläche des Chip-Packung-Moduls 182, und größer als die Chipquerschnittsfläche.
Die Breite W_P der Platte 124 kann gleich oder kleiner sein als die Breite W_L-L des Chip-Packung-Moduls 182.
Die Breite W_P der Platte 124 kann gleich oder kleiner sein als die Breite W_L-L des Chip-Packung-Moduls 182, und größer als die Breite W_C des Chips 104.
Die Breite W_P der Platte 124 kann gleich oder kleiner sein als die Breite W_B des Chip-Packung-Moduls 182.
Beispielsweise kann für ein 10 mm × 10 mm – Chip-Packung-Modul 182, d. h. W_B = 10 mm, L = 10 mm, die Platte 124 eine 10 mm × 10 mm-Platte sein, d. h. W_P = 10 mm, L_P = 10 mm.
Beispielsweise kann für ein 10 mm × 10 mm – Chip-Packung-Modul 182, d. h. W_B = 10 mm, L = 10 mm, die Platte 124 eine 9 mm × 9 mm-Platte sein, d. h. W_P = 9 mm, L_P = 9 mm.
Die Breite W_P der Platte 124 kann gleich oder kleiner sein als die Breite W_B des Chip-Packung-Moduls 182, und größer als die Breite W_C des Chips 104.
Die Länge L_P der Platte 124 kann gleich oder kleiner sein als die Länge L des Chip-Packung-Moduls 182.
Die Länge L_P der Platte 124 kann gleich oder kleiner sein als die Länge L des Chip-Packung-Moduls 182, und größer als die Breite W_C des Chips 104.
Mindestens eines der Länge L_P der Platte 124 und der Breite W_P der Platte 124 kann gleich oder kleiner sein als mindestens eines der Breite W_L-L und der Breite W_B und der Länge L des Chip-Packung-Moduls 182.
Die Dimensionen der Platte 124 können ausgewählt werden gemäß der Größe der Chipanordnung 114. Die Dimensionen der Platte 124 können ausgewählt werden gemäß der Größe des Chip-Packung-Moduls 182. Die Dimensionen der Platte 124 können ausgewählt werden gemäß der Größe des Chips 104. Die Dimensionen der Platte 124 können ausgewählt werden gemäß der Größe des Chips 104 und der Chip-zu-Chip-Träger-Verbindungen 118.
Die Breite W_P der Platte 124 kann in einem Bereich von ungefähr 0,5 mm bis ungefähr 40 mm liegen, beispielsweise von ungefähr 10 mm bis ungefähr 30 mm, beispielsweise ungefähr 15 mm bis ungefähr 25 mm.
Die Länge L_P der Platte 124 kann in einem Bereich von ungefähr 0,5 mm bis ungefähr 40 mm liegen, beispielsweise von ungefähr 10 mm bis ungefähr 30 mm, beispielsweise ungefähr 15 mm bis ungefähr 25 mm.
Die Platte 124 kann eine rechteckige Platte enthalten. Die Platte 124 kann ein elektrisch leitfähiges Material enthalten. Die Platte 124 kann mehrschichtiges elektrisch leitfähiges Material enthalten. Die Platte 124 kann eines oder mehreres aus der folgenden Gruppe von Materialien enthalten, die Gruppe bestehend aus: Au, Cu, Ag, Al, Ti, Fe, Ni, Messing und Stahl, beispielsweise V2A-Stahl, NiP, CuAu, CuAg, CuNi.
Die Energieversorgung 102 kann eingerichtet sein zum Versorgen eines Chips mit elektrischer Energie, beispielsweise AC-Energie, beispielsweise eines AC-Quellensignals, über mindestens eines von einer ersten Chip-Verbindung 106 und einer ersten Chip-Träger-Verbindung 108, beispielsweise kann die AC-Energie einem Leadframefinger zugeführt werden, über ein Leadframepin zum Chip 104. Das bereitgestellte AC-Signal kann reichen von ungefähr –0,55 V bis ungefähr +0,55 V, beispielsweise von ungefähr –0,4 V bis ungefähr +0,4 V, beispielsweise von ungefähr –0,25 V bis ungefähr +0,25 V. Das AC-Signal sollte sich nicht auf weniger erstrecken als –0,55 V und nicht auf mehr als +0,55 V, um Stromfluss über Vorrichtungseingangsdioden zu vermeiden.
Die Platte 124 kann eingerichtet sein zum Erfassen von kapazitiven Signalen von mindestens einem Teil der Chipanordnung 114, abgedeckt durch die Platte 142. Die kapazitiven Signale können enthalten Beiträge von mindestens einem aus einer Gruppe von Signalen bestehend aus dem folgenden: kapazitive Impedanz zwischen der Chipanordnung 114 und der Platte 124, kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124, kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124, kapazitive Impedanz, C_L, zwischen der Träger-Verbindung 108 und der Platte 124.
Daher kann der Detektionsschaltkreis 126 des Detektionsabschnitts 122 eingerichtet sein zum Detektieren von mindestens einem von einer Gruppe von Signalen bestehend aus dem folgenden: kapazitive Impedanz zwischen der Chipanordnung 114 und der Platte 124, kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124, kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124, kapazitive Impedanz, C_L, zwischen der Träger-Verbindung 108 und der Platte 124.
Die Energieversorgung 102 kann eingerichtet sein zum Versorgen des Chips 104 mit elektrischer Energie über mindestens eines von einer ersten Chip-Verbindung 106 und einer ersten Chip-Träger-Verbindung 108, wobei mindestens eine weitere Chip-Träger-Verbindung 108a des Chip-Trägers 116 abgeschirmt sein kann, beispielsweise verbunden sein kann mit der Massespannung (englisch: Ground Voltage).
Die mindestens eine weitere Chip-Träger-Verbindung 108a kann an die erste Chip-Träger-Verbindung 108 angrenzend sein. Die mindestens eine weitere Chip-Träger-Verbindung 108a kann eine Mehrzahl von Chip-Träger-Verbindungen 108a, 108b, 108c enthalten. Die mindestens eine Chip-Träger-Verbindung 108a kann alle weiteren Chip-Träger-Verbindungen in der Chipanordnung 114 enthalten.
Gemäß verschiedenen unten beschriebenen Ausführungsformen kann eine Messvorrichtung enthalten eine Energieversorgung 102, eingerichtet zum Versorgen eines Chips 104 mit elektrischer Energie, beispielsweise einer AC-Energie, beispielsweise einem AC-Quellensignal, über mindestens eines von einer Chip-Verbindung 106 und einer Chip-Träger-Verbindung 108; einen Chipanordnungsempfangsabschnitt 112, eingerichtet zum Empfangen einer Chipanordnung 114, die Chipanordnung 114 enthaltend einen Chip 104 und einen Chip-Träger 116, verbunden mit dem Chip 104 über eine Chip-zu-Chip-Träger-Verbindung 118 oder mehrere Chip-zu-Chip-Träger-Verbindungen 118; einen Detektionsabschnitt 122, enthaltend: eine Platte 124; einen Detektionsschaltkreis 126, gekoppelt mit der Platte 124 und eingerichtet zum Detektieren eines elektrischen Signals von der Platte 124; wobei die Platte 124 eingerichtet ist so, dass sie mindestens einen Teil von mindestens einem von dem Chip 104, dem Chip-Träger 116 und der Chip-zu-Chip-Träger-Verbindung 118 abdeckt; und wobei die Platte 124 ferner eingerichtet ist so, dass mindestens ein Teil von dem mindestens einen von dem Chip 104, dem Chip-Träger 116 und der Chip-zu-Chip-Träger-Verbindung 118 durch die Platte 124 unbedeckt ist.
Dass mindestens ein Teil des Chips 104, des Chip-Trägers 116 und der Chip-zu-Chip-Träger-Verbindung 118 durch die Platte 124 abgedeckt ist, kann bedeuten, dass mindestens ein Teil des Chips 104, des Chip-Trägers 116 und der Chip-zu-Chip-Träger-Verbindung 118 elektrisch mit der Platte 124 verbunden sein kann (englisch: electrically engaged). Beispielsweise kann die Platte 124 eingerichtet sein zum Erkennen oder Empfangen von elektrischen Signalen, beispielsweise kapazitiven Signalen, übertragen von mindestens einem Teil von mindestens einem von dem Chip 104, dem Chip-Träger 116 und der Chip-zu-Chip-Träger-Verbindung 118.
Dass mindestens ein Teil des Chips 104, des Chip-Trägers 116 und der Chip-zu-Chip-Träger-Verbindung 118 unbedeckt ist durch die Platte 124, kann bedeuten, dass mindestens ein Teil des Chips 104, des Chip-Trägers 116 und der Chip-zu-Chip-Träger-Verbindung 118 elektrisch von der Platte 124 getrennt sein kann (englisch: electrically disengaged). Beispielsweise kann die Platte 124 eingerichtet sein so, dass das Erkennen oder Empfangen von elektrischen Signalen, beispielsweise kapazitiven Signalen, übertragen von mindestens einem Teil von mindestens einem von dem Chip 104, dem Chip-Träger 116 und der Chip-zu-Chip-Träger-Verbindung 118 minimiert oder verhindert wird.
2A zeigt eine Messvorrichtung 200 gemäß einer Ausführungsform. Die grundlegenden Funktionalitäten aller mit Bezug auf die Messvorrichtung 100 beschriebenen Merkmale sind auf die Messvorrichtung 200 anwendbar. Die Platte 124 der Messvorrichtung 100 wird geändert in eine Platte 224. Die Funktionalitäten der mit Bezug auf die Platte 124 beschriebenen Merkmale sind auf Platte 224 anwendbar.
Die Platte 224 ist eingerichtet so, dass sie mindestens einen Teil von mindestens einem von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118 abdeckt; und die Platte 224 kann ferner so eingerichtet sein, dass mindestens ein Teil von mindestens einem von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118 unbedeckt ist durch die Platte 224.
Die Platte 224 kann eingerichtet sein so, dass sie mindestens einen Teil von einer Chip-zu-Chip-Träger-Verbindung 118 oder mehreren Chip-zu-Chip-Träger-Verbindungen 118 abdeckt, und so, dass mindestens ein Teil des Chips 104 und des Chip-Trägers 116 durch die Platte 224 unbedeckt sind.
Die Platte 224 kann eingerichtet sein so, dass sie mindestens einen Teil einer Chip-Verbindung 106 oder mehrerer Chip-Verbindungen 106 abdeckt, und so, dass mindestens ein Teil des Chips 104, mindestens ein Teil des Chip-Trägers 116 und mindestens ein Teil der Chip-Träger-Verbindung 108 durch die Platte 224 unbedeckt sind.
Ein Abschnitt der Chipanordnung 114 kann unbedeckt sein durch die Platte 224, beispielsweise kann der Chip 104 unbedeckt sind durch die Platte 224. Die Platte 224 kann eingerichtet sein zum Abdecken von mindestens einem Teil der einen Chip-zu-Chip-Träger-Verbindung 118 oder mindestens einem Teil der mehreren Chip-zu-Chip-Träger-Verbindungen 118.
Die Platte 224 kann eine Ringplatte enthalten, wie in einer Illustration 210 von 2B gezeigt, worin beispielsweise ein Abschnitt von Platte 124, beispielsweise eine zweidimensionale rechteckige Platte, entfernt sein kann, um eine Ringplatte 224 zu bilden. 2B illustriert eine Ansicht von einer oberen Seite der Platte 224. Die Platte 224 kann eine Ringplatte enthalten, wobei ein zentraler Abschnitt von Platte 124 entfernt sein kann, um eine Ringplatte 224 zu bilden. Da die Chipanordnung 114 eine Mehrzahl von Chip-zu-Chip-Verbindungen 118, 188a, 188b enthalten kann, wobei jede Chip-zu-Chip-Verbindung, beispielsweise 118 enthaltend eine Chip-Träger-Verbindung, beispielsweise 108 verbunden mit Chip 104 über eine Chip-Verbindung, beispielsweise 106, zu Chip 104 konvergieren kann, kann eine Ringplatte 224 den Chip 104 einfach unbedeckt lassen, während sie die Mehrzahl von Chip-zu-Chip-Verbindungen 118, 118a, 118b, die zu dem Chip 104 konvergieren, abdecken kann. Die Größe der Platte 224 kann so eingerichtet sein, dass die Platte 224 eingerichtet sein kann zum Abdecken der einen oder mehreren Chip-Verbindungen 106, 106a, 106b der Mehrzahl von Chip-zu-Chip-Verbindungen 118, 118a, 118b, und zum unbedeckt lassen der einen oder mehreren Chip-Träger-Verbindungen 108, 108a, 108b und des Chips 104 Die Größe von Platte 224 kann so eingerichtet sein, dass die Platte 224 eingerichtet sein kann zum Abdecken der einen oder mehreren Chip-Träger-Verbindungen 108, 108a, 108b der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen 118, und zum unbedeckt lassen der einen oder mehreren Chip-Verbindungen 106, 106a, 106b und des Chips 104. Ferner kann die Platte 224 eingerichtet sein wie in der Illustration 220 gezeigt zum Abdecken von Bereichen wo mögliche Durchbiegungen und Anomalien auftreten, beispielsweise Bondingbereiche 242 der Vorrichtungskomponenten, wobei Anomalien, beispielsweise Durchbiegungs- und „Beinahe-Kurzschluss”-Phänomene auftreten können. Die Platte 224 kann eingerichtet sein zum Abdecken von so wenig von dem Chip 104 wie möglich.
Mit der Platte 124 von Messvorrichtung 100 wie unter Bezugnahme auf 1A, 1B und 1C gezeigt, kann das durch den Detektionsschaltkreis 126 des Detektionsabschnitts 122 detektierte kapazitive Signal eine Kapazitätsverteilung von der Chipanordnung 114 ermitteln, enthaltend die kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124, die kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124, und die kapazitive Impedanz, C_L, zwischen der Chip-Träger-Verbindung 108 und der Platte 124.
Mit der modifizierten Platte 224, kann die Platte 224 angepasst werden an einen Zielbereich der Chipanordnung 114, beispielsweise spezifisch an die Chip-Verbindung 106, wodurch die Detektion des Zielbereichs der Chipanordnung 114, beispielsweise der Chip-Verbindung 106, verbessert werden kann. Der Zielbereich der Chipanordnung 114 kann eine Mehrzahl von Chip-Verbindungen 106 enthalten. Dies kann einen Mechanismus von konkurrierender Erkennung von Drahtdeformation fördern und dadurch das Rauschen von einem Bereich der Chipanordnung 114, der nicht Ziel einer Detektion ist, minimieren. Beispielsweise kapazitive Signale von den Bereichen der Chipanordnung 114, die nicht Ziel einer Detektion sind, Chip 104 und Chip-Träger-Verbindung 108, können minimiert werden. Beispielsweise kann die kapazitive Impedanz, C_L, zwischen der Chip-Träger-Verbindung 108 und der Platte 124 und die kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124 minimiert werden.
Die Ringprüfplatte 224 kann eine laterale zweidimensionale Platte mit einem entfernten Abschnitt enthalten. Die Ringprüfplatte 224 kann eine laterale zweidimensionale Platte mit einem entfernten zentralen Abschnitt enthalten. Die Ringprüfplatte 224 kann eine laterale zweidimensionale Platte mit einem Loch enthalten.
Die Ringprüfplatte 224 kann äußere Ringdimensionen haben definiert als die Dimensionen der Prüfplatte 124 wie oben beschrieben. Die Ringprüfplatte 224 kann eine äußere Ringdimension haben mit einer Breite W_P und eine Länge L_P, wobei W_P und L_P senkrecht sein können zu der Dicke t oder der Prüfplatte 224. Die bezüglich den Dimensionen von W_P und einer Länge L_P beschriebenen Merkmale, beschrieben bezüglich der Prüfplatte 124, gelten auch für Ringprüfplatte 224.
Die Ringprüfplatte 224 kann innere Ringdimensionen haben, wobei der innere Ring die Fläche des entfernten Abschnitts, beispielsweise des Lochs, beschreibt, wobei der innere Ring eine Breite W_R und eine Länge L_R, haben kann. In anderen Worten, der entfernte Abschnitt könnte eine Breite W_R und eine Länge L_R haben. In anderen Worten, die Querschnittsfläche des entfernten Abschnitts, beispielsweise des Lochs, kann W_R × L_R sein.
Die Querschnittsfläche des entfernten Abschnitts, beispielsweise des Lochs in Platte 224, kann gleich oder kleiner sein als die Querschnittsfläche des Chips. Die Querschnittsfläche des entfernten Abschnitts, beispielsweise des Lochs in Platte 224, kann größer sein als die Querschnittsfläche des Chips.
Die Länge L_R des entfernten Abschnitts, beispielsweise des Lochs in Platte 224, kann gleich oder kleiner sein als die Länge L_C des Chips 104.
Die Breite W_R des entfernten Abschnitts, beispielsweise des Lochs in Platte 224, kann gleich oder kleiner sein als die Länge W_C des Chips 104.
Mindestens eines einer Länge L_P des entfernten Abschnitts, beispielsweise des Lochs in Platte 224, und einer Breite W_R des entfernten Abschnitts, beispielsweise des Lochs in Platte 224 kann gleich oder kleiner sein als eine Breite W_C und eine Länge W_C des Chips 104.
Die Breite W_P von Platte 224 kann reichen von ungefähr 0,5 mm bis ungefähr 40 mm, beispielsweise von ungefähr 10 mm bis ungefähr 30 mm, beispielsweise von ungefähr 15 mm bis ungefähr 25 mm.
Die Länge L_P von Platte 224 kann reichen von ungefähr 0,5 mm bis ungefähr 40 mm, beispielsweise von ungefähr 10 mm bis ungefähr 30 mm, beispielsweise von ungefähr 15 mm bis ungefähr 25 mm.
Die Breite W_R von Platte 224 kann reichen von ungefähr 0,5 mm bis ungefähr 40 mm, beispielsweise von ungefähr 10 mm bis ungefähr 30 mm, beispielsweise von ungefähr 15 mm bis ungefähr 25 mm.
Die Länge L_R von Platte 224 kann reichen von ungefähr 0,5 mm bis ungefähr 40 mm, beispielsweise von ungefähr 10 mm bis ungefähr 30 mm, beispielsweise von ungefähr 15 mm bis ungefähr 25 mm.
Beispielsweise kann für ein 10 mm × 10 mm – Chip-Packung-Modul 182, d. h. W_B = 10 mm, L = 10 mm, das einen 3 mm × 3 mm – Chip 104 hält, d. h. W_C = 3 mm, L_C = 3 mm, die Platte 124 eine 10 mm × 10 mm-Platte sein, d. h. W_P = 10 mm, L_P = 10 mm, und die innere Ringgröße kann 3 mm × 3 mm sein, d. h. W_R = 3 mm, L_R = 3 mm.
Beispielsweise kann für ein 10 mm × 10 mm – Chip-Packung-Modul 182, d. h. W_B = 10 mm, L = 10 mm, das einen 3 mm × 3 mm – Chip 104 hält, d. h. W_C = 3 mm, L_C = 3 mm, die Platte 124 eine 10 mm × 10 mm-Platte sein, d. h. W_P = 9 mm, L_P = 9 mm, und die innere Ringgröße kann 2.5 mm × 2.5 mm sein, d. h. W_R = 2.5 mm, L_R = 2.5 mm.
3 zeigt eine Messvorrichtung 300 gemäß einer Ausführungsform. Die grundlegenden Funktionalitäten aller mit Bezug auf die Messvorrichtung 100 und die Messvorrichtung 200 beschriebenen Merkmale sind auf die Messvorrichtung 300 anwendbar. Gemäß einer Ausführungsform kann die Messvorrichtung 300 die bezüglich 1 beschriebene Messvorrichtung 100 enthalten, und ferner eine obere Abschirmplatte 346, gebildet zwischen der Chipanordnung 114 und Platte 124, enthalten.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass sie auf der gleichen Seite der Chipanordnung 114 gebildet ist wie Platte 124.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass sie über mindestens einem Teil von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118 gebildet ist.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass sie mindestens einen Teil von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118 abschirmt (in anderen Worten: absperrt; in anderen Worten: schützt; in anderen Worten: absichert), beispielsweise blockt, von Platte 124, und dass mindestens ein Teil von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118 nicht abgeschirmt ist, beispielsweise nicht blockiert ist, von Platte 124 durch die obere Abschirmplatte 346. Beispielsweise kann die obere Abschirmplatte 346 eingerichtet sein so, dass sie es minimiert oder verhindert, dass elektrische Signale, übertragen von mindestens einem Teil von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118, die Platte 124 erreichen, beispielsweise elektrisch in die Platte 124 eingreifen, und dass sie elektrischen Signalen, die von mindestens einem Teil von Chip 104, Chip-Träger 116 und Chip-zu-Chip-Träger-Verbindung 118 übertragen werden, ermöglicht, die Platte 124 zu erreichen.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass sie mindestens einen Teil von Chip 104 und Chip-Träger-Verbindung 108 abschirmt, beispielsweise blockt, von Platte 124, und so, dass die Chip-Verbindung 106 nicht abgeschirmt ist von Platte 124 durch die obere Abschirmplatte 346. Beispielsweise kann die obere Abschirmplatte 346 eingerichtet sein so, dass sie es minimiert oder verhindert, dass elektrische Signale, übertragen von mindestens einem Teil von Chip 104 und Chip-Träger-Verbindung 108, die Platte 124 erreichen, und dass sie elektrischen Signalen, die von der Chip-Verbindung 118 übertragen werden, ermöglicht, die Platte 124 zu erreichen.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass ein Bereich der Chipanordnung 114, der nicht Ziel einer Detektion ist, beispielsweise mindestens einen Teil des Chip 104 und des einen oder der mehreren Chip-Träger-Verbindungen 108, 108a, 108b durch die obere Abschirmplatte 346 abgeschirmt wird, und dass ein Bereich der Chipanordnung 114, der Ziel einer Detektion ist, beispielsweise eine oder mehrere Chip-Verbindungen 106, 106a, 106b nicht durch die obere Abschirmplatte 346 abgeschirmt wird.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass sie sich einen vorgegebenen Abstand über der Chipanordnung 114 befindet, beispielsweise kann die obere Abschirmplatte 346 von der Chipanordnung 114 durch einen vorgegebenen Abstand getrennt sein, und die obere Abschirmplatte 346 kann zwischen der Chipanordnung 114 und der Platte 124 gebildet sein. Die obere Abschirmplatte 346 kann ein elektrisch leitfähiges Material enthalten. Die obere Abschirmplatte 346 kann ein mehrschichtiges elektrisch leitfähiges Material enthalten. Die obere Abschirmplatte 346 kann eines oder mehreres aus der folgenden Gruppe von Materialien enthalten, die Gruppe bestehend aus: Au, Cu, Ag, Al, Ti, Fe, Ni, Messing und Stahl, beispielsweise V2A-Stahl, NiP, CuAu, CuAg, CuNi.
Die obere Abschirmplatte 346 kann angehängt, beispielsweise befestig, sein an ein Teil der Platte 124 über ein Klebemittel, beispielsweise einen Klebstoff.
Die obere Abschirmplatte 346 kann so nahe wie möglich an der Chipanordnung 114 platziert sein. Die obere Abschirmplatte 346 kann von der Chipanordnung 114 getrennt sein durch einen vorgegebenen Abstand d, der im Bereich zwischen ungefähr 0,5 mm und ungefähr 20 mm, beispielsweise zwischen ungefähr 0,6 mm und ungefähr 10 mm, beispielsweise zwischen ungefähr 0,7 mm und ungefähr 3 mm, liegt.
Die obere Abschirmplatte 346 kann abgeschirmt sein, beispielsweise mit einer Massespannung verbunden sein. Die obere Abschirmplatte 346 kann abgeschirmt sein, beispielsweise elektrisch mit einer anderen Spannung als der Massespannung verbunden sein. Die der oberen Abschirmplatte 346 bereitgestellte Massespannung kann liegen zwischen ungefähr –0,55 V und ungefähr +0,55 V, beispielsweise zwischen –0,4 V und ungefähr +0,4 V, beispielsweise zwischen –0,25 V und ungefähr +0,25 V. Das AC-Signal sollte sich nicht auf weniger erstrecken als –0,55 V und nicht auf mehr als +0,55 V, um Stromfluss über Vorrichtungseingangsdioden zu vermeiden.
Die obere Abschirmplatte 346 kann teilweises oberes Abschirmen ermöglichen, welches einen Mechanismus von konkurrierender Erkennung von Drahtdeformation fördern und dadurch das Rauschen von einem Bereich der Chipanordnung 114, der nicht Ziel einer Detektion ist, beispielsweise Chip 104, beispielsweise von einer oder mehreren Chip-Träger-Verbindungen 108, 108a, 108b, minimieren kann. Beispielsweise kann die kapazitive Impedanz, C_L, zwischen der Chip-Träger-Verbindung 108 und der Platte 124 und die kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124 minimiert werden. Eine größere Plattenfläche 124 in der Messvorrichtung 300 verglichen mit der Plattenfläche der Platte 224, die den Zielbereich der Chipanordnung 114 abdeckt, beispielsweise die Chip-Verbindung 106, kann zu einem größeren Zielbereichsignal führen, d. h. zu einem größeren messbaren Signal von C.
Gemäß einer anderen Ausführungsform kann die Platte 124 der Messvorrichtung 300 eine Platte 224 enthalten, wie sie bezüglich der Messvorrichtung 200 von 2 beschrieben worden ist. Die Platte 224 der Messvorrichtung 300 kann alle oben bezüglich der Platte 224 beschriebenen Merkmale enthalten.
4 zeigt eine Messvorrichtung 400 gemäß einer Ausführungsform. Die grundlegenden Funktionalitäten aller mit Bezug auf die Messvorrichtung 100 und die Messvorrichtung 200 beschriebenen Merkmale sind auf die Messvorrichtung 400 anwendbar, wobei die Messvorrichtung 400 ferner enthält eine untere Abschirmplatte 448, gebildet auf der der Prüfplatte 124 gegenüberliegenden Seite der Chipanordnung 114. Die untere Abdeckplatte 448 kann eingerichtet sein so, dass sie auf der der Prüfplatte 124 gegenüberliegenden Seite eines Bereichs der Chipanordnung 114, der Ziel einer Messung ist, beispielsweise der Chip-Verbindung 106, gebildet ist. Die untere Abdeckplatte 448 kann so eingerichtet sein, dass sie unter der Chipanordnung 114 gebildet ist. Die untere Abdeckplatte 448 kann eingerichtet sein so, dass sie sich einen vorgegebenen Abstand unter der Chipanordnung 114 befindet, beispielsweise kann die untere Abschirmplatte 448 von der Chipanordnung 114 durch einen vorgegebenen Abstand getrennt sein, und kann auf der der Prüfplatte 124 gegenüberliegenden Seite der Chipanordnung 114 gebildet sein.
Die untere Abschirmplatte 448 kann ein elektrisch leitfähiges Material enthalten. Die untere Abschirmplatte 448 kann ein mehrschichtiges elektrisch leitfähiges Material enthalten. Die untere Abschirmplatte 448 kann eines oder mehreres aus der folgenden Gruppe von Materialien enthalten, die Gruppe bestehend aus: Au, Cu, Ag, Al, Ti, Fe, Ni, Messing und Stahl, beispielsweise V2A-Stahl, NiP, CuAu, CuAg, CuNi. Die untere Abschirmplatte 448 kann abgeschirmt sein, beispielsweise mit einer anderen Spannung als der Massespannung verbunden sein. Die der unteren Abschirmplatte 448 bereitgestellte Abschirmspannung kann liegen im Bereich zwischen ungefähr –0,55 V und ungefähr +0,55 V, beispielsweise zwischen –0,4 V und ungefähr +0,4 V, beispielsweise zwischen –0,25 V und ungefähr +0,25 V. Das AC-Signal sollte sich nicht auf weniger erstrecken als –0,55 V und nicht auf mehr als +0,55 V, um Stromfluss über Vorrichtungseingangsdioden zu vermeiden.
Die untere Abschirmplatte 448 kann unteres Abschirmen ermöglichen, welches einen Mechanismus von konkurrierender Erkennung von Drahtdeformation fördern und dadurch Signale von dem Bereich der Chipanordnung 114, der Ziel einer Detektion ist, beispielsweise Chip 104, maximieren kann. Dadurch kann das Zielsignal, beispielsweise ein Zielsignal von der Chipverbindung 106, die kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124 und eine weitere kapazitive Impedanz, C_A, zwischen der unteren Abschirmplatte 448 und der Chip-Verbindung 106 enthalten. Die Summe der kapazitiven Impedanz C_W und der kapazitiven Impedanz C_A kann durch eine summative kapazitive Impedanz C_B repräsentiert werden.
Gemäß einer anderen Ausführungsform kann die Platte 124 der Messvorrichtung 400 eine Platte 224 enthalten, wie sie bezüglich der Messvorrichtung 200 von 2 beschrieben worden ist. Die Platte 224 der Messvorrichtung 400 kann alle oben bezüglich der Platte 224 beschriebenen Merkmale enthalten.
5 zeigt eine Messvorrichtung 500 gemäß einer Ausführungsform. Die grundlegenden Funktionalitäten aller mit Bezug auf die Messvorrichtungen 100, 200, 300 und 400 beschriebenen Merkmale sind auf die Messvorrichtung 500 anwendbar, wobei die Messvorrichtung 500 ferner enthält eine obere Abschirmplatte 346, oben beschrieben bezüglich der Messvorrichtung 300, und eine untere Abschirmplatte 448, oben beschrieben bezüglich der Messvorrichtung 400.
Die obere Abschirmplatte 346 kann so eingerichtet sein, dass sie zwischen der Chipanordnung 114 und der Platte 124 gebildet ist, und dass ein Bereich der Chipanordnung 114, der nicht Ziel einer Detektion ist, beispielsweise mindestens ein Teil von Chip 104 und einer oder mehrerer Chip-Träger-Verbindungen 108, 108a, 108b durch die obere Abschirmplatte 346 abgeschirmt ist, und das ein Bereich der Chipanordnung 114, der Ziel einer Detektion ist, beispielsweise eine Chip-Verbindungen 106, nicht durch die obere Abschirmplatte 346 abgeschirmt ist. Die untere Abschirmplatte 448 kann eingerichtet sein so, dass sie auf der der Prüfplatte 124 gegenüberliegenden Seite eines Bereichs der Chipanordnung 114, der Ziel einer Messung ist, beispielsweise Chip-Verbindung 106, gebildet ist.
Die obere Abschirmplatte 346 kann teilweises oberes Abschirmen ermöglichen, welches einen Mechanismus von konkurrierender Erkennung von Drahtdeformation fördern und dadurch das Rauschen von einem Bereich der Chipanordnung 114, der nicht Ziel einer Detektion ist, minimieren kann, beispielsweise Rauschen vom Chip 104 minimieren kann, beispielsweise Rauschen von einer oder mehreren Chip-Träger-Verbindungen 108, 108a, 108b minimieren kann. Beispielsweise kann die kapazitive Impedanz, C_L, zwischen einer oder mehreren Chip-Träger-Verbindungen 108 und der Platte 124 und die kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124 minimiert werden. Eine größere Plattenfläche 124 in der Messvorrichtung 500 verglichen mit der Plattenfläche der Platte 224, die den Zielbereich der Chipanordnung 114 abdeckt, beispielsweise die Chip-Verbindung 106, kann zu einem größeren Zielbereichsignal führen, d. h. zu einem größeren messbaren Signal von C_W.
Die untere Abschirmplatte 448 kann unteres Abschirmen ermöglichen, welches den Mechanismus von konkurrierender Erkennung von Drahtdeformation fördern und dadurch Signale von dem Bereich der Chipanordnung 114, der Ziel einer Detektion ist, beispielsweise Chip 104, maximieren kann. Dadurch kann das Zielsignal, beispielsweise ein Zielsignal von der Chipverbindung 106, die kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124 und eine weitere kapazitive Impedanz, C_A, zwischen der unteren Abschirmplatte 448 und der Chip-Verbindung 106 enthalten. Die Summe der kapazitiven Impedanz C_W und der kapazitiven Impedanz C_A kann durch eine summative kapazitive Impedanz C_B repräsentiert werden.
Gemäß einer anderen Ausführungsform kann die Platte 124 der Messvorrichtung 500 die Platte 224, wie bezüglich Messvorrichtung 200 von 2 beschrieben, enthalten. Die Platte 224 der Messvorrichtung 500 kann all die oben bezüglich der Platte 224 beschriebenen Merkmale enthalten.
6 zeigt eine Messvorrichtung 600 gemäß einer Ausführungsform. Die grundlegenden Funktionalitäten aller mit Bezug auf die Messvorrichtung 100 beschriebenen Merkmale sind auf die Messvorrichtung 600 anwendbar. Die Messvorrichtung 600 kann enthalten eine Energiequelle 102, eingerichtet zum Versorgen eines Chips 104 mit elektrischer Energie, beispielsweise einer AC-Energie, beispielsweise einem AC-Quellen-Signal, über mindestens eines von einer Chip-Verbindung 106 und einer Chip-Träger-Verbindung 108; einen Chipanordnungsempfangsabschnitt 112, eingerichtet zum Empfangen einer Chipanordnung 114, die Chipanordnung 114, enthaltend einen Chip 104 und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen 118a, 118b, 118c; einen Detektionsabschnitt 122 gekoppelt mit der Platte 124 und eingerichtet zum Detektieren eines elektrischen Signals von der Platte; wobei die Platte 124 so eingerichtet ist, dass sie mindestens einen Teil der Chipanordnung 114 abdeckt; und wobei mindestens eine Chip-Träger-Verbindung 108 in elektrischer Verbindung mit der Platte 124 ist.
Die Platte 124 kann eingerichtet sein so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen 118, 118a, 118b, 118c abdeckt, wobei jede Chip-zu-Chip-Träger-Verbindung 118 enthalten kann eine Chip-Träger-Verbindung 108, verbunden mit dem Chip 104 über eine Chip-Verbindung 106, beispielsweise kann eine Chip-zu-Chip-Träger-Verbindung 118 enthalten eine Chip-Träger-Verbindung 108a verbunden mit dem Chip 104 über eine Chip-Verbindung 106a.
Die Energieversorgung 102 kann eingerichtet sein zum Versorgen des Chips 104 mit elektrischer Energie, beispielsweise einer AC-Energie, beispielsweise eines A_C elektrischen Quellsignals, über mindestens eine erste Chip-Verbindung 106 und eine erste Chip-Träger-Verbindung 108, und mindestens eine weitere Chip-Träger-Verbindung kann mit der Platte 124 verbunden sein. Die weitere Chip-Träger-Verbindung kann benachbart sein zur ersten Chip-Träger-Verbindung 108.
Mindestens eine Chip-Träger-Verbindung 108 kann mit der Platte 124 kurzgeschlossen sein. Mindestens eine Chip-Träger-Verbindung 108 kann in elektrischer Verbindung mit der Platte 124 sein über ein elektrisch leitfähiges Material 678.
Abschirmen mindestens einer Chip-Träger-Verbindung, beispielsweise Abschirmen einer Chip-Träger-Verbindung 108a benachbart zu einer zu testenden Chip-Träger-Verbindung 108, beispielsweise einem Test-Pin 108, kann eine Technik ermöglichen, die als „Spiegel-Abschirmen” (englisch: „Mirror Guarding”) bezeichnet werden kann, und die in die vektorlosen Test einbezogen werden soll. Die Technik wird „Spiegel-Abschirmen” genannt, weil sie den äquivalenten Schaltkreis des in vektorlosem ICT-Testen (wobei ICT stehen kann für „In-Circuit Test”, deutsch: Im-Schaltkreis-Test) verwendeten Abschirmschaltkreises spiegelt. Dies wird weiter erklärt werden mit Bezug auf 8A und 8B.
Die Detektion von Kopplungskapazitäten zwischen zwei benachbarten Chip-Verbindungen 106 kann dadurch ermöglicht werden. „Spiegel-Abschirmen” ermöglicht des Detektieren von kleinen Verbindungsdefekten, wie beispielsweise Schleifendrähte, beispielsweise horizontalem Versatz, und kleiner Drahtdeformation, welche nicht detektierbar ist unter Verwendung des konventionellen ATE-Tests oder existierender vektorloser Tests.
Abschirmen durch Verbinden mit Masse wie in 1A beschrieben kann ermöglicht werden durch Verbinden einer oder mehrerer Chip-Träger-Verbindungen 108 in der Nähe der Träger-Verbindung 106, die Trägerverbindung zu testen, mit einer Massespannung. Weitere Chip-Träger-Verbindungen 108a, 108b, 108c in der Chipanordnung 114 können mit Masse verbunden sein wie gemäß 1A beschrieben. Abschirmen durch Verbinden mit Masse minimiert Rauschen von anderen Chip-Träger-Verbindungen 108a, 108b, 108c. Dieses Verfahren ist als ICT-Abschirmen bekannt. Dieses Verfahren stellt keine Sensitivität bereit zum Detektieren der Kopplungskapazität-Z1-2-Änderung aufgrund einer Drahtschleife. Ein äquivalenter Schaltkreis der Kapazitäten in dem Kapazitätstesten bezüglich Messvorrichtung 100 ist in Illustration 700 von 7A gezeigt.
Z₁, Z₂, Z₃ können jeweils die jeweilige Eingangsimpedanz der jeweiligen Chip-Träger-Verbindung 108, 108a, 108b repräsentieren.
Zc₁, Zc₂, Zc₃ können jeweils repräsentieren die Kapazitive-Impedanz-Beiträge der Chip-Träger-Verbindung 108, der Chip-Verbindung 106 und des Chips 104 bezüglich der Platte 124, beispielsweise jeweils kapazitive Impedanz, C_L, zwischen der Chip-Träger-Verbindung 108 und der Platte 124, kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124, kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124.
Z_1-2, Z_2-3 können jeweils die Kopplungskapazität zwischen Chip-zu-Chip-Träger-Verbindungen repräsentieren, beispielsweise die Kopplungskapazität zwischen Chip-zu-Chip-Träger-Verbindungen 108 und 108a, beispielsweise die kapazitive Kopplung zwischen Chip-Verbindungen 106 und 106a.
Zc₁, Zc₂, Zc₃ können signifikant beeinflusst werden durch mindestens eines von vertikalem Durchhängen (oder Verbiegen oder Durchbiegen) einer Chip-Träger-Verbindung 108 und vertikalem Durchhängen einer Chip-Verbindung 106.
Z_1-2, Z_2-3 können signifikant beeinflusst werden durch mindestens eines von einer horizontalen Schlaufe von Chip-Träger-Verbindung 108 und horizontalen Schlaufe von Chip-Verbindung 106, beispielsweise einer Drahtschlaufe.
Z₁, Z₂, Z₃ können signifikant beeinflusst werden durch eine nahezu kurzgeschlossene Energieleitung (englisch: power bar near short).
Zc₁ kann direkt gemessen werden durch Verwendung einer Messvorrichtung 100. Die Energiequelle 102, beispielsweise eine AC-Signalquelle, kann eingerichtet sein zum Versorgen eines Chips 104 mit elektrischer Energie, beispielsweise einem AC-Quellen-Signal, über eine erste Chip-Träger-Verbindung 108, beispielsweise Pin 1, beispielsweise Chip-Träger-Verbindung 108. Z₁ kann gemessen werden durch eine Erste-Chip-Träger-Verbindung-108-zu-Masse-Messung, beispielsweise einer Pin1-zu-Masse-Messung.
Kopplungskapazitäten Z_1-2 und Z_2-3 können gemessen werden unter Verwendung von mehreren Messungen mit Abschirmung zu Masse wie in Illustration 710 von 7 gezeigt, wobei die Chip-Träger-Verbindungen 108, 108a und 108b mit einer Massespannung verbunden sein können.
In einer ersten Messung können Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, und Pin 3, beispielsweise die Chip-Träger-Verbindung 108b, mit einer Massespannung verbunden sein. Eine kapazitive Impedanz zwischen Pin 1, beispielsweise Chip-Träger-Verbindung 108, und Masse, Z_M1, kann gemessen werden. Der kapazitive Beitrag zu Z_M1 kann aus parallelen Kapazitätsbeiträgen Z₁ parallel zu Z_1-2 kommend zugerechnet werden. Z_M1 = Z₁//Z_1-2 Gleichung 1.
In einer zweiten Messung können Pin 1, beispielsweise Chip-Träger-Verbindung 108, und Pin 3, beispielsweise Chip-Träger-Verbindung 108b, mit einer Massespannung verbunden sein. Eine kapazitive Impedanz zwischen Pin 2, beispielsweise Chip-Träger-Verbindung 108a, und Masse, Z_M2, kann gemessen werden, der kapazitive Beitrag zu Z_M2 kommend von parallelen kapazitiven Beiträgen Z₂ parallel zu Z_1-2 und Z₃. Z_M2 = Z₂//Z_1-2//Z₃ Gleichung 2.
In einer dritten Messung können Pin 1, beispielsweise die Chip-Träger-Verbindung 108, und Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, mit einer Massespannung verbunden sein. Eine kapazitive Impedanz zwischen Pin 3, beispielsweise Chip-Träger-Verbindung 108b, und Masse, Z_M3, kann gemessen werden. Der kapazitive Beitrag zu Z_M3 kann aus parallelen Kapazitätsbeiträgen Z₃ parallel zu Z_2-3 kommend zugerechnet werden. Z_M3 = Z₃//Z_2-3 Gleichung 3.
In einer vierten Messung kann Pin 1, beispielsweise die Chip-Träger-Verbindung 108 mit einer Massespannung verbunden sein. Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, kann gefloatet (also beispielsweise in einen hochohmigen Zustand versetzt) sein, beispielsweise kann Pin 2 in einem Leerlauf sein. Eine kapazitive Impedanz zwischen Pin 3, beispielsweise Chip-Träger-Verbindung 108b, und Masse, Z_M4, kann gemessen werden. Der kapazitive Beitrag zu Z_M4 kann aus parallelen Kapazitätsbeiträgen Z₃ parallel zu der Summe von Z_1-2 parallel zu Z₂ und Z_2-3 kommend zugerechnet werden. Z_M4 = Z₃//[(Z_1-2//Z₂) + Z_2-3] Gleichung 4.
In einer fünften Messung kann Pin 3, beispielsweise die Chip-Träger-Verbindung 108b mit einer Massespannung verbunden sein. Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, kann gefloatet (also beispielsweise in einen hochohmigen Zustand versetzt) sein, beispielsweise kann Pin 2 in einem Leerlauf sein. Eine kapazitive Impedanz zwischen Pin 1, beispielsweise Chip-Träger-Verbindung 108, und Masse, Z_M5, kann gemessen werden. Der kapazitive Beitrag zu Z_M5 kann aus parallelen Kapazitätsbeiträgen Z₁ parallel zu der Summe von Z_2-3 parallel zu Z₂ und Z_1-2 kommend zugerechnet werden. Z_M5 = Z₁//[(Z_2-3//Z₂) + Z_1-2] Gleichung 5.
Kopplungskapazitäten Z_1-2 und Z_2-3 können berechnet werden basierend auf den obigen Gleichungen 1 bis 5 nachdem 5 Messungen ausgeführt wurden. Jedoch ist Z₁ viel Größer als Z_1-2, wodurch es zu einer geringeren Signalgenauigkeit kommen kann.
Die Kopplungskapazität Z_1-2 verbessern zu können führt dazu, ein messbares Kopplungskapazität-Z_1-2-Signal detektieren zu können, welches Chip-zu-Chip-Verbindungs-118-Anomalien reflektiert.
Der äquivalente Schaltkreis des Abschirmschaltkreises, der in vektorlosem ICT-Testen verwendet wird, ist in 8A gezeigt, wobei mindestens eines von Chip-Träger-Verbindungen 108a, beispielsweise Pin 2, und Chip-Träger-Verbindung 108b, beispielsweise Pin 3, mit Masse kurzgeschlossen sein kann, während die Chip-Träger-Verbindung 108, beispielsweise Pin 1, getestet wird.
Das Abschirmen durch Verbinden mit Masse von Chip-Träger-Verbindungen 108a und 108b wie beschrieben bezüglich jeder der Messvorrichtungen 100, 200, 300, 400 und 500 kann umgeschaltet werden auf Platte 124, beispielsweise auf einen Kapazitive-Sensor-Platte-124-Eingang, wie in Messvorrichtung 600, so dass jede Messvorrichtung 100, 200, 300, 400 und 500 durch Verbinden mit Platte 124 spiegelabgeschirmt sein kann. Der äquivalente Schaltkreis des Abschirmschaltkreis durch elektrisches Kontaktieren mit Platte 124 kann repräsentiert werden durch einen in 8B gezeigten äquivalenten Schaltkreis, welcher der „Spiegel” ist des äquivalenten Schaltkreises wie in 8A gezeigt und beschrieben sein kann.
Ein äquivalenter Schaltkreis von Kapazitäten, eingeführt durch Abschirmen durch Verbinden mit Platte 124 wie in Messvorrichtung 600 gezeigt, ist in Illustration 810 von 8B gezeigt.
In dem äquivalenten Schaltkreis des in 8B gezeigten Abschirmschaltkreises kann mindestens eines von der Chip-Träger-Verbindung 108a, beispielsweise Pin 2, und Chip-Träger-Verbindung 108b, beispielsweise Pin 3, mit der Platte 124 kurzgeschlossen sein, während die Chip-Träger-Verbindung 108, beispielsweise Pin 1, getestet wird.
Z₁, Z₂, Z₃ können jeweils die jeweilige Eingangsimpedanz der jeweiligen Chip-Träger-Verbindung 108, 108a, 108b repräsentieren.
Zc₁, Zc₂, Zc₃ können jeweils repräsentieren die Kapazitive-Impedanz-Beiträge der Chip-Träger-Verbindung 108, der Chip-Verbindung 106 und des Chips 104 bezüglich der Platte 124, beispielsweise jeweils kapazitive Impedanz, C_L, zwischen der Chip-Träger-Verbindung 108 und der Platte 124, kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124, kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124.
Z_1-2, Z_2-3 können jeweils die Kopplungskapazität zwischen Chip-zu-Chip-Träger-Verbindungen repräsentieren, beispielsweise die Kopplungskapazität zwischen Chip-zu-Chip-Träger-Verbindungen 108 und 108a, beispielsweise die kapazitive Kopplung zwischen Chip-Verbindungen 106 und 106a.
Zc₁, Zc₂, Zc₃ können signifikant beeinflusst werden durch mindestens eines von vertikalem Durchhängen (oder Verbiegen oder Durchbiegen) einer Chip-Träger-Verbindung 108 und vertikalem Durchhängen einer Chip-Verbindung 106.
Z_1-2, Z_2-3 können signifikant beeinflusst werden durch mindestens eines von einer horizontalen Schlaufe von Chip-Träger-Verbindung 108 und horizontalen Schlaufe von Chip-Verbindung 106, beispielsweise einer Drahtschlaufe.
Z₁, Z₂, Z₃ können signifikant beeinflusst werden durch eine nahezu kurzgeschlossene Energieleitung (englisch: power bar near short).
Zc₁ kann direkt gemessen werden durch Verwendung einer Messvorrichtung 100, beispielsweise kann die Energiequelle 102 eingerichtet sein zum Versorgen eines Chips 104 mit elektrischer Energie, beispielsweise einer AC-Energie, beispielsweise einem AC-Quellen-Signal, über eine erste Chip-Träger-Verbindung 108, beispielsweise Pin 1. Z₁ kann gemessen werden durch eine Erste-Chip-Träger-Verbindung-108-zu-Masse-Messung, beispielsweise einer Pin1-zu-Masse-Messung.
Zc₁ kann direkt gemessen werden durch Verwendung einer Messvorrichtung 100, beispielsweise kann die Energiequelle 102 eingerichtet sein zum Versorgen eines Chips 104 mit elektrischer Energie, beispielsweise einer AC-Energie, beispielsweise einem AC-Quellen-Signal, über eine erste Chip-Träger-Verbindung 108, beispielsweise Pin 1. Mindestens eine weitere Chip-Träger-Verbindung 108a kann mit der Platte 124 verbunden sein.
In einer ersten Messung können Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, und Pin 3, beispielsweise die Chip-Träger-Verbindung 108b, mit der Platte 124 verbunden sein, beispielsweise mit der Platte 124 an einem Punkt C kurzgeschlossen sein. Eine kapazitive Impedanz zwischen Pin 1, beispielsweise Chip-Träger-Verbindung 108, und Platte 124 an Punkt C, Z'_M1, kann gemessen werden. Der kapazitive Beitrag zu Z'_M1 kann aus parallelen Kapazitätsbeiträgen Z_C1 parallel zu Z_1-2 kommend zugerechnet werden. Z'_M1 = Z_C1//Z_1-2 Gleichung 6.
In einer zweiten Messung können Pin 1, beispielsweise Chip-Träger-Verbindung 108, und Pin 3, beispielsweise Chip-Träger-Verbindung 108b, mit der Platte 124 verbunden sein, beispielsweise mit der Platte 124 an einem Punkt C kurzgeschlossen sein. Eine kapazitive Impedanz zwischen Pin 2, beispielsweise Chip-Träger-Verbindung 108a, und der Platte an Punkt C, Z'_M2, kann gemessen werden, der kapazitive Beitrag zu Z'_M2 kommend von parallelen kapazitiven Beiträgen Zc₂ parallel zu Z_1-2 und Z₃. Z'_M2 = Z_C2//Z_1-2//Z_2-3 Gleichung 7.
In einer dritten Messung können Pin 1, beispielsweise die Chip-Träger-Verbindung 108, und Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, mit der Platte 124 verbunden sein, beispielsweise mit der Platte 124 an einem Punkt C kurzgeschlossen sein. Eine kapazitive Impedanz zwischen Pin 3, beispielsweise Chip-Träger-Verbindung 108b, und der Platte an Punkt C, Z'_M3, kann gemessen werden. Der kapazitive Beitrag zu Z'_M3 kann aus parallelen Kapazitätsbeiträgen Z_C3 parallel zu Z_2-3 kommend zugerechnet werden. Z'_M3 = Z_C3//Z_2-3 Gleichung 8.
In einer vierten Messung kann Pin 1, beispielsweise die Chip-Träger-Verbindung 108 mit der Platte 124 verbunden sein, beispielsweise mit der Platte 124 an einem Punkt C kurzgeschlossen sein. Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, kann gefloatet (also beispielsweise in einen hochohmigen Zustand versetzt) sein, beispielsweise kann Pin 2 in einem Leerlauf sein. Eine kapazitive Impedanz zwischen Pin 3, beispielsweise Chip-Träger-Verbindung 108b, und der Platte 124 an einem Punkt C, Z'_M4, kann gemessen werden. Der kapazitive Beitrag zu Z'_M4 kann aus parallelen Kapazitätsbeiträgen Z_C3 parallel zu der Summe von Z_1-2 parallel zu Z₂ und Z_2-3 kommend zugerechnet werden. Z'_M4 = Z_C3//[(Z_1-2//Z₂) + Z_2-3] Gleichung 9.
In einer fünften Messung kann Pin 3, beispielsweise die Chip-Träger-Verbindung 108b mit der Platte 124 verbunden sein, beispielsweise mit der Platte 124 an einem Punkt C kurzgeschlossen sein. Pin 2, beispielsweise die Chip-Träger-Verbindung 108a, kann gefloatet (also beispielsweise in einen hochohmigen Zustand versetzt) sein, beispielsweise kann Pin 2 in einem Leerlauf sein. Eine kapazitive Impedanz zwischen Pin 1, beispielsweise Chip-Träger-Verbindung 108, und der Platte 124 an einem Punkt C, Z'_M5, kann gemessen werden. Der kapazitive Beitrag zu Z'_M5 kann aus parallelen Kapazitätsbeiträgen Z_C1 parallel zu der Summe von Z_2-3 parallel zu Z₂ und Z_1-2 kommend zugerechnet werden. Z'_M5 = Z_C1//[(Z_2-3//Z₂) + Z_1-2] Gleichung 10.
Kopplungskapazitäten Z_1-2 und Z_2-3 können berechnet werden basierend auf den obigen Gleichungen 6 bis 10 nachdem 5 Messungen ausgeführt wurden. Da Z_C1 und Z_1-2 einen ähnlichen Bereich von Kapazitätswerten haben, beispielsweise können Z_C1 und Z_1-2 in der gleichen Größenordnung sein, kann das Ergebnis von Abschirmen durch Verbinden mit Platte 124 sensitiver sein verglichen mit Abschirmen durch Erden (ICT-Abschirmen). In anderen Worten kann das gemessene Signal sensitiver sein für Kopplungskapazitäten Z_1-2 und Z_2-3. Dadurch können Anomalien in der Chip-Verbindung 106, insbesondere Schleifendefekte, beispielsweise horizontale Verschiebungen in Chip-Verbindungen 106, welche zu Änderungen in Kopplungskapazitäten Z_1-2 und Z_2-3 beitragen, ermittelbar sein, genauso wie Verbesserungen in dem ermittelten Signal erzielt werden können.
Der Detektionsschaltkreis 126 des Detektionsabschnitts 122 kann eingerichtet sein zum Detektieren mindestens eines von einer Gruppe bestehend aus dem Folgenden: kapazitive Impedanz zwischen der Chipanordnung 114 und der Platte 124, kapazitive Impedanz, C_D, zwischen dem Chip 104 und der Platte 124, kapazitive Impedanz, C_W, zwischen der Chip-Verbindung 106 und der Platte 124, kapazitive Impedanz, C_L, zwischen der Träger-Verbindung 108 und der Platte 124, Kopplungskapazität zwischen zwei benachbarten Chip-zu-Chip-Träger-Verbindungen 118, 118a, 118b, Kopplungskapazität zwischen zwei benachbarten Chip-Träger-Verbindungen 108, 108a, 108b, und Kopplungskapazität zwischen zwei benachbarten Chip-Verbindungen 106, 106a, 106b.
Gemäß einer Ausführungsform kann die Platte 124 der Messvorrichtung 600 modifiziert werden, um die Platte 224 der Messvorrichtung 200 zu enthalten. Mindestens eine Chip-Träger-Verbindung 108 kann in elektrischer Verbindung mit der Platte 224 sein. Alle bezüglich der Platte 224 bezüglich der Messvorrichtung 200 beschriebenen Merkmale sind auch auf die Messvorrichtung 600 anwendbar.
Gemäß einer Ausführungsform kann die Messvorrichtung 600 modifiziert werden, um die obere Abschirmplatte 346, die in der Messvorrichtung 300 enthalten ist und oben beschrieben ist, zu enthalten. Mindestens eine Chip-Träger-Verbindung 108 kann in elektrischer Verbindung mit der Platte 124 sein. Alle bezüglich der oberen Abschirmplatte 346 bezüglich der Messvorrichtung 300 beschriebenen Merkmale sind auch auf die Messvorrichtung 600 anwendbar.
Gemäß einer Ausführungsform kann die Messvorrichtung 600 modifiziert werden, um die untere Abschirmplatte 448, die in der Messvorrichtung 400 enthalten ist und oben beschrieben ist, zu enthalten. Mindestens eine Chip-Träger-Verbindung 108 kann in elektrischer Verbindung mit der Platte 124 sein. Alle bezüglich der unteren Abschirmplatte 448 bezüglich der Messvorrichtung 400 beschriebenen Merkmale sind auch auf die Messvorrichtung 600 anwendbar.
Gemäß einer Ausführungsform kann die Messvorrichtung 600 modifiziert werden, um die obere Abschirmplatte 346 und die untere Abschirmplatte 448, die in der Messvorrichtung 500 enthalten sind und oben beschrieben sind, zu enthalten. Mindestens eine Chip-Träger-Verbindung 108 kann in elektrischer Verbindung mit der Platte 124 sein. Alle bezüglich der obere Abschirmplatte 346 und der unteren Abschirmplatte 448 bezüglich der Messvorrichtung 400 beschriebenen Merkmale sind auch auf die Messvorrichtung 600 anwendbar.
Durch die Verbesserung von gezielten Beiträgen zu Z_C1 unter Verwendung der Messvorrichtungen 100, 200, 300, 400 und 500 wie denjenigen in 1, 2, 3, 4 und 5 offenbarten, kann ein Signal, auf das abgezielt werden soll, beispielsweise C_W beitragend zum Signal Z_C1, maximiert werden, während andere Beiträge zum Signal Z_C1, auf die nicht abgezielt werden soll, beispielsweise C_L, beispielsweise C_D, minimiert werden.
9A zeigt eine Röntgenstrahlen-Nahaufnahme für eine als #4 bezeichnete Vorrichtung. Illustration 900 zeigt eine Röntgenstrahlen-Nahaufnahme von Chip-zu-Chip-Verbindungen, beispielsweise Pin 37 und 38. Illustration 910 zeigt eine Röntgenstrahlen-Nahaufnahme von Chip-zu-Chip-Verbindungen, beispielsweise Pin 107 und 108. Die Anomalien von mindestens einem von Pin 37, 38, 107 und 108 von Vorrichtung #4 können eine Träger-Verbindung 108, beispielsweise einen Leadfinger (oder einen Leadframefinger), der horizontal durchgebogen ist, und der eine Drahtschleife zeigt, enthalten.
9B zeigt eine Röntgenstrahlen-Nahaufnahme für eine als #5 bezeichnete Vorrichtung. Illustration 920 zeigt eine Röntgenstrahlen-Nahaufnahme von Chip-zu-Chip-Verbindungen, beispielsweise Pin 26, beispielsweise Pin 57 und 58. Die Anomalien von mindestens einem von Pin 57 und 58 von Vorrichtung #5 können eine Träger-Verbindung 108, beispielsweise einen Leadfinger (oder einen Leadframefinger), der horizontal durchgebogen ist, enthalten.
Illustration 930 von 9C zeigt die gemessene Kapazität aufgetragen über die Pin-Nummer für Vorrichtung #4 und Vorrichtung #5 mit bekannten Anomalien, und Referenzvorrichtungen #ref1 und #ref2, gemessen unter Verwendung der Messvorrichtung 100 gemäß einer Ausführungsform.
Die Anomalien eines horizontalen Durchbiegens und Drahtschleifen (in anderen Worten: Drahtschlaufen) demonstrieren eine kleine Fehlersignatur von Vorrichtung #4 verglichen mit den Referenzvorrichtungen #ref1 und #ref2. Das Signal sollte durch Spiegelabschirmen verbessert werden. Die Anomalien eines vertikalen Durchbiegens eines Leadframes von Vorrichtung #5 demonstrieren eine starke Fehlersignatur.
10 zeigt ein Verfahren 1000 zum Messen einer Chip-zu-Chip-Träger-Verbindung, das Verfahren enthaltend:
Einrichten einer Energieversorgung, beispielsweise eine AC-Signalquelle, zum Versorgen eines Chips mit elektrischer Energie, beispielsweise einem elektrischen Signal, beispielsweise einem AC-Quellsignal, über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung (in 1010);
Empfangen einer Chipanordnung durch einen Chipanordnungsempfangsabschnitt, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen (in 1020);
Verwenden eines Detektionsabschnitts, enthaltend eine Platte und einen Detektionsschaltkreis, gekoppelt mit der Platte, zum Detektieren eines elektrischen Signals von der Platte, während mindestens ein Teil der Chipanordnung mit der Platte abgedeckt wird (in 1030); und
elektrisch Verbinden mindestens einer Chip-Träger-Verbindung mit der Platte (in 1040).
Illustration 1100 von 11 zeigt eine Computeranordnung 1158, eingerichtet zum Ausführen von Anweisungen zum Messen einer Chip-zu-Chip-Träger-Verbindung, enthaltend:
Ausführen von Anweisungen zum Einrichten einer Energieversorgung, beispielsweise eine AC-Signalquelle, zum Versorgen eines Chips mit elektrischer Energie, beispielsweise mit einem elektrischen Signal, beispielsweise einem AC-Quellsignal, über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung;
Ausführen von Anweisungen zum Empfangen einer Chipanordnung durch einen Chipanordnungsempfangsabschnitt, die Chipanordnung enthaltend einen Chip und einen oder mehrere Chip-zu-Chip-Träger-Verbindungen;
Ausführen von Anweisungen zum Verwenden eines Detektionsabschnitts, enthaltend eine Platte und einen Detektionsschaltkreis, gekoppelt mit der Platte, zum Detektieren eines elektrischen Signals von der Platte, während mindestens ein Teil von mindestens einem von dem Chip, dem Chip-Träger und der Chip-zu-Chip-Träger-Verbindung mit der Platte abgedeckt wird; und
Ausführen von Anweisungen zum mindestens einen Teil von dem mindestens einen von dem Chip, dem Chip-Träger und der Chip-zu-Chip-Träger-Verbindung durch die Platte unbedeckt Lassen.
Die Computeranordnung 1158 kann in elektrischer Verbindung sein mit dem Detektionsschaltkreis 126. Die Computeranordnung 1158 kann enthalten einen Verarbeitungsschaltkreis 1162, beispielsweise eine zentrale Verarbeitungseinheit (Central Processing Unit, CPU), zum Verarbeiten von Signaldaten von dem Detektionsschaltkreis 126. Der Verarbeitungsschaltkreis 1162 kann mit einem Steuerungsschaltkreis 1164 verbunden sein. Der Verarbeitungsschaltkreis 1162 kann einen Steuerungsschaltkreis 1164 enthalten. Der Verarbeitungsschaltkreis 1162 kann mit mindestens einem Speicher, beispielsweise einem Speicherschaltkreis 1166, beispielsweise einem RAM-Schaltkreis, beispielsweise einem Speicherschaltkreis 1168, beispielsweise einem ROM-Schaltkreis, verbunden sein. Der Verarbeitungsschaltkreis 1162 kann mit mindestens einem von dem Steuerungsschaltkreis 1164, dem Speicherschaltkreis 1166 und dem Speicherschaltkreis 1164 durch einen Busschaltkreis 1162, beispielsweise einen Systembus, verbunden sein.
Der Steuerungsschaltkreis 1164 kann eingerichtet sein zum Verarbeiten von Steuerungsinstruktionen zum Messen einer Chip-zu-Chip-Träger-Verbindung, enthaltend:
Verarbeiten von Steuerungsinstruktionen zum Einrichten einer Energieversorgung, beispielsweise eine AC-Signalquelle, zum Versorgen eines Chips mit elektrischer Energie, beispielsweise mit einem elektrischen Signal, beispielsweise einem AC-Quellsignal, über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung;
Verarbeiten von Steuerungsinstruktionen zum Empfangen einer Chipanordnung durch einen Chipanordnungsempfangsabschnitt, die Chipanordnung enthaltend einen Chip und einen oder mehrere Chip-zu-Chip-Träger-Verbindungen;
Verarbeiten von Steuerungsinstruktionen zum Verwenden eines Detektionsabschnitts, enthaltend eine Platte und einen Detektionsschaltkreis, gekoppelt mit der Platte, zum Detektieren eines elektrischen Signals von der Platte, während mindestens ein Teil von mindestens einem von dem Chip, dem Chip-Träger und der Chip-zu-Chip-Träger-Verbindung mit der Platte abgedeckt wird; und
Verarbeiten von Steuerungsinstruktionen zum mindestens einen Teil von dem mindestens einen von dem Chip, dem Chip-Träger und der Chip-zu-Chip-Träger-Verbindung durch die Platte unbedeckt Lassen.
Verschiedene Ausführungsformen stellen eine Messvorrichtung bereit, enthaltend: eine Energieversorgung, eingerichtet zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; einen Chipanordnungsempfangsabschnitt, eingerichtet zum Empfangen einer Chipanordnung, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; einen Detektionsabschnitt, enthaltend: eine Platte; einen Detektionsschaltkreis, gekoppelt mit der Platte und eingerichtet zum Detektieren eines elektrischen Signals von der Platte; wobei die Platte eingerichtet ist so, dass sie mindestens einen Teil der Chipanordnung abdeckt; und wobei die mindestens eine Chip-Träger-Verbindung in elektrischer Verbindung mit der Platte ist.
Gemäß einer Ausführungsform kann die Energieversorgung enthalten eine AC-Signalquelle, eingerichtet zum Versorgen eines Chips mit einem AC-Elektrischen-Signal.
Gemäß einer Ausführungsform kann die Platte eingerichtet sein so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen abdeckt.
Gemäß einer Ausführungsform kann der Chip einen Halbleiterchip enthalten.
Gemäß einer Ausführungsform kann jede Chip-zu-Chip-Träger-Verbindung enthalten eine Chip-Träger-Verbindung, verbunden mit dem Chip über eine Chip-Verbindung.
Gemäß einer Ausführungsform kann die Chip-Träger-Verbindung enthalten mindestens einen Teil von einem oder mehreren aus der folgenden Gruppe von Chip-Träger-Verbindungen, die Gruppe bestehend aus: einem Leadframe, einer elektrisch leitenden Leitung, einer Metallleitung in einem Substrat, einem elektrisch leitfähigen Draht, einem Drahtbond, einem Flip-Chip-Bump, einem Durch-Silizium-Via TSV, einem Durch-Form-Via TMV, einer Chip-Packung-Verbindung.
Gemäß einer Ausführungsform kann die Chip-Verbindung enthalten ein elektrisch leitfähiges Material.
Gemäß einer Ausführungsform kann die mindestens eine Chip-Träger-Verbindung mit der Platte kurzgeschlossen ist.
Gemäß einer Ausführungsform kann die Energieversorgung eingerichtet sein zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer ersten Chip-Verbindung und einer ersten Chip-Träger-Verbindung und die mindestens eine weitere Chip-Träger-Verbindung kann mit der Platte verbunden sein.
Gemäß einer Ausführungsform kann der Detektionsschaltkreis eingerichtet sein zum Detektieren mindestens eines von einer Gruppe von Signalen bestehend aus dem Folgenden: kapazitive Impedanz zwischen der Chipanordnung und der Platte, kapazitive Impedanz zwischen dem Chip und der Platte, kapazitive Impedanz zwischen der Chip-Verbindung und der Platte, kapazitive Impedanz zwischen der Träger-Verbindung und der Platte, Kopplungskapazität zwischen zwei benachbarten Chip-Träger-Verbindungen, und Kopplungskapazität zwischen zwei benachbarten Chip-Verbindungen.
Gemäß einer Ausführungsform kann die Platte eingerichtet sein so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen abdeckt, und so, dass mindestens ein Teil des Chips und des Chip-Trägers durch die Platte unbedeckt sind.
Gemäß einer Ausführungsform kann die Platte eingerichtet sein, ein Material oder mehrere der Materialien aus der folgenden Gruppe von Materialien zu enthalten, die Gruppe bestehend aus: Au, Cu, Ag, Al, Ti, Fe, Ni, Messingstahl, V2A-Stahl, NiP, CuAu, CuAg, CuNi.
Gemäß einer Ausführungsform kann die Platte enthalten eines oder mehreres aus der folgenden Gruppe von Platten, die Gruppe bestehend aus: einer zweidimensionalen Platte, einer dreidimensionalen Platte, einer Platte mit einem entfernten zentralen Abschnitt, einer rechteckigen Ringplatte und einer kreisförmigen Ringplatte.
Gemäß einer Ausführungsform kann die Messvorrichtung ferner enthalten eine obere Abschirmungsplatte, gebildet zwischen der Chipanordnung und der Platte.
Gemäß einer Ausführungsform kann die obere Abschirmungsplatte eingerichtet sein so, dass sie mindestens einen Teil des Chips, des Chip-Trägers und der Chip-zu-Chip-Träger-Verbindung von der Platte abschirmt, und so, dass mindestens ein Teilbereich des Chips, des Chip-Trägers und der Chip-Träger-Verbindung nicht von der Platte durch die obere Abschirmungsplatte abgeschirmt ist.
Gemäß einer Ausführungsform kann die obere Abschirmungsplatte eingerichtet sein so, dass sie mindestens einen Teil des Chips und der Chip-Träger-Verbindung von der Platte abschirmt, und so, dass die Chip-Verbindung nicht von der Platte durch die obere Abschirmungsplatte abgeschirmt ist.
Gemäß einer Ausführungsform kann die obere Abschirmungsplatte ein elektrisch leitfähiges Material enthalten.
Gemäß einer Ausführungsform kann die Messvorrichtung ferner enthalten eine untere Abschirmungsplatte, gebildet auf der gegenüberliegenden Seite der Chipanordnung von der Prüfplatte.
Gemäß einer Ausführungsform kann die untere Abschirmungsplatte so eingerichtet sein, dass sie auf der gegenüberliegenden Seite einer Chip-Verbindung von der Prüfplatte angeordnet ist.
Gemäß einer Ausführungsform kann die untere Abschirmungsplatte ein elektrisch leitfähiges Material enthalten.
Gemäß einer Ausführungsform kann die mindestens eine Chip-Träger-Verbindung in elektrischem Kontakt mit der Platte sein über einen elektrisch leitfähigen Draht.
Gemäß einer Ausführungsform kann die Messvorrichtung ferner enthalten einen Multiplexerschaltkreis zum Auswählen elektrischer Signale von der Platte.
Gemäß einer Ausführungsform kann die Messvorrichtung ferner enthalten einen Verarbeitungsschaltkreis zum Verarbeiten von einem durch den Detektionsschaltkreis detektierten elektrischen Signal oder mehreren durch den Detektionsschaltkreis detektierten elektrischen Signalen.
Gemäß einer Ausführungsform ein Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung bereitgestellt werden, das Verfahren enthalten: Einrichten einer Energieversorgung zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; Empfangen einer Chipanordnung durch einen Chipanordnungsempfangsabschnitt, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; Verwenden eines Detektionsabschnitts, enthaltend eine Platte und einen Detektionsschaltkreis, gekoppelt mit der Platte, zum Detektieren eines elektrischen Signals von der Platte, während mindestens ein Teil der Chipanordnung mit der Platte abgedeckt wird; und elektrisch Verbinden einer Chip-Träger-Verbindung mit der Platte.
Verschiedene Ausführungsformen stellen eine Messvorrichtung bereit zum Ermitteln von Anomalien bei Verbindungen, enthaltend beinahe kurzgeschlossene Drähte, beinahe kurzgeschlossene Anschlüsse, vertikal verschobene Drähte, vertikal durchhängende Drähte, Schleifendrähte und horizontal verschobene Drähte, durch ein Verbessern einer Kopplungskapazität von horizontal verschobenen Drähten.
Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben worden ist, sollte von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie durch die angefügten Ansprüche definiert, abzuweichen. Der Bereich der Erfindung wird somit durch die angefügten Ansprüche bestimmt, und es ist daher beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.

Claims

Messvorrichtung (100), aufweisend: eine Energieversorgung (102), eingerichtet zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung; einen Chipanordnungsempfangsabschnitt (112), eingerichtet zum Empfangen einer Chipanordnung, die Chipanordnung aufweisend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen; einen Detektionsabschnitt (122), aufweisend: eine Platte (124); einen Detektionsschaltkreis (126), gekoppelt mit der Platte und eingerichtet zum Detektieren eines elektrischen Signals von der Platte; wobei die Platte (124) eingerichtet ist so, dass sie mindestens einen Teil der Chipanordnung abdeckt; und wobei die mindestens eine Chip-Träger-Verbindung in elektrischer Verbindung mit der Platte ist.
Messvorrichtung gemäß Anspruch 1, wobei die Energieversorgung (102) aufweist eine AC-Signalquelle, eingerichtet zum Versorgen eines Chips mit einem AC-Elektrischen-Signal.
Messvorrichtung gemäß Anspruch 1 oder 2, wobei die Platte (124) eingerichtet ist so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen abdeckt.
Messvorrichtung gemäß einem der Ansprüche 1 bis 3, wobei der Chip einen Halbleiterchip aufweist.
Messvorrichtung gemäß einem der Ansprüche 1 bis 4, wobei jede Chip-zu-Chip-Träger-Verbindung aufweist eine Chip-Träger-Verbindung, verbunden mit dem Chip über eine Chip-Verbindung.
Messvorrichtung gemäß einem der Ansprüche 1 bis 5, wobei die Chip-Träger-Verbindung aufweist mindestens einen Teil von einem oder mehreren aus der folgenden Gruppe von Chip-Träger-Verbindungen, die Gruppe bestehend aus: einem Leadframe, einer elektrisch leitenden Leitung, einer Metallleitung in einem Substrat, einem elektrisch leitfähigen Draht, einem Drahtbond, einem Flip-Chip-Bump, einem Durch-Silizium-Via TSV, einem Durch-Form-Via TMV, einer Chip-Packung-Verbindung.
Messvorrichtung gemäß einem der Ansprüche 1 bis 6, wobei die Chip-Verbindung aufweist ein elektrisch leitfähiges Material.
Messvorrichtung gemäß einem der Ansprüche 1 bis 7, wobei die mindestens eine Chip-Träger-Verbindung mit der Platte (124) kurzgeschlossen ist.
Messvorrichtung gemäß einem der Ansprüche 1 bis 8, wobei die Energieversorgung (102) eingerichtet ist zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer ersten Chip-Verbindung und einer ersten Chip-Träger-Verbindung und wobei mindestens eine weitere Chip-Träger-Verbindung mit der Platte verbunden ist.
Messvorrichtung gemäß einem der Ansprüche 1 bis 9, wobei der Detektionsschaltkreis (126) eingerichtet ist zum Detektieren mindestens eines von einer Gruppe von Signalen bestehend aus dem Folgenden: kapazitive Impedanz zwischen der Chipanordnung und der Platte, kapazitive Impedanz zwischen dem Chip und der Platte, kapazitive Impedanz zwischen der Chip-Verbindung und der Platte, kapazitive Impedanz zwischen der Träger-Verbindung und der Platte, Kopplungskapazität zwischen zwei benachbarten Chip-Träger-Verbindungen, und Kopplungskapazität zwischen zwei benachbarten Chip-Verbindungen.
Messvorrichtung gemäß einem der Ansprüche 1 bis 10, wobei die Platte (124) eingerichtet ist so, dass sie mindestens einen Teil der Mehrzahl von Chip-zu-Chip-Träger-Verbindungen abdeckt, und so, dass mindestens ein Teil des Chips und des Chip-Trägers durch die Platte unbedeckt sind.
Messvorrichtung gemäß einem der Ansprüche 1 bis 11, wobei die Platte (124) eingerichtet ist, ein Material oder mehrere der Materialien aus der folgenden Gruppe von Materialien aufzuweisen, die Gruppe bestehend aus: Au, Cu, Ag, Al, Ti, Fe, Ni, Messingstahl, V2A-Stahl, NiP, CuAu, CuAg, CuNi.
Messvorrichtung gemäß einem der Ansprüche 1 bis 12, wobei die Platte (124) aufweist eines oder mehreres aus der folgenden Gruppe von Platten, die Gruppe bestehend aus: einer zweidimensionalen Platte, einer dreidimensionalen Platte, einer Platte mit einem entfernten zentralen Abschnitt, einer rechteckigen Ringplatte und einer kreisförmigen Ringplatte.
Messvorrichtung gemäß einem der Ansprüche 1 bis 13, ferner aufweisend eine obere Abschirmungsplatte (346), gebildet zwischen der Chipanordnung und der Platte (124).
Messvorrichtung gemäß einem der Ansprüche 1 bis 14, wobei die obere Abschirmungsplatte (346) eingerichtet ist so, dass sie mindestens einen Teil des Chips, des Chip-Trägers und der Chip-zu-Chip-Träger-Verbindung von der Platte (124) abschirmt, und so, dass mindestens ein Teilbereich des Chips, des Chip-Trägers und der Chip-Träger-Verbindung nicht von der Platte durch die obere Abschirmungsplatte (346) abgeschirmt ist.
Messvorrichtung gemäß Anspruch 13, wobei die obere Abschirmungsplatte (346) eingerichtet ist so, dass sie mindestens einen Teil des Chips und der Chip-Träger-Verbindung von der Platte (124) abschirmt, und so, dass die Chip-Verbindung nicht von der Platte durch die obere Abschirmungsplatte abgeschirmt ist.
Messvorrichtung gemäß Anspruch 13, wobei die obere Abschirmungsplatte (346) ein elektrisch leitfähiges Material aufweist.
Messvorrichtung gemäß einem der Ansprüche 1 bis 17, ferner aufweisend: eine untere Abschirmungsplatte (448), gebildet auf der gegenüberliegenden Seite der Chipanordnung von der Prüfplatte (124).
Messvorrichtung gemäß Anspruch 17, wobei die untere Abschirmungsplatte (448) so eingerichtet ist, dass sie auf der gegenüberliegenden Seite einer Chip-Verbindung von der Prüfplatte (124) angeordnet ist.
Messvorrichtung gemäß Anspruch 17, wobei die untere Abschirmungsplatte (448) ein elektrisch leitfähiges Material aufweist.
Messvorrichtung gemäß einem der Ansprüche 1 bis 20, wobei die mindestens eine Chip-Träger-Verbindung in elektrischem Kontakt mit der Platte ist über einen elektrisch leitfähigen Draht.
Messvorrichtung gemäß einem der Ansprüche 1 bis 21, ferner aufweisend: einen Multiplexerschaltkreis zum Auswählen elektrischer Signale von der Platte.
Messvorrichtung gemäß einem der Ansprüche 1 bis 22, ferner aufweisend: einen Verarbeitungsschaltkreis zum Verarbeiten von einem durch den Detektionsschaltkreis detektierten elektrischen Signal oder mehreren durch den Detektionsschaltkreis detektierten elektrischen Signalen.
Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung, das Verfahren aufweisend: Einrichten einer Energieversorgung zum Versorgen eines Chips mit elektrischer Energie über mindestens eines von einer Chip-Verbindung und einer Chip-Träger-Verbindung (1010); Empfangen einer Chipanordnung durch einen Chipanordnungsempfangsabschnitt, die Chipanordnung enthaltend einen Chip und eine Mehrzahl von Chip-zu-Chip-Träger-Verbindungen (1020); Verwenden eines Detektionsabschnitts, enthaltend eine Platte und einen Detektionsschaltkreis, gekoppelt mit der Platte, zum Detektieren eines elektrischen Signals von der Platte, während mindestens ein Teil der Chipanordnung mit der Platte abgedeckt wird (1030); und elektrisch Verbinden einer Chip-Träger-Verbindung mit der Platte (1040).