CN109868459A - 一种半导体设备 - Google Patents
一种半导体设备 Download PDFInfo
- Publication number
- CN109868459A CN109868459A CN201711266540.4A CN201711266540A CN109868459A CN 109868459 A CN109868459 A CN 109868459A CN 201711266540 A CN201711266540 A CN 201711266540A CN 109868459 A CN109868459 A CN 109868459A
- Authority
- CN
- China
- Prior art keywords
- chamber
- deposition chambers
- gas
- plasma source
- remote plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种半导体设备，包括：沉积腔室，用于对衬底进行沉积工艺，形成沉积层；表面处理腔室，用于对沉积层进行表面钝化或刻蚀工艺处理；远程等离子体源，共用于沉积腔室和表面处理腔室，用于向表面处理腔室通入第一等离子体，以对沉积层进行表面钝化处理或刻蚀工艺，以及用于对沉积腔室通入第二等离子体，以对沉积腔室进行清洗。本发明通过设置单独的表面处理腔室进行表面钝化工艺，可简化现有沉积工艺腔室结构，拓宽沉积工艺和表面处理工艺的工艺窗口，并通过使沉积腔室和表面表面处理腔室共用一个远程等离子体源，可提升远程等离子体源的利用率，降低表面钝化或刻蚀工艺腔室的整体成本。
Description
技术领域
本发明涉及半导体设备技术领域，更具体地，涉及一种用于钨填充接触孔工艺中的半导体设备。
背景技术
随着集成电路工艺进入深亚微米阶段,后端的金属互连大多采用铜互连技术。但由于铜的扩散问题,接触孔工艺还是采用钨填充技术。随着线宽的缩小,钨填充技术面临的挑战也越来越大。生产应用中,经常会发生接触孔钨填充有空洞问题。大的空洞会导致上层的铜金属扩散到器件内部,导致器件失效。因此,为了保证器件的稳定可靠,改善钨的阶梯覆盖率及减小接触孔的间隙就显得非常紧迫和重要。
在钨填充技术中，钨化学气相沉积工艺(WCVD)因为有很好的台阶覆盖率，被广泛用于大规模集成电路做金属层间的通孔(Via)和垂直接触的接触孔(Contact)的填充。钨化学气相沉积工艺是热反应工艺，淀积过程主要可以分为两个部分：成核过程和大量淀积过程。
在成核过程中，利用WF6和SiH4、H2反应，生成一薄层的钨，作为后续大量沉积时的种子层，其反应化学方程式为：
2WF6+3SiH4→2W(s)+3SiF4+6H2
成核过程的均匀性和生长速率，取决于成核之前硅片是否被充分加热；而成核过程又对整个化学气相淀积的钨的均匀性、应力和表面粗糙度有重大的影响，是钨化学气相沉积过程中极其重要的一步。
在大量淀积过程中，WF6被H2还原，形成钨薄膜，其反应的化学方程式为：
WF6+3H2→W+6HF
在常规的钨沉积工艺中，一般是把处于沉积反应腔室中的衬底加热至预定工艺温度，并且沉积含钨材料的薄层，该薄层作为后期钨沉积的种子层或核化层。目前，该钨的种子层或核化层一般都采用ALD工艺完成(ALD W)，因为要求该层具有很好的保形性。然后将剩余的钨主体层(Bluk)沉积到核化层上(CVD W)。通常，钨材料是由氟化钨与氢气的还原反应形成，使钨沉积到接触孔内及其表面之上。
然而，将钨材料沉积到小尺寸尤其是高深宽比的接触孔中，很容易在填充后的接触孔中形成缝隙或狭缝。如图1a-c所示，其显示未经表面钝化处理的接触孔钨填充状态。对接触孔10进行ALD W沉积后，在之后直接进行CVD W沉积时，在填充后的接触孔中形成了缝隙(狭缝)11。大的缝隙会导致高电阻、污染、填充材料的损耗，使集成电路的性能降低。并且，缝隙很容易在之后的化学-机械平坦化处理期间打开。
为了保证钨材料在高深宽比的接触孔中填充良好，一般要在沉积完第一层W薄膜后，也就是用ALD工艺沉积完W种子层或核化层后，对接触孔的表面和孔口位置进行表面钝化处理，保证在后期采用CVD工艺沉积W材料时优先填充接触孔底部。如图2a-e所示，对接触孔10依次进行ALD W沉积、表面抑制(钝化)处理后，再进行CVD W沉积时，W将优先填充接触孔底部，从而避免了在接触孔内出现缝隙。
现有技术中通常采用两种方案来对接触孔的表面和孔口位置进行表面钝化处理。其中，采用第一种方案时，为了能够在ALD沉积W种子层或核化层后对其表面进行钝化处理，在原有的ALD反应腔室上增加了CCP(射频容性耦合等离子体)放电模式的等离子体放电系统。一种典型的容性耦合PEALD反应腔室100的具体结构可如图3所示：远程等离子体源(RPS)110通过主管道121直接与气体分配板(showerhead)111连接。射频馈入115将射频直接加载在气体分配板111上；气体分配板111既是上电极结构，同时还具有对工艺气体匀流的作用。反应气体、清扫气体通过反应气体/清扫气体管道112通入主管道121。气体分配板111周围通过绝缘环125与腔室上盖119相连。气体分配板上方通过覆盖在腔室上盖上的绝缘板117与外界隔离。基座114位于气体分配板下方的反应腔室内；基座114用于放置衬底，可通过转轴122连接驱动电机。在基座周围设有约束环116，约束环用于将RPS产生的等离子体束缚在反应区域127内。反应区域是指约束环116以内、气体分配板11和基座114之间的空间区域；而约束环116和腔室内壁120之间的空间区域则为非反应区域128。在腔室底部还设有工艺排气系统113。
在上述装置中，采用ALD工艺对衬底进行钨种子层或核化层沉积时，只需要将衬底加热到预设的工艺温度，不需要产生等离子体进行辅助沉积。CCP放电产生的等离子体主要用于ALD工艺完成后的表面钝化处理，只选择性地对接触孔表面和孔口处进行抑制钝化处理，并不形成新的化合物。该等离子体一般是基于氮的或者氢的等离子体，反应气体一般是Ar和N2和/或H2的混合气体。
上述装置中的远程等离子体源(RPS)主要用于原位清洗，清洗腔室内部沉积的钨金属。因为反应腔室除了在硅片衬底上进行沉积反应外，也会在反应腔内部沉积钨金属，积累一定厚度后需要对反应腔进行清洁。
如图4所示，其为现有的采用上述第二种方案时所使用的一种ICP和ALD反应腔室示意图。采用上述第二种方案时，仍采用一个例如图3的容性耦合PEALD反应腔室100(图右腔室)，并将表面(抑制)钝化工艺安排在一个单独的ICP反应腔室(图左腔室)中进行。其中，ALD反应腔室仍配有用于原位清洗的远程等离子体源110，但是没有集成CCP放电系统，使结构得到简化；但在另外一个ICP反应腔室中，需要采用ICP(电感耦合等离子体)放电模式，且需要分别使用到两套高功率射频电源102、103和匹配器(match)101、104，在腔室顶部还要设置大量线圈105。该第二种方案的工艺流程是在ALD反应腔室中完成W种子层或核化层的生长，然后再进入另外一个ICP反应腔室完成表面抑制钝化处理。
可是，上述现有技术的两种方案都存在一定缺点：
采用上述第一种方案时，需要将用于表面钝化处理的CCP放电装置集成到ALD反应腔室里，造成设备结构复杂，且表面钝化处理工艺窗口窄，以致无法达到最优的表面钝化效果。
采用上述第二种方案时，需要使得表面钝化处理工艺在单独的腔室中进行，并通过ICP放电产生氮基或氢基等离子体。这需要单独配置上下两套大功率射频电源和匹配器，其成本较高。并且，其远程等离子体源仅用于ALD腔室的原位清洗，利用率很低。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种半导体设备。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种半导体设备，包括：
沉积腔室、表面处理腔室和远程等离子体源，其中：
所述沉积腔室用于对衬底进行沉积工艺，形成沉积层；
所述表面处理腔室用于对所述沉积层进行表面钝化或刻蚀工艺处理；
所述远程等离子体源共用于所述沉积腔室和所述表面处理腔室，用于向所述表面处理腔室通入第一等离子体，以对所述沉积层进行表面钝化处理或刻蚀工艺；所述远程等离子体源还用于对所述沉积腔室通入第二等离子体，以对沉积腔室进行清洗。
优选地，所述表面处理腔室通过第一分支管道、主管道与所述远程等离子体源连接，所述第一分支管道上连接有第一清扫气体管道；所述沉积腔室通过第二分支管道、主管道与所述远程等离子体源连接，所述第二分支管道上连接有第二反应气体/清扫气体管道；所述远程等离子体源上连接有进气管道。
优选地，通过所述进气管道向远程等离子体源通入工艺气体，激发后形成所述第一等离子体，并经所述主管道和所述第一分支管道通入表面处理腔室。
优选地，所述工艺气体为NF3、N2、H2、HF中的一种。
优选地，通过所述进气管道向远程等离子体源通入清洗气体，激发后形成所述第二等离子体，并经所述主管道和所述第二分支管道通入所述沉积腔室。
优选地，还包括通过向所述第二反应气体/清扫气体管道通入沉积反应气体，经所述第二分支管道通入所述沉积腔室。
优选地，沉积工艺的温度取值范围为300℃-500℃。
优选地，表面钝化处理或刻蚀工艺的温度取值范围为40℃-100℃。
优选地，所述等离子体源内的工艺气压取值范围为5-10Torr，所述等离子体源的功率大于6KW，所述沉积腔室和所述表面处理腔室的工艺气压取值范围为0.1-3Torr。
优选地，所述沉积腔室和所述表面处理腔室各自包括：设于腔室内的基座，所述基座上方设有气体分配板，所述气体分配板周围通过绝缘环与腔室上盖相连，所述气体分配板上方覆盖有绝缘板，所述基座周围设有约束环，所述约束环以内、所述气体分配板和所述基座之间的空间区域构成反应区域；所述第一分支管道连接表面处理腔室的气体分配板，所述第二分支管道连接沉积腔室的气体分配板。
本发明具有以下优点：
1)通过设置单独的表面处理腔室(刻蚀腔室)进行表面钝化(刻蚀)工艺，可简化现有沉积工艺腔室例如ALD反应腔室结构，拓宽例如ALD钨沉积工艺和表面处理工艺的工艺窗口，避免两种工艺的不兼容。
2)通过使沉积腔室和表面表面处理腔室共用一个远程等离子体源，可提升远程等离子体源的利用率，降低表面钝化或刻蚀工艺腔室的整体成本。
3)通过共用远程等离子体源，使其既可以作为沉积腔室原位清洗的等离子体激发源(例如可通入F基的反应气体NF3)，也可以作为钝化处理工艺的等离子体激发源(例如可通入N基或H基的反应气体N2或H2)；对于不同的工艺，只需要切换相应的反应气体源，操作极为方便。
附图说明
图1是未经表面钝化处理的接触孔钨填充状态示意图；
图2经过表面钝化处理的接触孔钨填充状态示意图；
图3是现有的一种PEALD反应腔室结构示意图；
图4是现有的一种ICP和ALD反应腔室示意图；
图5是本发明一较佳实施例的一种半导体设备结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图5，图5是本发明一较佳实施例的一种半导体设备结构示意图。如图5所示，本发明的一种半导体设备，包括：并列设置的沉积腔室200和表面处理腔室200’，以及设于沉积腔室和表面处理腔室上方的远程等离子体源(RPS)210。
请参阅图5。沉积腔室200例如可以是ALD沉积腔室；沉积腔室用于对衬底进行沉积工艺，以形成沉积层。沉积腔室200可包括：设于腔室内的基座214，基座用于放置衬底，基座可通过转轴222连接驱动电机。基座上方设有气体分配板211，气体分配板周围通过绝缘环225与腔室上盖219相连。气体分配板上方覆盖有绝缘板217；气体分配板上方通过覆盖在腔室上盖上的绝缘板与外界隔离。气体分配板既是上电极结构，同时还具有对工艺气体匀流的作用。基座周围设有约束环216，约束环用于将RPS产生的等离子体束缚在反应区域内。约束环216以内、气体分配板211和基座214之间的空间区域构成反应区域；而约束环216和腔室内壁220之间的空间区域则为非反应区域(请参考图3加以理解)。在腔室底部还设有排气口213，用于排出工艺废气；在排气口213上还可设置残余气体检测装置，用于对腔室内的清洗反应生成物的含量进行检测。
表面处理腔室200’用于对衬底上的沉积层进行表面钝化或刻蚀工艺处理；特别是针对经沉积腔室200处理后的衬底上的沉积层进行表面钝化或刻蚀工艺处理。表面处理腔室200’也可包括：设于腔室内的基座214’，基座用于放置具有沉积层的衬底，基座可通过转轴222’连接驱动电机。基座上方设有气体分配板211’，气体分配板周围通过绝缘环225’与腔室上盖219’相连。气体分配板上方覆盖有绝缘板217’；气体分配板上方通过覆盖在腔室上盖上的绝缘板与外界隔离。气体分配板具有对工艺气体匀流的作用。基座周围设有约束环216’，约束环用于将RPS产生的等离子体束缚在反应区域内。约束环216’以内、气体分配板211’和基座214’之间的空间区域构成反应区域；而约束环216’和腔室内壁220’之间的空间区域则为非反应区域。在腔室底部还设有排气口213’，用于排出工艺废气。
在表面处理腔室的基座214’上还设有第一加热器；第一加热器用于对表面处理腔室的基座进行加热，使基座上的衬底处于适当的温度接受钝化工艺。并且，在沉积腔室的基座214上还设有第二加热器；第二加热器用于对沉积腔室的基座进行加热，使基座上的衬底处于适当的温度接受沉积工艺。
请参阅图5。远程等离子体源210共用于沉积腔室和表面处理腔室；远程等离子体源上连接有进气管道215，用于通入工艺气体或清洗气体。表面处理腔室可通过位于其上方的第一分支管道226’、主管道221与远程等离子体源210连接。并且，在第一分支管道上还连接有第一清扫气体管道212’；第一分支管道226’连接表面处理腔室的气体分配板211’。可通过进气管道215向远程等离子体源通入工艺气体，工艺气体受远程等离子体源激发，形成第一等离子体，并经主管道221和第一分支管道226’通入表面处理腔室200’，对表面处理腔室200’中衬底上的沉积层进行表面钝化处理或刻蚀工艺。
请继续参阅图5。沉积腔室200可通过第二分支管道226、主管道221与远程等离子体源210连接。并且，在第二分支管道上还可连接有第二反应气体/清扫气体管道212；第二分支管道226连接沉积腔室的气体分配板211。由于沉积腔室200与表面处理腔室200’共用一个远程等离子体源210，因此，可利用同一个远程等离子体源，通过进气管道215向远程等离子体源通入清洗气体，清洗气体受远程等离子体源激发，形成第二等离子体，并经主管道221和第二分支管道226通入沉积腔室200，以对沉积腔室进行原位清洗。
本发明采用使ALD工艺沉积腔室和表面表面处理腔室共用远程等离子体源的方式，可提高远程等离子体源的利用率。远程等离子体源既可以用于ALD工艺腔室的原位清洗，也可以作为表面处理腔室的氮基或氢基等离子体的发生源。其中，作为ALD工艺腔室的原位清洗源，清洗气体(例如NF3)需要通入RPS后，先被激发成含有大量N原子和F原子的活性反应气体，然后通过气体分配板进入沉积工艺腔室，与腔室壁上的副生成物(例如金属钨)反应，生成气态物质(例如WF2)被排出工艺腔室外，达到清洗的目的。当作为表面表面处理腔室的氮基或氢基等离子体的发生源时，反应气体(例如N2和H2)通过RPS被激发成含有大量N原子或H原子的活性反应气体，然后进入表面处理腔室，对接触孔及其表面进行抑制钝化处理。
一般情况下，ALD沉积W种子层或核化层的工艺温度取值范围在300℃到500℃之间，因此ALD工艺腔室的温度尤其是基座的温度一般都维持在400℃的高温状态。而表面钝化处理或表面成核抑制处理的工艺温度取值范围一般都在40℃到100℃之间，因而表面处理腔室的温度只需要保持在一个比室温稍高的状态即可。将表面钝化处理的工艺放置到单独的腔室进行，而不是集成到ALD工艺腔室中，这样ALD工艺腔室中的温度就不需要频繁升降，从而可缩短工艺时间，延长加热器(第二加热器)寿命，简化ALD工艺腔室结构，增加ALD工艺窗口。
本发明的表面表面处理腔室采用远程等离子体源产生氮基或氢基等离子体，衬底基片表面钝化处理的均匀性完全由激发后的活性气体经过气体分配板时的气流场的均匀性决定。表面钝化处理的气体分配板也采用与ALD工艺腔室气体分配板相同的气体分配板，可使得气流场的分布均匀性小于1.5％。同时，表面钝化处理的工艺温度可以完全由第一加热器加热基座的温度精确控制。若按照现有方式采用ICP原位等离子体源产生氮基或氢基等离子体，则需要单独配置两套大功率射频电源和匹配器，成本将大为增加。
本发明的表面表面处理腔室除了可以用于对接触孔表面进行钝化工艺处理外，还可以用于对接触孔表面和孔口部位进行刻蚀工艺处理。例如，可采用NF3产生的活性F原子对接触孔表面进行刻蚀处理，避免钨材料在填充满孔内之前孔口被封住，更增加了接触孔表面处理方式的选择性。
由于温度对表面钝化工艺和表面刻蚀工艺都有很大的影响，采用单独的腔室设置方式，无论是对接触孔进行哪种表面处理工艺，都可以精确地控制工艺温度，保证接触孔表面处理的最佳效果。
一般情况下，远程等离子体源内的工艺气压取值范围在5-10Torr的范围内，而工艺腔室的工艺气压取值范围在0.1-3Torr的范围内，保证远程等离子体源和工艺腔室的工艺气压差不小于4Torr，以保证激发后的活性反应气体快速通入沉积工艺腔室参与清洗反应。远程等离子体源的功率一般选择大于6KW，可保证反应气体的离化率大于95％。在使用远程等离子体源时，可先用100％的氩气起辉，然后逐步通入反应气体(例如NF3气体)，等起辉稳定后关闭氩气，即可使用100％的反应气体进行清洗。
本发明的原位清洗气体包括但不限于NF3，也包括CF4、F2、HF、HCl、Cl2等常用的清洗气体。ALD工艺腔室中待清洗的反应物可以是SiO2、SiN、W、WN等化合物或单质。
本发明用于表面钝化或刻蚀的工艺气体可以是NF3、N2、H2、HF等反应气体。
此外，针对沉积工艺时，可通过向第二反应气体/清扫气体管道212通入沉积反应气体，经第二分支管道226通入沉积腔室200，以对衬底进行沉积工艺，形成沉积层。
第一清扫气体管道212’、第二反应气体/清扫气体管道212还可用于通入清扫气体，以分别对表面处理腔室200’、沉积腔室200进行清扫。
使用本发明具有以下优点：
1)通过设置单独的表面处理腔室进行表面钝化或刻蚀工艺，两个腔室根据工艺要求分别设定成不同的工艺温度，避免腔室温度的频繁变化，节省工艺时间；可简化现有沉积工艺腔室例如ALD反应腔室结构，拓宽例如ALD钨沉积工艺和表面处理工艺的工艺窗口，避免两种工艺的不兼容。
2)远程等离子体用于原位清洗时需要的频率较低，通过使沉积腔室和表面表面处理腔室共用一个远程等离子体源，远程等离子体源作为表面钝化处理的N基或H基等离子体的激发源，可提升远程等离子体源的利用率，降低表面钝化或刻蚀工艺腔室的设备整体成本。
3)通过共用远程等离子体源，使其既可以作为沉积腔室原位清洗的等离子体激发源(例如可通入F基的反应气体NF3)，也可以作为钝化处理工艺的等离子体激发源(例如可通入N基或H基的反应气体N2或H2)；根据工艺要求，由远程等离子源产生不同活性基的等离子体，对接触孔表面既可以进行抑制钝化处理，也可以进行刻蚀反应处理；对于不同的工艺，只需要切换相应的反应气体源，操作极为方便。
综上，本发明通过使ALD沉积腔室和表面表面处理腔室共用远程等离子体源的方式，在保证ALD钨沉积工艺和表面钝化处理工艺的窗口宽度的前提下，可使整个设备结构简单，成本降低。远程等离子体源对于ALD工艺腔室只作为原位清洗，使用频率低，通过两个腔室共一个远程等离子体源，该远程等离子体源可用于表面钝化处理，提高了远程等离子体源的利用率，降低了设备整体成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种半导体设备，其特征在于，包括：
沉积腔室、表面处理腔室和远程等离子体源，其中：
所述沉积腔室用于对衬底进行沉积工艺，形成沉积层；
所述表面处理腔室用于对所述沉积层进行表面钝化或刻蚀工艺处理；
所述远程等离子体源共用于所述沉积腔室和所述表面处理腔室，用于向所述表面处理腔室通入第一等离子体，以对所述沉积层进行表面钝化处理或刻蚀工艺；所述远程等离子体源还用于对所述沉积腔室通入第二等离子体，以对沉积腔室进行清洗。
2.根据权利要求1所述的半导体设备，其特征在于，所述表面处理腔室通过第一分支管道、主管道与所述远程等离子体源连接，所述第一分支管道上连接有第一清扫气体管道；所述沉积腔室通过第二分支管道、主管道与所述远程等离子体源连接，所述第二分支管道上连接有第二反应气体/清扫气体管道；所述远程等离子体源上连接有进气管道。
3.根据权利要求2所述的半导体设备，其特征在于，通过所述进气管道向远程等离子体源通入工艺气体，激发后形成所述第一等离子体，并经所述主管道和所述第一分支管道通入表面处理腔室。
4.根据权利要求3所述的半导体设备，其特征在于，所述工艺气体为NF3、N2、H2、HF中的一种。
5.根据权利要求2所述的半导体设备，其特征在于，通过所述进气管道向远程等离子体源通入清洗气体，激发后形成所述第二等离子体，并经所述主管道和所述第二分支管道通入所述沉积腔室。
6.根据权利要求5所述的半导体设备，其特征在于，还包括通过向所述第二反应气体/清扫气体管道通入沉积反应气体，经所述第二分支管道通入所述沉积腔室。
7.根据权利要求6所述的半导体设备，其特征在于，沉积工艺的温度取值范围为300℃-500℃。
8.根据权利要求2所述的半导体设备，其特征在于，表面钝化处理或刻蚀工艺的温度取值范围为40℃-100℃。
9.根据权利要求1所述的半导体设备，其特征在于，所述等离子体源内的工艺气压取值范围为5-10Torr，所述等离子体源的功率大于6KW，所述沉积腔室和所述表面处理腔室的工艺气压取值范围为0.1-3Torr。
10.根据权利要求1-9任一所述的半导体设备，其特征在于，所述沉积腔室和所述表面处理腔室各自包括：设于腔室内的基座，所述基座上方设有气体分配板，所述气体分配板周围通过绝缘环与腔室上盖相连，所述气体分配板上方覆盖有绝缘板，所述基座周围设有约束环，所述约束环以内、所述气体分配板和所述基座之间的空间区域构成反应区域；所述第一分支管道连接表面处理腔室的气体分配板，所述第二分支管道连接沉积腔室的气体分配板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711266540.4A CN109868459B (zh) | 2017-12-05 | 2017-12-05 | 一种半导体设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711266540.4A CN109868459B (zh) | 2017-12-05 | 2017-12-05 | 一种半导体设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109868459A true CN109868459A (zh) | 2019-06-11 |
| CN109868459B CN109868459B (zh) | 2022-11-25 |
Family
ID=66916328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711266540.4A Active CN109868459B (zh) | 2017-12-05 | 2017-12-05 | 一种半导体设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109868459B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908902A (zh) * | 2021-02-10 | 2021-06-04 | 长江存储科技有限责任公司 | 半导体器件处理设备及处理方法 |
| CN113106422A (zh) * | 2021-04-09 | 2021-07-13 | 北京北方华创微电子装备有限公司 | 等离子体增强原子层沉积设备及方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716526A (zh) * | 2004-05-21 | 2006-01-04 | 三星电子株式会社 | 清洗远程等离子体产生管的方法及处理衬底的设备和方法 |
| CN101803471A (zh) * | 2007-09-20 | 2010-08-11 | 乔治洛德方法研究和开发液化空气有限公司 | 微波等离子体发生设备和等离子体炬 |
| CN101911253A (zh) * | 2008-01-31 | 2010-12-08 | 应用材料股份有限公司 | 闭环mocvd沉积控制 |
| US20140076236A1 (en) * | 2008-06-19 | 2014-03-20 | Applied Materials, Inc. | Method and system for supplying a cleaning gas into a process chamber |
| CN104272441A (zh) * | 2012-03-27 | 2015-01-07 | 诺发系统公司 | 钨特征填充 |
| US20170062235A1 (en) * | 2014-10-21 | 2017-03-02 | Samsung Electronics Co., Ltd. | Etching method using plasma, and method of fabricating semiconductor device including the etching method |
-
2017
- 2017-12-05 CN CN201711266540.4A patent/CN109868459B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716526A (zh) * | 2004-05-21 | 2006-01-04 | 三星电子株式会社 | 清洗远程等离子体产生管的方法及处理衬底的设备和方法 |
| CN101803471A (zh) * | 2007-09-20 | 2010-08-11 | 乔治洛德方法研究和开发液化空气有限公司 | 微波等离子体发生设备和等离子体炬 |
| CN101911253A (zh) * | 2008-01-31 | 2010-12-08 | 应用材料股份有限公司 | 闭环mocvd沉积控制 |
| US20140076236A1 (en) * | 2008-06-19 | 2014-03-20 | Applied Materials, Inc. | Method and system for supplying a cleaning gas into a process chamber |
| CN104272441A (zh) * | 2012-03-27 | 2015-01-07 | 诺发系统公司 | 钨特征填充 |
| US20170062235A1 (en) * | 2014-10-21 | 2017-03-02 | Samsung Electronics Co., Ltd. | Etching method using plasma, and method of fabricating semiconductor device including the etching method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908902A (zh) * | 2021-02-10 | 2021-06-04 | 长江存储科技有限责任公司 | 半导体器件处理设备及处理方法 |
| CN112908902B (zh) * | 2021-02-10 | 2024-04-09 | 长江存储科技有限责任公司 | 半导体器件处理设备及处理方法 |
| CN113106422A (zh) * | 2021-04-09 | 2021-07-13 | 北京北方华创微电子装备有限公司 | 等离子体增强原子层沉积设备及方法 |
| WO2022213961A1 (zh) * | 2021-04-09 | 2022-10-13 | 北京北方华创微电子装备有限公司 | 等离子体增强原子层沉积设备及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109868459B (zh) | 2022-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6218836B2 (ja) | ラジカル構成要素の酸化物エッチング | |
| CN105453230B (zh) | 用六氟化钨(wf6)回蚀进行钨沉积 | |
| JP4402291B2 (ja) | 基板処理システムおよび基板上に被膜を堆積させるための方法 | |
| US8366953B2 (en) | Plasma cleaning method and plasma CVD method | |
| US7977243B2 (en) | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus | |
| US6821572B2 (en) | Method of cleaning a chemical vapor deposition chamber | |
| US7582555B1 (en) | CVD flowable gap fill | |
| CN101106075B (zh) | 半导体处理的成膜装置和此装置的使用方法 | |
| KR100189219B1 (ko) | 현장 클리닝의 후처리방법 | |
| TWI430364B (zh) | 薄膜形成裝置及使用其之方法 | |
| US8697578B2 (en) | Film formation apparatus and method for using same | |
| US10283404B2 (en) | Selective deposition of WCN barrier/adhesion layer for interconnect | |
| TW201715077A (zh) | 氧化物蝕刻選擇性系統 | |
| KR20220079671A (ko) | 갭 충전 증착 공정 | |
| KR101579503B1 (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
| JP2003264186A (ja) | Ｃｖｄ装置処理室のクリーニング方法 | |
| KR101678512B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 | |
| CN207973800U (zh) | 用于处理基板的系统 | |
| CN110622283A (zh) | 减少或消除钨膜中缺陷的方法 | |
| JP5228437B2 (ja) | 処理装置及びその使用方法 | |
| CN109868459A (zh) | 一种半导体设备 | |
| CN102245802A (zh) | 成膜方法、成膜装置和存储介质 | |
| KR100596488B1 (ko) | 반도체 기판 가공 방법 | |
| US11955333B2 (en) | Methods and apparatus for processing a substrate | |
| US20220298636A1 (en) | Methods and apparatus for processing a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |