CN112908902A - 半导体器件处理设备及处理方法 - Google Patents

半导体器件处理设备及处理方法 Download PDF

Info

Publication number
CN112908902A
CN112908902A CN202110184661.4A CN202110184661A CN112908902A CN 112908902 A CN112908902 A CN 112908902A CN 202110184661 A CN202110184661 A CN 202110184661A CN 112908902 A CN112908902 A CN 112908902A
Authority
CN
China
Prior art keywords
semiconductor device
reaction
processing apparatus
gas inlet
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110184661.4A
Other languages
English (en)
Other versions
CN112908902B (zh
Inventor
范险林
李义奇
陈松超
陈龙
董智超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110184661.4A priority Critical patent/CN112908902B/zh
Publication of CN112908902A publication Critical patent/CN112908902A/zh
Application granted granted Critical
Publication of CN112908902B publication Critical patent/CN112908902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种半导体器件处理设备及处理方法。所述半导体器件处理设备包括腔室、多个载台、多个第一进气通道以及控制器。多个载台设于所述腔室内，用于承载多个待处理的半导体器件。多个第一进气通道用于向所述腔室输入多种反应气体，所述多个第一进气通道中的至少一个第一进气通道具有延伸到所述多个载台附近的多个分支通道，各个分支通道用于将所述反应气体输送至对应载台上的半导体器件的第一表面处，每一分支通道上设有第一阀门。控制器配置为：获取与各所述半导体器件对应的至少一种反应参数，且根据各所述半导体器件的反应参数控制对应的所述第一阀门的开启和关闭。

Description

半导体器件处理设备及处理方法
技术领域
本发明主要涉及半导体领域，尤其涉及一种半导体器件处理设备及处理方法。
背景技术
沉积设备用于在半导体器件上沉积薄膜。一些沉积设备在腔室中包括多个载台，每个载台承载一个半导体器件。沉积设备能够同时对多个载台的半导体器件沉积薄膜，从而提高产能。
典型地，沉积设备中沉积薄膜的工艺参数是统一的，这导致沉积设备在半导体器件上沉积的薄膜参数是近似的。而在有些情况下，多个半导体器件上需要沉积的薄膜参数，例如厚度是不同的。目前，为了使得沉积的薄膜参数尽可能接近要求，会将薄膜参数要求相近的多个半导体器件放在同一沉积设备中。然而，当薄膜参数要求相近的半导体器件数量少于载台数量时，沉积设备的处理能力未被充分利用，从而降低了产能。
在诸如外延、掺杂、刻蚀、离子注入等设备中，也存在一次性处理多个半导体器件的同时精确控制半导体器件的参数的需求。
发明内容
本发明要解决的技术问题是提供一种半导体器件处理设备及处理方法，可以在一个处理设备中更精确地控制半导体器件参数，满足各个半导体器件的要求。
为解决上述技术问题，本发明提供了一种半导体器件处理设备，包括腔室、多个载台、多个第一进气通道以及控制器。多个载台设于所述腔室内，用于承载多个待处理的半导体器件。多个第一进气通道用于向所述腔室输入多种反应气体，所述多个第一进气通道中的至少一个第一进气通道具有延伸到所述多个载台附近的多个分支通道，各个分支通道用于将所述反应气体输送至对应载台上的半导体器件的第一表面处，每一分支通道上设有第一阀门。控制器配置为：获取与各所述半导体器件对应的至少一种反应参数，且根据各所述半导体器件的反应参数控制对应的所述第一阀门的开启和关闭。
在本申请的一实施例中，所述半导体器件处理设备包括薄膜沉积设备，所述至少一种反应参数与在对应的半导体器件上所沉积的薄膜的厚度有关。
在本申请的一实施例中，所述载台是镂空的以暴露所述半导体器件背面，所述沉积设备适于在所述半导体器件背面沉积薄膜。
在本申请的一实施例中，所述至少一种反应参数包括反应时间。
在本申请的一实施例中，所述至少一个第一进气通道包括用于传输活泼反应气体的第一进气通道。
在本申请的一实施例中，还包括至少一个第二进气通道，用于传输保护气体到所述多个待处理的半导体器件的第二表面处，所述第二表面与所述第一表面相对。
本申请的另一方面提出一种半导体器件处理方法，用于半导体器件处理设备，所述半导体器件处理设备包括腔室和用于承载多个半导体器件的多个载台，所述方法包括以下步骤：将待处理的半导体器件置于所述载台上；通过多个第一进气通道向所述腔室输入多种反应气体，其中所述多个第一进气通道中的至少一个第一进气通道具有延伸到所述多个载台附近的多个分支通道，各个分支通道用于将所述反应气体输送至对应载台上的半导体器件的第一表面处，每一分支通道上设有第一阀门；获取与各所述半导体器件对应的至少一种反应参数；且根据各所述半导体器件的至少一种反应参数控制与各所述半导体器件对应的所述第一阀门的开启和关闭。
在本申请的一实施例中，所述半导体器件处理设备包括沉积设备，所述至少一种反应参数与在对应的半导体器件上所沉积的薄膜的厚度有关。
在本申请的一实施例中，所述薄膜的厚度是根据对应的半导体器件的弯曲度确定。
在本申请的一实施例中，所述至少一种反应参数包括反应时间。
在本申请的一实施例中，所述至少一个第一进气通道包括用于传输活泼反应气体的第一进气通道。
在本申请的一实施例中，通过载气输送所述各种反应气体，且当关闭某个第一阀门以停止某种反应气体时，根据该种反应气体与对应载气之比决定是否要提高所述对应载气的流量。
本发明提出一种半导体器件的制作方法，用于半导体器件处理设备，所述半导体器件处理设备包括腔室和用于承载多个半导体器件的多个载台，所述方法包括以下步骤：提供衬底，所述衬底具有相对的正面和背面，所述衬底的正面上形成有堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向交错堆叠的若干层绝缘层和若干层栅极层；在所述衬底的背面上形成至少一个应力层，所述至少一个应力层用于抵消使所述衬底发生弯曲的应力，其中形成所述至少一个应力层的方法包括如上所述的方法。
与现有技术相比，本发明对半导体处理设备的腔室中每个载台的至少一个反应参数进行独立控制，每个载台的半导体器件上的器件参数，例如厚度就能够独立、精确地控制。并且，各个不同器件参数要求的半导体器件都能同时放进腔室同时处理，充分利用半导体器件处理设备的处理能力。
附图说明
包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本申请原理的作用。附图中：
图1A是本申请一实施例的沉积设备的立体图。
图1B是本申请一实施例的沉积设备的剖面图。
图2是本申请一实施例的半导体器件处理方法流程图。
图3A-3C是作为比较的沉积设备半导体器件分批沉积的一种方式。
图4A-4C是作为比较的沉积设备半导体器件分批沉积的另一种方式。
图5A-5C是本申请实施例中沉积设备半导体器件分批沉积的另一种方式。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
本申请的实施例描述一种半导体器件处理设备和处理方法方法。处理设备可以一次性处理多个半导体器件，而且针对每个半导体器件，可以实施对应的工艺参数，从而针对性地控制半导体器件的参数。
本申请所描述的半导体器件处理设备可以例如外延、掺杂、刻蚀、沉积、离子注入等设备。在下面的例子中，以将沉积设备为例进行说明。
图1A是本申请一实施例的沉积设备的立体图。图1B是本申请一实施例的沉积设备的剖面图。参考图1A和图1B所示，本实施例的沉积设备100是等离子增强化学气相沉积设备(Plasma-Enhanced Chemical Vapor Deposition,PECVD)，包括腔室110，在腔室110内设有多个载台120(图1A中示例4个)。每一载台用于承载一个待处理的半导体器件10。在本实施例中，载台120是镂空的环形，以暴露半导体器件10的第一表面，例如背面。半导体器件10的背面将被沉积薄膜。载台120的环形的大小和形状与半导体器件10的大小和形状一致。半导体器件10例如是晶圆。在图未示的另一实施例中，载台120是实心的，承载半导体器件。在此另一实施例中，半导体器件的与第一表面相对的第二表面，例如正面将被沉积薄膜。
多个第一进气通道，如131和132设置在腔室110底部。这些第一进气通道连接气体源，用于向腔室110输入多种反应气体。为了单独控制这些第一进气通道中的至少一个第一进气通道，至少一个第一进气通道具有延伸到多个载台120附近的多个分支通道。以第一进气通道131为例，其具有分支通道131a和131b，分别通到各自的载台120下方。对于4个载台的示例，第一进气通道131具有4个分支通道，用于将反应气体输送至对应载台120上的半导体器件的背面处。具体而言，每一分支通道上设有第一阀门。例如分支通道131a和131b分别具有第一阀门133a和133b。类似地，另一第一进气通道132具有4个分支通道，图中示出其中2个分支通道132a和132b。分支通道132a具有第一阀门134a。在本实施例中，载台120附近的位置为载台120下方。分支通道131a和132a延伸入喷淋头130中，以将反应气体送到喷淋头130，并经喷淋头130均匀地输送。在射频(RF)功率源135的能量的激发下，反应气体成为等离子体，并沉积到半导体器件10背面，形成薄膜11。
控制器140电连接至每一第一阀门，例如第一阀门133a、133b和134a。本实施例中针对每个半导体器件，都独立设置与之对应的至少一种反应参数。各个半导体器件之间的反应参数可以是不同的。控制器140配置为获取各个半导体器件所对应的至少一种反应参数。举例来说，设置的至少一种反应参数与在对应的半导体器件上所沉积的薄膜的厚度有关。这样，沉积设备100能够独立、精确地控制每个半导体器件上沉积的薄膜的厚度。在一个示例中，独立设置的反应参数是反应时间。根据前述的各半导体器件的至少一种反应参数，控制器140与各半导体器件对应的分支通道的第一阀门的开启和关闭，从而控制该分支通道提供反应气体的时间。举例来说，对于图1B中左侧的半导体器件10，控制器140控制分支通道131a、132a各自的第一阀门133a和134a的开启和关闭，从而控制分支通道131a和132a提供反应气体的时间。由于沉积需要多种反应气体共同作用，因此只要控制一种反应气体的输送，就可以控制沉积的反应时间，从而达到控制沉积的薄膜厚度的目的。
除了控制第一阀门之外，控制器140还用以接收来自使用者以及/或在腔室中各种传感器的输入，并根据各种输入与存于控制器内存中的软件指令而适当地控制腔室部件零件。控制器140通常包含存储器与中央处理器(CPU)，当有需要时，此两者通过控制器而保留各种程序、处理程序以及执行程序。存储器连接至CPU上，并可以是一个或多个随时可用的存储器组件，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或任何其它形式的数字储存。软件指令与数据可被编码与储存于存储器中以对CPU发出指令。由控制器140读取的程序(或计算机指令)可决定在等离子处理反应室中要进行哪一个工作。较佳地，程序为控制器140读取的软件，并包含指令以根据规定与输入数据而监测与控制沉积工艺。
在一个实施例中，从多种反应气体中优先挑选活泼反应气体，控制其输送时间。活泼反应气体是那些容易在腔室110中与半导体器件10反应的气体。举例来说，活泼反应气体是包括作为硅来源的硅烷。当反应气体中有多种活泼反应气体时，这些活泼反应气体的输送时间都需要被控制。因此，被第一阀门控制的第一进气通道，最好是用于传输活泼反应气体的第一进气通道。
在一个实施例中，反应气体是随着载气送到腔室10中。载气可以是任何合适的载气，包括氦气(He)、氩气(Ar)、氮气(N2)、氢气(H2)或它们的任意组合。当某种反应气体被停止时，则判断气体流量减少的程度以决定是否需要补偿减少的该种反应气体。可以根据该种反应气体与载气之比判断气体流量减少的程度。如果该种反应气体与载气的之比大于或等于一阈值，则提高用于输送该种反应气体的载气的流量，以补偿减少的该种反应气体。当然如果该种反应气体与对应载气的比例小于该阈值，则可以不调整。
在一些实施例中，沉积设备100还包括至少一个第二进气通道134，用于传输保护气体到多个待处理的半导体器件的正面处。保护气体从上到下流动，以保护半导体器件的正面不沉积薄膜。保护气体可以是不易参与反应的气体，包括氦气(He)、氩气(Ar)、氮气(N2)、氢气(H2)或它们的任意组合。
在一个实施例中，沉积设备100还包括出气通道(图未示)，用于将废气从腔室10输出。
图2是本申请一实施例的半导体器件处理方法流程图。参考图1B和图2所示，从另一角度看，本申请提供一种半导体器件处理方法，该方法包括以下步骤：
在步骤201，将待处理的半导体器件置于载台120上。
在步骤202，通过多个第一进气通道向腔室10输入多种反应气体。其中多个第一进气通道中的至少一个第一进气通道具有延伸到多个载台120附近的多个分支通道(如131a、131b、132a、132b)，每一分支通道上设有第一阀门(如133a、133b)。
在步骤203，获取与多个半导体器件10中的各个半导体器件对应的至少一种反应参数。例如，针对图1B中左侧载台上的半导体器件10，获取与其对应的至少一种反应参数。对于右侧载台上的半导体器件，或者其他载台上的半导体器件，也是类似处理。
在步骤204，根据各个半导体器件的至少一种反应参数控制与半导体器件对应的分支通道上的第一阀门的开启和关闭。例如，针对针对图1B中左侧载台上的半导体器件10，根据其至少一种反应参数控制对应的分支通道131a和132a上的第一阀门133a和134a的开启和关闭。
上述的半导体器件处理方法应用于沉积设备时，实施为沉积薄膜的方法。上述方法的细节可参考前文有关沉积设备的描述，在此不再展开。
得益于对腔室110中每个载台的至少一个反应参数进行独立控制，每个载台的半导体器件上所沉积的薄膜参数，例如厚度就能够独立、精确地控制。并且，各个不同薄膜参数要求的半导体器件都能同时放进腔室110同时处理，充分利用沉积设备100的处理能力。
上述的沉积设备和沉积方法可用于制造例如3D NAND的三维存储器。
在3D NAND存储器中具有多层堆叠的金属控制栅极，具有较大的应力，会导致存储器形成过程中衬底发生弯曲(Bow)，容易导致产品良率降低。因此在三维存储器的制造过程中，会在衬底的背面上形成应力层，以抵消弯曲应力，从而降低衬底的弯曲度。由于制作工艺多样性和复杂性，各个衬底间弯曲度差异(Bow Variation)加大，为了后续工艺稳定性，需要对各个衬底的应力层厚度进行精确控制，以抵消弯曲应力。在本申请的一实施例中，应力层是氧化硅和氮化硅。
根据本申请的一实施例，三维存储器的制造方法包括提供衬底，该衬底具有相对的正面和背面，衬底的正面上形成有堆叠结构，堆叠结构包括沿垂直于衬底的方向交错堆叠的若干层绝缘层和若干层栅极层。在衬底的背面上形成至少一个应力层，用于抵消使衬底发生弯曲的应力。该应力层可使用前述的沉积设备和沉积方法形成。因此应力层的厚度是根据对应的半导体器件的弯曲度确定。不同弯曲度的半导体器件沉积不同厚度的应力层后，能够使得弯曲度一致。
图3A-3C是作为比较的沉积设备半导体器件分批沉积的一种方式。参考图3A-3C所示，对于弯曲度在1-14微米之间的半导体器件，为了尽可能使得弯曲度一致，选择弯曲度差距在3微米以内的半导体器件，分批次放入沉积设备100中。在这种方式下，沉积设备100的处理能力没有充分利用。而且经过沉积后，各个半导体器件的弯曲度差距仍然在3微米，厚度控制不精确。
图4A-4C是作为比较的沉积设备半导体器件分批沉积的另一种方式。参考图4A-4C所示，对于弯曲度在1-14微米之间的半导体器件，为了尽可能使得弯曲度一致，选择差距在4微米以内的半导体器件，分批次放入沉积设备100中。在这种方式下，经过沉积后，各个半导体器件的弯曲度差距达到4微米，厚度控制更不精确。
图5A-5C是本申请实施例中沉积设备半导体器件分批沉积的另一种方式。参考图4A-4C所示，对于弯曲度在1-14微米之间的半导体器件，每批4个分批次放入沉积设备100中。每个半导体器件都经过精确的厚度控制，最终弯曲度一致达到8微米。
在本发明的上下文中，三维存储器可以是3D闪存，例如3D NAND闪存。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (14)

1.一种半导体器件处理设备，包括：
腔室；
多个载台，设于所述腔室内，用于承载多个待处理的半导体器件；
多个第一进气通道，用于向所述腔室输入多种反应气体，所述多个第一进气通道中的至少一个第一进气通道具有延伸到所述多个载台附近的多个分支通道，各个分支通道用于将所述反应气体输送至对应载台上的半导体器件的第一表面处，每一分支通道上设有第一阀门；
控制器，所述控制器配置为：获取与各所述半导体器件对应的至少一种反应参数，且根据所述各所述半导体器件的反应参数控制对应的所述第一阀门的开启和关闭。
2.如权利要求1所述的半导体器件处理设备，其特征在于，所述半导体器件处理设备包括沉积设备，所述至少一种反应参数与在对应的半导体器件上所沉积的薄膜的厚度有关。
3.如权利要求2所述的半导体器件处理设备，其特征在于，所述载台是镂空的以暴露所述半导体器件背面，所述沉积设备适于在所述半导体器件背面沉积薄膜。
4.如权利要求1所述的半导体器件处理设备，其特征在于，所述至少一种反应参数包括反应时间。
5.如权利要求1所述的半导体器件处理设备，其特征在于，所述至少一个第一进气通道包括用于传输活泼反应气体的第一进气通道。
6.如权利要求1所述的半导体器件处理设备，其特征在于，还包括至少一个第二进气通道，用于传输保护气体到所述多个待处理的半导体器件的第二表面处，所述第二表面与所述第一表面相对。
7.如权利要求1所述的半导体器件处理设备，其特征在于，所述多个载台的数量为四个。
8.一种半导体器件处理方法，用于半导体器件处理设备，所述半导体器件处理设备包括腔室和用于承载多个半导体器件的多个载台，所述方法包括以下步骤：
将待处理的半导体器件置于所述载台上；
通过多个第一进气通道向所述腔室输入多种反应气体，其中所述多个第一进气通道中的至少一个第一进气通道具有延伸到所述多个载台附近的多个分支通道，各个分支通道用于将所述反应气体输送至对应载台上的半导体器件的第一表面处，每一分支通道上设有第一阀门；
获取与各所述半导体器件对应的至少一种反应参数；
根据各所述半导体器件的至少一种反应参数控制与各所述半导体器件对应的所述第一阀门的开启和关闭。
9.如权利要求8所述的方法，其特征在于，所述半导体器件处理设备包括沉积设备，所述至少一种反应参数与在对应的半导体器件上所沉积的薄膜的厚度有关。
10.如权利要求9所述的方法，其特征在于，所述薄膜的厚度是根据对应的半导体器件的弯曲度确定。
11.如权利要求8或9所述的方法，其特征在于，所述至少一种反应参数包括反应时间。
12.如权利要求8或9所述的方法，其特征在于，所述至少一个第一进气通道包括用于传输活泼反应气体的第一进气通道。
13.权利要求8或9所述的方法，其特征在于，通过载气输送所述各种反应气体，且当关闭某个第一阀门以停止某种反应气体时，根据该种反应气体与对应载气之比决定是否要提高所述对应载气的流量。
14.一种半导体器件的制作方法，用于半导体器件处理设备，所述半导体器件处理备包括腔室和用于承载多个半导体器件的多个载台，所述方法包括以下步骤：
提供衬底，所述衬底具有相对的正面和背面，所述衬底的正面上形成有堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向交错堆叠的若干层绝缘层和若干层栅极层；
在所述衬底的背面上形成至少一个应力层，所述至少一个应力层用于抵消使所述衬底发生弯曲的应力，其中形成所述至少一个应力层的方法包括如权利要求9-13任一项所述的方法。
CN202110184661.4A 2021-02-10 2021-02-10 半导体器件处理设备及处理方法 Active CN112908902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110184661.4A CN112908902B (zh) 2021-02-10 2021-02-10 半导体器件处理设备及处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110184661.4A CN112908902B (zh) 2021-02-10 2021-02-10 半导体器件处理设备及处理方法

Publications (2)

Publication Number Publication Date
CN112908902A true CN112908902A (zh) 2021-06-04
CN112908902B CN112908902B (zh) 2024-04-09

Family

ID=76123630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110184661.4A Active CN112908902B (zh) 2021-02-10 2021-02-10 半导体器件处理设备及处理方法

Country Status (1)

Country Link
CN (1) CN112908902B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006028577A (ja) * 2004-07-15 2006-02-02 Canon Anelva Corp Ｃｖｄ装置
US20110100554A1 (en) * 2009-09-09 2011-05-05 Applied Materials, Inc. Parallel system for epitaxial chemical vapor deposition
US20110198667A1 (en) * 2010-02-12 2011-08-18 Dong Ju Lee Vapor deposition system, method of manufacturing light emitting device and light emitting device
US20130045548A1 (en) * 2010-04-16 2013-02-21 Johannes Käppeler Apparatus and method for simultaneous deposition of a plurality of semiconductor layers in a plurality of process chambers
CN104947085A (zh) * 2014-03-31 2015-09-30 中芯国际集成电路制造(上海)有限公司 掩膜的沉积方法、掩膜及半导体器件的刻蚀方法
CN109666921A (zh) * 2017-10-16 2019-04-23 Asm Ip 控股有限公司 用于原子层沉积的系统和方法
CN109868459A (zh) * 2017-12-05 2019-06-11 北京北方华创微电子装备有限公司 一种半导体设备
CN210489583U (zh) * 2019-10-16 2020-05-08 武汉新芯集成电路制造有限公司 一种半导体制造机台
US20200149168A1 (en) * 2018-11-12 2020-05-14 Tokyo Electron Limited Film forming apparatus and film forming method
CN111549333A (zh) * 2020-04-27 2020-08-18 长江存储科技有限责任公司 薄膜沉积装置及3d存储器件的制造方法
WO2020247966A1 (en) * 2019-06-07 2020-12-10 Lam Research Corporation Independently adjustable flowpath conductance in multi-station semiconductor processing

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006028577A (ja) * 2004-07-15 2006-02-02 Canon Anelva Corp Ｃｖｄ装置
US20110100554A1 (en) * 2009-09-09 2011-05-05 Applied Materials, Inc. Parallel system for epitaxial chemical vapor deposition
US20110198667A1 (en) * 2010-02-12 2011-08-18 Dong Ju Lee Vapor deposition system, method of manufacturing light emitting device and light emitting device
US20130045548A1 (en) * 2010-04-16 2013-02-21 Johannes Käppeler Apparatus and method for simultaneous deposition of a plurality of semiconductor layers in a plurality of process chambers
CN104947085A (zh) * 2014-03-31 2015-09-30 中芯国际集成电路制造(上海)有限公司 掩膜的沉积方法、掩膜及半导体器件的刻蚀方法
CN109666921A (zh) * 2017-10-16 2019-04-23 Asm Ip 控股有限公司 用于原子层沉积的系统和方法
CN109868459A (zh) * 2017-12-05 2019-06-11 北京北方华创微电子装备有限公司 一种半导体设备
US20200149168A1 (en) * 2018-11-12 2020-05-14 Tokyo Electron Limited Film forming apparatus and film forming method
WO2020247966A1 (en) * 2019-06-07 2020-12-10 Lam Research Corporation Independently adjustable flowpath conductance in multi-station semiconductor processing
CN210489583U (zh) * 2019-10-16 2020-05-08 武汉新芯集成电路制造有限公司 一种半导体制造机台
CN111549333A (zh) * 2020-04-27 2020-08-18 长江存储科技有限责任公司 薄膜沉积装置及3d存储器件的制造方法

Also Published As

Publication number Publication date
CN112908902B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
US8623468B2 (en) Methods of fabricating metal hard masks
TWI618169B (zh) 用於半導體處理應用的壓力控制器配置
US9441294B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US9222172B2 (en) Surface treated aluminum nitride baffle
US7557047B2 (en) Method of forming a layer of material using an atomic layer deposition process
US11443975B2 (en) Planar substrate edge contact with open volume equalization pathways and side containment
CN103748668B (zh) 氮化膜的制造装置及其制造方法、以及其制造程序
KR20230120676A (ko) 웨이퍼 보우 (bow) 보상을 위한 배면 증착 및 국부응력 조절
CN112908902B (zh) 半导体器件处理设备及处理方法
US20170275756A1 (en) Asymmetric pedestal/carrier ring arrangement for edge impedance modulation
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
WO2020112608A1 (en) Ceramic pedestal with multi-layer heater for enhanced thermal uniformity
KR20230172573A (ko) 무-헬륨 실리콘 형성
KR102414099B1 (ko) 기판 처리 시스템 및 이를 이용한 박막 증착 방법
JP2022553302A (ja) モノリス異方性基板支持体
CN114846578A (zh) 高硼含量硬掩模材料
US9793102B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
TWI806337B (zh) 低k碳氮化硼薄膜
US20230383410A1 (en) Substrate processing apparatus including gas diffusion nozzle
US20210193515A1 (en) Systems and methods for cobalt metalization
US20240150898A1 (en) Chamber liner for substrate processing apparatus
US20210143058A1 (en) 3d nand gate stack reinforcement
US20200098562A1 (en) Dual frequency silane-based silicon dioxide deposition to minimize film instability
KR20240056650A (ko) 3d nand를 위한 게르마늄 및 실리콘 스택들
WO2020163147A1 (en) Pedestals for modulating film properties in atomic layer deposition (ald) substrate processing chambers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant