CN109841571A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN109841571A
CN109841571A CN201811359633.6A CN201811359633A CN109841571A CN 109841571 A CN109841571 A CN 109841571A CN 201811359633 A CN201811359633 A CN 201811359633A CN 109841571 A CN109841571 A CN 109841571A
Authority
CN
China
Prior art keywords
mortifier
layer
deposition
gate stack
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811359633.6A
Other languages
English (en)
Inventor
苏嘉伟
颜甫庭
陈婷婷
蔡腾群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841571A publication Critical patent/CN109841571A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的制造方法包括在基板上形成栅极堆叠和层间介电质，其中该层间介电质与该栅极堆叠相邻；形成抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；执行沉积制程以在该栅极堆叠上方形成导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的沉积选择性；以及执行蚀刻制程以移除该抑制物上方的该导电层的一部分。

Description

半导体结构的制造方法
技术领域
本揭露是关于一种半导体结构的制造方法。
背景技术
半导体集集成电路(IC)行业已经经历了快速增长。在IC进化过程中，功能密度(即，每个晶片面积的互连元件的数量)已经增加，而几何尺寸(即，可以使用制造制程创建的最小部件(或线))已经减小。此种按比例缩小过程提高了生产效率并降低了相关成本。
此种按比例缩小亦增加了加工和制造IC的复杂性，并且为了实现这些进步，期望IC加工和制造中的类似发展。例如，已经引入了诸如鳍状场效晶体管(FinFET)的三维晶体管来代替平面晶体管。
发明内容
本揭露的一实施方式包括在基板上形成栅极堆叠和层间介电质(ILD)，其中该层间介电质与该栅极堆叠相邻；形成抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；执行沉积制程以在该栅极堆叠上方形成导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的沉积选择性；以及执行蚀刻制程以移除该抑制物上方的该导电层的一部分。
附图说明
当结合附图阅读时，从以下详细描述可以最好地理解本揭示案的各态样。值得注意的是，根据行业中的标准惯例，并未按比例绘制各个特征件。事实上，为了论述的清楚性，可以任意地增大或缩小各个特征件的尺寸。
图1至图7图示了根据一些实施例处于各个阶段的制造半导体结构的方法；
图8至图13图示了根据一些实施例处于各个阶段的制造半导体结构的方法；
图14至图19图示了根据一些实施例处于各个阶段的制造半导体结构的方法；
图20至图25图示了根据一些实施例处于各个阶段的制造半导体结构的方法；
图26至图31图示了根据一些实施例处于各个阶段的制造半导体结构的方法。
具体实施方式
以下揭示内容提供了用于实施所提供标的的不同特征的许多不同实施例或实例。下文描述了部件和布置的特定实例以简化本揭示案。这些当然仅仅是实例，而并非意欲为限制性的。例如，在接下来的描述中在第二特征件上方或之上形成第一特征件可以包括其中第一和第二特征件形成为直接接触的实施例，并且亦可以包括其中可以在第一和第二特征件之间形成有额外特征件，使得第一和第二特征件可以不是直接接触的实施例。此外，本揭示案可以重复各种实例中的参考元件和/或字母。此重复是为了简单和清楚的目的，并且本身并不规定所论述的各种实施例和/或配置之间的关系。
此外，在本文中可以出于描述目的使用诸如“在……下方”、“在……下面”、“低于……”、“在……上方”、“在……上面”等之类的空间相对术语，从而描述一个元件或特征件与另一元件或特征件的关系，如图所示。空间相对术语意欲涵盖除了附图所绘示的取向之外，设备在使用或操作中的不同取向。该装置可以以其他方式取向(旋转90度或在其他取向上)，并且本文中所使用的空间相对描述词同样可以相应被解释。
图1至图7图示了根据一些实施例处于各个阶段的制造半导体结构的方法。
参考图1。该图中图示了半导体结构。半导体结构包括具有半导体鳍110的基板100。半导体鳍110可以通过合适的方法形成。例如，半导体鳍110可以使用包括双重图案化或多重图案化制程在内的一种或多种光刻制程形成。在一些实施例中，双重图案化或多重图案化制程组合光刻和自对准制程，从而允许创建具有例如比使用单个直接光刻制程以其他方式可获得的节距更小的节距的图案。
基板100可以是块状硅基板。或者，基板100可以包括本质半导体，诸如晶体结构的硅(Si)或锗(Ge)；化合物半导体，诸如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)和/或锑化铟(InSb)；或其组合。可能的基板100亦包括绝缘体上硅(silicon-on-insulator；SOI)基板。使用通过注入氧气进行分离(SIMOX)、晶圆接合及/或其他合适的方法来制造绝缘体上硅基板。
基板100亦可以包括各种掺杂区域。掺杂区域可以掺杂有p型掺杂剂，诸如硼或BF2；n型掺杂剂，诸如磷或砷；或其组合。掺杂区域可以直接形成在基板100上、在P阱结构中、在N阱结构中、在双阱结构中，及/或使用凸起结构。基板100亦可以包括各种有源区域，诸如被配置用于N型金属氧化物半导体晶体管元件的区域及被配置用于P型金属氧化物半导体晶体管元件的区域。
多个栅极堆叠120设置在基板100的半导体鳍110上。在一些实施例中，栅极堆叠120中的至少一个可包括界面层121、栅极介电层122、覆盖层123、第一功函数金属层124、第二功函数金属层125和栅电极126，所述栅极堆叠可以通过合适的制程形成。
界面层121可包含介电材料，诸如氧化硅(SiO2)、HfSiO及/或氧氮化硅(SiON)。栅极介电层122可包含其他高k介电质，诸如TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氧氮化硅(SiON)，及其组合或其他合适的材料。覆盖层123可包含氮化钛(TiN)和/或氮化钽(TaN)，但是针对覆盖层123设想了其他材料和材料层的组合。
第一功函数金属层124和第二功函数金属层125可以是n型功函数层或p型功函数层，或其组合。示例性的p型功函数金属包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合适的p型功函数材料，或其组合。示例性的n型功函数金属包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合适的n型功函数材料，或其组合。功函数层可包括多个层。在一些实施例中，第一功函数金属层124和第二功函数金属层125可以包括相同的掺杂剂类型或不同的掺杂剂类型。栅电极126可以包含钨(W)。在一些其他实施例中，栅电极126包含铝(Al)、铜(Cu)或其他合适的导电材料。
多个栅极间隔物128和138形成在栅极堆叠120的相对侧壁上。更详细地，栅极间隔物128形成在栅极堆叠的侧壁上，并且栅极间隔物138形成在栅极间隔物128的外侧壁上。可以通过在先前形成的结构上毯覆沉积一个或多个介电层(未图示)来形成栅极间隔物128和138。一个或多个介电层可以包含氮化硅(SiN)、氧氮化物、碳化硅(SiC)、氧氮化硅(SiON)、氧化物等。栅极间隔物128和138可以通过诸如CVD、电浆增强CVD、溅射等方法形成。随后可以图案化栅极间隔物128和138，诸如通过一个或多个蚀刻制程以从该结构的水平表面移除栅极间隔物128和138的水平部分。在一些实施例中，间隔物138可包括SiO、SiN、SiOC和SiOCN。在一些其他实施例中，可以省略间隔物138。
多个源极/漏极结构130分别设置在栅极堆叠120中的至少一者的相对侧上及半导体鳍110中。这些源极/漏极结构130可以通过使用一个或多个磊晶或磊晶(epi)制程形成，使得Si特征部、SiGe特征部及/或其他合适的特征部可以在基板100上以结晶态形成。在一些实施例中，源极/漏极结构130可以包含半导体材料，诸如锗(Ge)或硅(Si)；或化合物半导体材料，诸如砷化镓(GaAs)、砷化铝镓(AlGaAs)、硅锗(SiGe)、碳化硅(SiC)或磷砷化镓(GaAsP)。
接触蚀刻停止层(CESL)135设置在源极/漏极结构130上。在一些实施例中，接触蚀刻停止层135可以包含SiNx、SiOx、SiON、SiC、SiCN、BN、SiBN、SiCBN，或其组合。层间介电质140设置在源极/漏极结构130及接触蚀刻停止层135上方。在一些实施例中，层间介电质140可以包含氧化硅、氧氮化物或其他合适的材料。层间介电质140可以包括单层或多层。接触蚀刻停止层135可以通过电浆增强化学气相沉积(PECVD)制程及/或其他合适的沉积制程或氧化制程形成。层间介电质140，层间介电质140可以通过CVD、PVD或其他合适的沉积技术来沉积。
参考图2A及图2B。回蚀栅极堆叠120以在两个相邻的栅极间隔物128之间形成凹槽R1。可以通过合适的制程如蚀刻来移除栅极堆叠120。例如，可以采用干蚀刻、湿蚀刻或其组合。如图2A所示，蚀刻的栅极堆叠120的顶表面被图示为平坦的。然而，在一些其他实施例中，蚀刻的栅极堆叠120的顶表面可以是陡峭的，因为蚀刻制程可能相对于栅极堆叠120的不同层(亦即，栅极介电层122、覆盖层123等)具有不同的蚀刻选择性。换言之，图2A中蚀刻的栅极堆叠120的形状仅用于解释，但是本揭示案不限于此。
随后，在基板100上形成抑制物150。更详细地，抑制物150选择性地形成在介电材料(亦即，图2A中的栅极间隔物128及138以及层间介电质140)上，同时使栅极堆叠120的一部分暴露。此外，抑制物150与由栅极堆叠120暴露的栅极间隔物128的侧壁的各部分接触。抑制物150包含能够抑制介电材料(亦即，图2A中的栅极间隔物128和138以及层间介电质140)上的后续沉积的材料。
在一些实施例中，可以通过液体沉积制程和/或气相沉积制程形成抑制物150。在通过液相沉积制程形成抑制物150的一些实施例中，将经清洁的基板浸入约10mM的十八烷硫醇的纯乙醇溶液中，保持在约40℃的受控温度下约30分钟至约48小时。随后将基板在纯乙醇中超声处理并用氮气干燥。在通过气相沉积制程形成抑制物150的一些实施例中，通过将腔室内的样品暴露于约60mTorr的DDT压力达在约30秒至约2小时范围内的时间来在约60℃下进行十二烷硫醇沉积。之后，将基板在纯乙醇中超声处理约30秒以从基板表面移除过量的硫醇分子，并在氮气流下干燥。在一些其他实施例中，沉积时间可以在约1秒至约24小时的范围内，并且温度可以在约0℃至约300℃的范围内。
在一些实施例中，抑制物150可以是聚合物或自组装单层(SAM)。SAM抑制物包括硅烷类抑制物或硫醇类抑制物。在一些实施例中，硅烷类抑制物可以是十八烷基三氯硅烷(CH3(CH2)17SiCl3)、三氯(1H,1H,2H,2H-全氟辛基)硅烷(CF3(CF2)5(CH2)2SiCl3)、二甲基二氯硅烷((CH3)2SiCl2)/(二甲氨基)三甲基硅烷((CH3)2NSi(CH3)3)、1-(三甲基甲硅烷基)吡咯啶((CH3)3Si-NC4H8)、六甲基二硅氮烷([[(CH3)3Si]2NH)、或双(二甲基氨基)二甲基硅烷([(CH3)2N]2Si(CH3)2)。在一些其他实施例中，硫醇类抑制物可以是烷硫醇、丙硫醇、丁硫醇、己硫醇、庚硫醇、十八烷硫醇、壬基硫醇或十二烷硫醇。在一些实施例中，硅烷类抑制物可以选择性地形成在介电层上，而不是形成在金属层上。因此，栅极堆叠120的金属部分，诸如层123至126，不覆盖抑制物150。
在抑制物150由自组装单层(SAM)形成的一些实施例中，抑制物150的分子各自具有位于任选中间部分(分子链)的相对侧上的第一突出末端部分(例如，头部基团)和第二突出末端部分(例如，末端基团)。第一突出末端部分包括在由NH4F移除原生氧化物后，选择性地附接至羟基封端的表面(亦即，-OH封端的表面，诸如氧化硅表面)，而不附接至氢封端的表面(诸如具有-H端基的氮化硅表面)的基团。第二突出末端部分包括金属氧化物沉积抑制物基团。任选的中间部分可包括烷基链。这些链之间的凡得瓦相互作用使自组装单层是有序的。在所述抑制物150包括烷基三氯硅烷(X-(CH2)n-SiCl3)的一些实施例中，头部基团可以结合至介电材料的表面，而不是金属的表面。因此，可以在由介电材料组成的特定表面上选择性地形成(生长)抑制物150，同时可以抑制在金属上形成抑制物150。因此，抑制物150形成在该半导体结构的介电质部分上，但不形成在该半导体结构的金属部分上。
参考图2B。例如，自组装单层(SAM)150形成在基板D上，所述基板D包含介电材料，诸如图2A中的栅极间隔物128和138，以及层间介电质140。自组装单层150包括通过分子链150C(亦即，尾部)连接至末端基团150T(亦即，官能团)的头部基团150H。头部基团150H具有亲水界面特性，所述亲水界面特性将自组装单层150吸引至由介电材料制成的基板D。在一些实施例中，头部基团150H可包括三氯硅(SiCl3)或三甲氧基硅烷(Si(OCH3)3)，其提供亲水界面性质。例如在一些实施例中，分子链150C可包括烷基链，诸如亚甲基(CH2)n。末端基团150T具有排斥金属的疏水性界面性质，从而防止金属附接至自组装单层150。在一些实施例中，末端基团150T可包括甲基(CH3)，所述甲基提供疏水界面性质。
参考图3。采用原子层沉积(ALD)制程来形成与栅极堆叠120的暴露表面自对准的导电层160。原子层沉积制程采用前驱物材料，前驱物材料可以在制程中与表面反应或化学吸附于表面上，以形成连续沉积的层，这些层中的每一者的特征在于厚度仅为约仅一个原子层。根据适当选择的制程条件，化学吸附反应具有自限性特征，此意谓在每个反应循环中沉积的前驱物材料的量是恒定的并且前驱物材料被限制为在该表面上生长，因此膜厚度可以通过施加的生长循环的数量而容易且精确地控制。
由于抑制物150的材料性质，例如图2B中的抑制物150的末端基团150T具有金属排斥性质，原子层沉积制程的前驱物具有不黏附至抑制物150的表面的趋势。特别地，抑制物150的末端基团150T对原子层沉积制程的前驱物基本上是惰性的，使得抑制物150的中间部分形成良好覆盖以阻止前驱物(成形空间位阻)与由抑制物150覆盖的结构反应。原子层沉积制程的前驱物在抑制物150与栅极堆叠120之间具有高选择性。特别地，原子层沉积制程具有对栅极堆叠120相对于抑制物150的选择性。如本文所用，材料A在材料B上的沉积对材料C是“选择性的”指示若沉积制程以将材料A沉积在材料C上的速率至少两倍的速率将材料A沉积在材料B上。材料B上的沉积速率与材料C上的沉积速率的比率在本文中被称为沉积制程对材料B相对于材料C的「选择性」。此外，栅极堆叠120相对于抑制物150的原子层沉积选择性大于栅极堆叠120相对于介电材料的原子层沉积选择性。如此，通过形成抑制物150，可以有效地抑制导电层160在介电材料上(在抑制物150上)的沉积速率。
因此，在原子层沉积制程期间，导电层160可以形成在栅极堆叠120上，而不形成在抑制物150的顶表面上。应注意，因为抑制物150形成在栅极间隔物128的暴露侧壁上，所以导电层160黏附至凹陷栅极堆叠120的顶表面，并且随后以自下而上的方式形成。抑制物150使得导电层160在剩余的凹陷R1中具有改善的填充特性，并且因此通过促进对剩余凹陷R1的填充以形成自对准触点而不在所述自对准触点中留下未填充的空隙来产生连续的无空隙自对准触点。在自对准触点中产生的空隙可能使元件的电特性和可靠性退化、增加栅极的电阻，及/或削弱栅极的结构完整性。因此，此配置可以改善上述问题。在一些实施例中，导电层160可以是金属，诸如W、TiN、Co、Ru、PT，或其他合适的金属。
参考图4。然而，在原子层沉积制程的多个反应循环之后，导电层160可以开始在抑制物150上形成。如图所示，导电层160在栅极堆叠120上方的一部分的厚度为T11，并且导电层160在抑制物150上方的另一部分的厚度为T12，其中厚度T11大于厚度T12。换言之，由于抑制物150和栅极堆叠120的材料性质，导电层160在栅极堆叠120上的生长速率大于在抑制物150上的生长速率。在一些实施例中，原子层沉积制程的反应循环次数可以在约1至约100的范围内。
参考图5。执行原子层蚀刻(ALE)制程以移除抑制物150上方的导电层160。亦即，在原子层蚀刻制程期间移除在抑制物150上形成的不需要的导电层160，以暴露抑制物150的表面。原子层蚀刻技术能够从基板逐层地受控移除材料，其中蚀刻厚度为单层的数量级。自限反应是原子层蚀刻的特征。吸附和解吸附操作是自限的，其最大速率相当于每个循环单层。特别地，原子层蚀刻反应循环顺序地包括在基板的暴露表面上形成包含蚀刻剂的吸附单层，净化腔室以移除未与基板反应的过量蚀刻剂，通过将吸附单层暴露于气体离子以激活蚀刻剂的反应来使该吸附单层解吸，以及净化腔室以移除解吸的单层。移除的材料总量由重复的反应循环的次数确定。如此，可以很好地控制材料的蚀刻厚度。每个循环中的蚀刻剂可以相同或不同。
在原子层蚀刻制程之后，导电层160在栅极堆叠120上方的部分的厚度为T13。在原子层蚀刻制程期间，部分地移除导电层160在栅极堆叠120上方的部分。在一些实施例中，导电层160在栅极堆叠120上方的被移除部分的厚度基本上等于导电层160在抑制物150上方的移除厚度。换言之，厚度T11(参见图4)、T12(参见图4)及T13基本上满足：T13＝T11–T12。在一些实施例中，厚度T13在约10nm至约100nm的范围内。原子层蚀刻制程可包括多个反应循环以移除所需厚度的导电层160。在一些实施例中，原子层蚀刻的反应循环次数可以在约1至约50的范围内。
在一些实施例中，原子层蚀刻制程的蚀刻剂可包括O2、Ar、H2电浆等。在一些其他实施例中，原子层蚀刻制程的蚀刻剂可包括基于Cl的气体或基于F的气体。例如，基于Cl的气体可以是Cl2、BCl3等。基于F的气体可以是CF4、C4F8、CH3F、CH2F2、CHF3、CFx、NF3等。在一些其他实施例中，原子层蚀刻制程的蚀刻剂可包括离子轰击。例如，离子轰击的离子可以是Ar、He等。
在图3至图5中论述的原子层沉积制程和原子层蚀刻制程可以视为用于在栅极堆叠120上方形成厚度为T13的导电层160并且其中抑制物150未被覆盖的形成循环。形成循环可以用以下等式表示：
X*(原子层沉积反应循环)+Y*(原子层蚀刻反应循环)＝1*(形成循环)
换言之，形成循环包括执行原子层沉积循环X次和原子层蚀刻循环Y次。在一些实施例中，X与Y的比率(X/Y)在约1至约15的范围内。在一些其他实施例中，X大于Y，因此X与Y的比率(X/Y)大于1。
参考图6。重复图3至图5中论述的制程多次(或以交替方式执行)以形成导电层160'。换言之，重复图3至图5的导电层160的形成循环，以形成导电层160'。在一些实施例中，形成循环的次数Z可以在约100至约1000的范围内。在一些其他实施例中，形成循环的次数Z可以在约100至约500的范围内。不同形成循环中的X值(原子层沉积反应循环的次数)可以不同或相同，并且/或者不同形成循环中的Y值(原子层蚀刻反应循环的次数)可以不同或相同。例如，顺序地执行X1次原子层沉积反应循环、Y1次原子层蚀刻反应循环、X2次原子层沉积反应循环和Y2次原子层蚀刻反应循环，其中X1和X2不同或相同，并且/或者Y1和Y2不同或相同。在图6中，因为导电层160'以自下而上的方式与栅极堆叠120的暴露表面自对准，并且不形成在由抑制物150覆盖的介电材料(亦即，栅极间隔物128和138，以及层间介电质)上，所以可以跳过平坦化制程(诸如化学机械研磨制程)以避免材料损失。
随后，移除抑制物150(参考图5)以暴露栅极间隔物128和138以及层间介电质140的顶表面。应注意，抑制物150的多个部分保留在栅极间隔物128与导电层160'之间以及栅极堆叠120上。亦即，抑制物150与栅极间隔物128、导电层160'以及栅极堆叠120接触。可以通过烘焙或蚀刻制程移除抑制物150。在通过烘焙移除抑制物150的一些实施例中，烘焙温度可以在约1℃至约60℃的范围内以分解抑制物150的CH键合。随后，可以用诸如H3PO4、HCl的稀酸性溶液或其他合适的溶液来洗去抑制物150的分解部分。在抑制物150通过蚀刻移除一些其他实施例中，蚀刻剂可以包括CF3、C4F6、CHF3、CH2F2、CH3F、NF3，或其他合适的材料。
参考图7。图7图示了结合图3至图5的形成图，其中垂直轴表示导电层160的厚度，并且水平轴表示原子层沉积制程和原子层蚀刻制程的反应循环。在图7中，实线表示在栅极堆叠120的金属部分上形成的导电层160的厚度(参见图3)，并且虚线表示在抑制剂150上形成的导电层160的厚度(参见图4)。在开始时，执行多个原子层沉积反应循环。而在原子层沉积反应循环的C1次循环之后，导电层160开始在抑制物150上形成(如图所示，虚线的斜率增加)。在原子层沉积反应循环的C2次循环之后，执行多个循环的原子层蚀刻制程以移除抑制物150上的导电层160。原子层蚀刻反应循环可经历C3至C2次，直至抑制物150上的导电层160的厚度减小至0。然而，栅极堆叠120上的导电层160仍然保持足够的厚度(亦即，图5的厚度T13)。原子层沉积循环(C2次循环)和原子层蚀刻循环(C3至C2次)的组合可以称为第一形成循环。
随后，执行第二形成循环以进一步增加导电层160的厚度。在第二形成循环中，执行C5至C3次循环的原子层沉积以形成导电层160，同时在执行C4至C3次循环的原子层沉积之后，导电层160开始在抑制物150上形成。类似地，执行C6至C5次循环的原子层蚀刻以移除抑制物150上的不希望的导电层160。因此，在第一形成循环和第二形成循环之后，栅极堆叠120上的导电层160可以具有一定的厚度，而抑制物150的顶表面没有导电层160的覆盖。在图7中，图示了两个形成循环，然而应注意，可以执行若干个形成循环以获得导电层160的期望厚度。
图8至图13图示了根据一些实施例处于各个阶段的制造半导体结构的方法。
参考图8，其中图8的结构类似于图1中描述的结构，因此在下文中将不再重复相关的结构细节。例如，半导体结构包括基板200，该基板具有半导体鳍210、栅极堆叠220、栅极间隔物228及238、源极/漏极结构230、接触蚀刻停止层235、以及层间介电质240。栅极堆叠220包括界面层221、栅极介电质222、覆盖层223、第一功函数金属层224、第二功函数金属层225和栅电极226。
在一些实施例中，金属层270形成在栅极堆叠220上并覆盖该栅极堆叠，以便提供对在稍后阶段中形成抑制物的选择性。换言之，栅极间隔物228及238以及层间介电质240从金属层270暴露。金属层270可以通过合适的制程形成，诸如在半导体结构上形成含金属的毯覆层，之后进行图案化制程以移除含金属层的不希望部分以形成金属层270。在一些实施例中，金属层270可包含W、TiN、Co、Ru、Pt或其他合适的金属。
参考图9A至图9B。抑制物250在基板200上选择性地形成，并覆盖栅极间隔物228及238以及层间介电质240。更详细地，抑制物250选择性地形成在栅极间隔物228及238以及层间介电质240上，而不形成在金属层270的顶表面上。抑制物250包含能够抑制介电材料(亦即，图9A中的栅极间隔物228和238以及层间介电质240)上的后续沉积的材料。在一些实施例中，可以通过液体沉积制程和/或气相沉积制程形成抑制物250。抑制物250的形成类似于图2A及图2B的抑制物150。
在一些实施例中，抑制物250可以是聚合物或自组装单层(SAM)。SAM抑制物包括硅烷类抑制物或硫醇类抑制物。在一些实施例中，硅烷类抑制物可以是十八烷基三氯硅烷(CH3(CH2)17SiCl3)、三氯(1H,1H,2H,2H-全氟辛基)硅烷(CF3(CF2)5(CH2)2SiCl3)、二甲基二氯硅烷((CH3)2SiCl2)/(二甲氨基)三甲基硅烷((CH3)2NSi(CH3)3)、1-(三甲基甲硅烷基)吡咯啶((CH3)3Si-NC4H8)、六甲基二硅氮烷([[(CH3)3Si]2NH)、或双(二甲基氨基)二甲基硅烷([(CH3)2N]2Si(CH3)2)。在一些其他实施例中，硫醇类抑制物可以是烷硫醇、丙硫醇、丁硫醇、己硫醇、庚硫醇、十八烷硫醇、壬基硫醇或十二烷硫醇。在一些实施例中，硅烷类抑制物可以选择性地形成在介电层上，而不是形成在金属层上。因此，金属层270不覆盖抑制物250。
在抑制物250由自组装单层(SAM)形成的一些实施例中，抑制物250的分子各自具有位于任选中间部分(分子链)的相对侧上的第一突出末端部分(例如，头部基团)和第二突出末端部分(例如，末端基团)。第一突出末端部分包括在由NH4F移除原生氧化物后，选择性地附接至羟基封端的表面(亦即，-OH封端的表面，诸如氧化硅表面)，而不附接至氢封端的表面(诸如具有-H端基的氮化硅表面)的基团。第二突出末端部分包括金属氧化物沉积抑制物基团。任选的中间部分可包括烷基链。这些链之间的凡得瓦相互作用使自组装单层是有序的。在所述抑制物250包括烷基三氯硅烷(X-(CH2)n-SiCl3)的一些实施例中，头部基团可以结合至介电材料的表面，而不是金属的表面。因此，可以在由介电材料组成的特定表面上选择性地形成(生长)抑制物250，同时可以抑制在金属上形成抑制物250。
参考图9B。例如，自组装单层250形成在基板D上，所述基板D包含介电材料，诸如图9A中的栅极间隔物228和238，以及层间介电质240。自组装单层250包括通过分子链250C(亦即，尾部)连接至末端基团250T(亦即，官能团)的头部基团250H。头部基团250H具有亲水界面特性，所述亲水界面特性将自组装单层250吸引至由介电材料制成的基板D。在一些实施例中，头部基团250H可包括三氯硅(SiCl3)或三甲氧基硅烷(Si(OCH3)3)，其提供亲水界面性质。例如在一些实施例中，分子链250C可包括烷基链，诸如亚甲基(CH2)n。末端基团250T具有排斥金属的疏水性界面性质，从而防止金属附接至SAM150。在一些实施例中，末端基团250T可包括甲基(CH3)，所述甲基提供疏水界面性质。
参考图10。采用原子层沉积制程来形成与金属层270自对准的导电层260。由于如上所论述的抑制物250的材料性质，原子层沉积制程的前驱物具有不黏附至抑制物250的表面的趋势。因此，在原子层沉积制程期间，导电层260可以形成在金属层270上，但使抑制物250的顶表面保留不被覆盖。
参考图11。然而，在原子层沉积制程的多个反应循环之后，导电层260可以开始在抑制物250上形成。如图所示，导电层260在金属层270上方的一部分的厚度为T21，并且导电层260在抑制物250上方的另一部分的厚度为T22，其中厚度T21大于厚度T22。从其他角度来看，由于材料性质，导电层260在金属层270上的生长速率大于在抑制物250上的生长速率。在一些实施例中，原子层沉积制程的反应循环次数可以在约1至约100的范围内。
参考图12。执行原子层蚀刻制程以移除抑制物250上方的导电层260。亦即，在原子层蚀刻制程期间移除在抑制物250上形成的不需要的导电层260，以暴露抑制物250的表面。在原子层蚀刻制程之后，导电层260在金属层270上方的部分的厚度为T23。在原子层蚀刻制程期间，部分地移除导电层260在金属层270上方的部分。在一些实施例中，导电层260在金属层270上方的被移除部分的厚度基本上等于导电层260在抑制物250上方的移除厚度。换言之，厚度T21(参见图11)、T22(参见图11)及T23基本上满足：T23＝T21–T22。在一些实施例中，厚度T23在约10nm至约100nm的范围内。原子层蚀刻制程可包括多个反应循环以移除所需厚度的抑制剂250。在一些实施例中，原子层蚀刻的反应循环次数可以在约1至约50的范围内。
在图10至图12中论述的原子层沉积制程和原子层蚀刻制程可以视为用于在金属层270上方形成厚度为T23的导电层260并且其中抑制物250未被覆盖的形成循环。形成循环可以用以下等式表示：
X*(原子层沉积反应循环)+Y*(原子层蚀刻反应循环)＝1*(形成循环)
换言之，形成循环包括执行原子层沉积循环X次和原子层蚀刻循环Y次。在一些实施例中，X与Y的比率(X/Y)在约1至约15的范围内。在一些其他实施例中，X大于Y，因此X与Y的比率(X/Y)大于1。
参考图13。重复图10至图12中论述的制程多次(或以交替方式执行)以形成导电层260'。换言之，重复图10至图12的导电层260的形成循环，以形成导电层160'。在图13中，导电层260'被称为自对准触点(SAC)。在一些实施例中，形成循环的次数Z可以在约100至约1000的范围内。在一些其他实施例中，形成循环的次数Z可以在约100至约500的范围内。导电层260'的形成原理类似于图7中描述的形成原理，并且为简单起见将不再重复。
随后，移除抑制物250(参考图12)以暴露栅极间隔物228和238以及层间介电质240的顶表面。抑制物250的移除与图6的抑制物150的移除相同或相似，并且为简单起见将不再重复。
图14至图19图示了根据一些实施例处于各个阶段的制造半导体结构的方法。
参考图14，其中图14的结构类似于图1中描述的结构，因此在下文中将不再重复相关的结构细节。例如，半导体结构包括基板300，该基板具有半导体鳍310、栅极堆叠320、栅极间隔物328及338、源极/漏极结构330、接触蚀刻停止层335、以及层间介电质340。栅极堆叠320包括界面层321、栅极介电质322、覆盖层323、第一功函数金属层324、第二功函数金属层325和栅电极326。
参考图15A及图15B。部分地移除层间介电质340以在接触蚀刻停止层335之间形成凹陷R2。可以通过合适的制程如蚀刻来移除层间介电质340。在栅极堆叠320、栅极间隔物328及338以及接触蚀刻停止层335上形成抑制物350。换言之，层间介电质340的顶表面从抑制物350暴露。
在一些实施例中，抑制物350可以是聚合物或自组装单层(SAM)。SAM抑制物包括硅烷类抑制物或硫醇类抑制物。在一些实施例中，硅烷类抑制物可以是十八烷基三氯硅烷(CH3(CH2)17SiCl3)、三氯(1H,1H,2H,2H-全氟辛基)硅烷(CF3(CF2)5(CH2)2SiCl3)、二甲基二氯硅烷((CH3)2SiCl2)/(二甲氨基)三甲基硅烷((CH3)2NSi(CH3)3)、1-(三甲基甲硅烷基)吡咯啶((CH3)3Si-NC4H8)、六甲基二硅氮烷([[(CH3)3Si]2NH)、或双(二甲基氨基)二甲基硅烷([(CH3)2N]2Si(CH3)2)。在一些其他实施例中，硫醇类抑制物可以是烷硫醇、丙硫醇、丁硫醇、己硫醇、庚硫醇、十八烷硫醇、壬基硫醇或十二烷硫醇。在一些实施例中，硫醇类抑制物可以选择性地形成在金属层上，而不是形成在介电层上。
在抑制物350是自组装单层(SAM)的一些实施例中，抑制物350的分子各自具有位于任选中间部分(分子链)的相对侧上的第一突出末端部分(例如，头部基团)和第二突出末端部分(例如，末端基团)。第一突出末端部分包括在由NH4F移除原生氧化物后，选择性地附接至羟基封端的表面(亦即，-OH封端的表面，诸如氧化硅表面)，而不附接至氢封端的表面(诸如具有-H端基的氮化硅表面)的基团。第二突出末端部分包括金属氧化物沉积抑制物基团。任选的中间部分可包括烷基链。这些链之间的凡得瓦相互作用使自组装单层是有序的。在抑制物350包括烷硫醇(X-(CH2)n-SH)的一些实施例中，头部基团可以结合至金属材料的表面。如此，抑制物350可以选择性地形成(生长)在金属层上，而不是在介电层上。
参考图15B。例如，自组装单层350形成在包含金属的基板M上。自组装单层350包括通过分子链350C(亦即，尾部)连接至末端基团350T(亦即，官能团)的头部基团350H。头部基团350H具有亲水性界面性质，所述亲水性界面性质将自组装单层350吸引至基板M。在一些实施例中，头部基团350H可包括巯基或硫醇基，其提供亲水界面性质。例如在一些实施例中，分子链350C可包括烷基链，诸如亚甲基(CH2)n。末端基团350T具有排斥金属的疏水性界面性质，从而防止金属附接至自组装单层350。自组装单层在一些实施例中，末端基团350可包括甲基(CH3)，所述甲基提供疏水界面性质。
如上所述，抑制物350主要形成为与金属表面如栅极堆叠320自对准。然而，若沉积时间足够长，则抑制物350可以开始在与金属表面相邻的介电质表面上形成。换言之，金属表面上的抑制物350可以溢流至与金属表面相邻的介电区域。作为实例，在图15A中，可以控制抑制物350的沉积时间以进一步形成覆盖栅极堆叠320的相邻区域(诸如栅极间隔物328和338，以及接触蚀刻停止层335)的抑制物350。因此，抑制物350在栅极堆叠320上的部分比抑制物350在栅极间隔物328及338以及接触蚀刻停止层335上的部分厚，此系因为抑制物350最初形成在栅极堆叠320上，随后溢流至相邻的介电材料。应注意，控制抑制物350的沉积时间，使得抑制物350不形成在意欲在其上形成介电层(亦即，图16中的介电层360)的表面上。例如，抑制器350可以覆盖栅极堆叠320、栅极间隔物328和338，同时使接触蚀刻停止层335和层间介电质340的顶表面保留为暴露的。在一些其他实施例中，抑制物350可以形成在栅极堆叠320的金属部分(亦即，层323至326)上，并且不形成在相邻的介电质表面(亦即，栅极介电质322、栅极间隔物328和338，以及接触蚀刻停止层335)上。应当理解，图15A中的抑制物350的形状仅用于解释，而不意欲限制本揭示内容。
参考图16。采用原子层沉积制程来在层间介电质340上方形成介电层360。由于抑制物350的材料性质，原子层沉积制程的前驱物具有不黏附至抑制物350的表面的趋势。因此，在原子层沉积制程期间，介电层360可以形成在层间介电质340上，但使抑制物350的顶表面保留不被覆盖。
参考图17。然而，在原子层沉积制程的多个反应循环之后，介电层360可以开始在抑制物350上形成。如图所示，介电层360在层间介电质340上方的一部分的厚度为T31，并且介电层360在抑制物350上方的另一部分的厚度为T32，其中厚度T31大于厚度T32。从其他角度来看，由于抑制物350的材料性质，介电层360在层间介电质340上的生长速率大于在抑制物350上的生长速率。在一些实施例中，原子层沉积制程的反应循环次数可以在约1至约100的范围内。
参考图18。执行原子层蚀刻制程以移除抑制物350上方的介电层360。亦即，在原子层蚀刻制程期间移除形成在抑制物350上的不希望的介电层360，以暴露抑制物350的表面。在原子层蚀刻制程之后，介电层360在层间介电质340上方的部分的厚度为T33。在原子层蚀刻制程期间，部分地移除介电层360在层间介电质340上方的部分。在一些实施例中，介电层360在层间介电质340上方的被移除部分的厚度基本上等于介电层360在抑制物350上方的移除厚度。换言之，厚度T31(参见图17)，T32(参见图17)及T33基本上满足：T33＝T31–T32。在一些实施例中，厚度T33在约10nm至约100nm的范围内。原子层蚀刻制程可包括多个反应循环以移除所需厚度的抑制剂350。在一些实施例中，原子层蚀刻的反应循环次数可以在约1至约50的范围内。
在图16至图18中论述的原子层沉积制程和原子层蚀刻制程可以视为用于在层间介电质340上方形成厚度为T33的介电层360并且其中抑制物350未被覆盖的形成循环。形成循环可以用以下等式表示：
X*(原子层沉积反应循环)+Y*(原子层蚀刻反应循环)＝1*(形成循环)
换言之，形成循环包括执行原子层沉积循环X次和原子层蚀刻循环Y次。在一些实施例中，X与Y的比率(X/Y)在约1至约15的范围内。在一些其他实施例中，X大于Y，因此X与Y的比率(X/Y)大于1。
参考图19。重复图16至图18中论述的制程多次(或以交替方式执行)以形成介电层360'。换言之，重复图16至图18的介电层360的形成循环，以形成介电层360'。在图19中，介电层360'可以被称为硬掩模层。在一些实施例中，形成循环的次数Z可以在约100至约1000的范围内。在一些其他实施例中，形成循环的次数Z可以在约100至约500的范围内。介电层360'的形成原理类似于图7中描述的形成原理，并且为简单起见将不再重复。
随后，移除抑制物350(参考图18)以暴露栅极堆叠320、栅极间隔物328和338以及接触蚀刻停止层335的顶表面。抑制物350的移除与图6的抑制物150的移除相同或相似，并且为简单起见将不再重复。在一些实施例中，可以执行回蚀制程(未图示)以移除栅极堆叠320的一部分。在回蚀制程期间，介电层360'可以用作掩模以保护下面的材料(亦即，层间介电质340)不被蚀刻。
图20至图25图示了根据一些实施例处于各个阶段的制造半导体结构的方法。
参考图20，其中图20的结构类似于图1中描述的结构，因此在下文中将不再重复相关的结构细节。例如，半导体结构包括基板400，该基板具有半导体鳍410、栅极堆叠420、栅极间隔物428及438、源极/漏极结构430、接触蚀刻停止层435、以及层间介电质440。栅极堆叠420包括界面层421、栅极介电质422、覆盖层423、第一功函数金属层424、第二功函数金属层425和栅电极426。
参考图21A及图21B。在栅极堆叠420上形成抑制物450。在一些实施例中，抑制器450覆盖栅极间隔物428的一部分，其原因将在后面论述。
在一些实施例中，抑制物450可以是聚合物或自组装单层(SAM)。自组装单层抑制物包括硅烷类抑制物或硫醇类抑制物。在一些实施例中，硅烷类抑制物可以是十八烷基三氯硅烷(CH3(CH2)17SiCl3)、三氯(1H,1H,2H,2H-全氟辛基)硅烷(CF3(CF2)5(CH2)2SiCl3)、二甲基二氯硅烷((CH3)2SiCl2)/(二甲氨基)三甲基硅烷((CH3)2NSi(CH3)3)、1-(三甲基甲硅烷基)吡咯啶((CH3)3Si-NC4H8)、六甲基二硅氮烷([[(CH3)3Si]2NH)、或双(二甲基氨基)二甲基硅烷([(CH3)2N]2Si(CH3)2)。在一些其他实施例中，硫醇类抑制物可以是烷硫醇、丙硫醇、丁硫醇、己硫醇、庚硫醇、十八烷硫醇、壬基硫醇或十二烷硫醇。在一些实施例中，硫醇类抑制物可以选择性地形成在金属层上，而不是形成在介电层上。
在抑制物450是自组装单层的一些实施例中，抑制物450的分子各自具有位于任选中间部分(分子链)的相对侧上的第一突出末端部分(例如，头部基团)和第二突出末端部分(例如，末端基团)。第一突出末端部分包括在由NH4F移除原生氧化物后，选择性地附接至羟基封端的表面(亦即，-OH封端的表面，诸如氧化硅表面)，而不附接至氢封端的表面(诸如具有-H端基的氮化硅表面)的基团。第二突出末端部分包括金属氧化物沉积抑制物基团。任选的中间部分可包括烷基链。这些链之间的凡得瓦相互作用使自组装单层是有序的。在抑制物450包括烷硫醇(X-(CH2)n-SH)的一些实施例中，头部基团可以结合至金属材料的表面。如此，抑制物450可以选择性地形成(生长)在金属层上，而不是在介电层上。
参考图21B。例如，自组装单层450形成在包含金属的基板M上。自组装单层450包括通过分子链450C(亦即，尾部)连接至末端基团450T(亦即，官能团)的头部基团450H。头部基团450H具有亲水性界面性质，所述亲水性界面性质将自组装单层450吸引至基板M。在一些实施例中，头部基团450H可包括巯基或硫醇基，其提供亲水界面性质。例如在一些实施例中，分子链450C可包括烷基链，诸如亚甲基(CH2)n。末端基团450T具有排斥金属的疏水性界面性质，从而防止金属附接至自组装单层450。在一些实施例中，末端基团450T可包括甲基(CH3)，所述甲基提供疏水界面性质。
如上所述，抑制物450主要形成为与金属表面如栅极堆叠420自对准。然而，若沉积时间足够长，则抑制物450可以开始在与金属表面相邻的介电质表面上形成。换言之，金属表面上的抑制物450可以溢流至与金属表面相邻的介电区域。作为实例，在图21A中，可以控制抑制物450的沉积时间以进一步形成覆盖栅极堆叠420的相邻区域(诸如栅极间隔物428)的抑制物450。因此，抑制物450在栅极堆叠420上的部分比抑制物450在栅极间隔物428上的部分厚，此系因为抑制物450最初形成在栅极堆叠420上，随后溢流至栅极间隔物428。应注意，控制抑制物450的沉积时间，使得抑制物450不形成在意欲在其上形成介电层(亦即，图22中的介电层460)的表面上。例如，抑制器450可以覆盖栅极堆叠420和栅极间隔物428，同时使栅极间隔物438、接触蚀刻停止层435和层间介电质440的顶表面保留为暴露的。在一些其他实施例中，抑制物450可以形成在栅极堆叠420的金属部分(亦即，层423至426)上，并且不形成在相邻的介电质表面(亦即，栅极介电质422、栅极间隔物428和438，以及接触蚀刻停止层435)上。应当理解，图21A中的抑制物450的形状仅用于解释，而不意欲限制本揭示内容。
参考图22。采用原子层沉积制程来在层间介电质440、栅极间隔物428和438以及接触蚀刻停止层435上方形成介电层460。由于材料性质，原子层沉积制程的前驱物具有不黏附至抑制物450的表面的趋势。因此，在原子层沉积制程期间，介电层460可以形成在层间介电质440、栅极间隔物428和438以及接触蚀刻停止层435上，但使抑制物450的顶表面保留不被覆盖。
参考图23。然而，在原子层沉积制程的多个反应循环之后，介电层460可以开始在抑制物450上形成。如图所示，介电层460在层间介电质440、栅极间隔物428和438以及接触蚀刻停止层435上方的一部分的厚度为T41，并且介电层460在抑制物450上方的另一部分的厚度为T42，其中厚度T41大于厚度T42。从其他角度来看，由于材料性质，介电层460在层间介电质440、栅极间隔物428和438以及接触蚀刻停止层上的生长速率大于在抑制物450上的生长速率。在一些实施例中，原子层沉积制程的反应循环次数可以在约1至约100的范围内。
参考图24。执行原子层蚀刻制程以移除抑制物450上方的介电层460。亦即，在原子层蚀刻制程期间移除形成在抑制物450上的不希望的介电层460，以暴露抑制物450的表面。在原子层蚀刻制程之后，介电层460在层间介电质340上方的部分的厚度为T43。在原子层蚀刻制程期间，部分地移除介电层460在层间介电质440、栅极间隔物428和438以及接触蚀刻停止层435上方的部分。在一些实施例中，介电层460在层间介电质440上方的被移除部分的厚度基本上等于介电层460在抑制物450上方的移除厚度。换言之，厚度T41(参见图23)，T42(参见图23)及T43基本上满足：T43＝T41–T42。在一些实施例中，厚度T43在约10nm至约100nm的范围内。原子层蚀刻制程可包括多个反应循环以移除所需厚度的抑制剂450。在一些实施例中，原子层蚀刻的反应循环次数可以在约0至约50的范围内。
在图22至图24中论述的原子层沉积制程和原子层蚀刻制程可以视为用于在层间介电质440、栅极间隔物428以及接触蚀刻停止层435上方形成厚度为T43的介电层460并且其中抑制物450未被覆盖的形成循环。形成循环可以用以下等式表示：
X*(原子层沉积反应循环)+Y*(原子层蚀刻反应循环)＝1*(形成循环)
换言之，形成循环包括执行原子层沉积循环X次和原子层蚀刻循环Y次。在一些实施例中，X与Y的比率(X/Y)在约1至约15的范围内。在一些其他实施例中，X大于Y，因此X与Y的比率(X/Y)大于1。
参考图25。重复图22至图24中论述的制程多次(或以交替方式执行)以形成介电层460'。换言之，重复图22至图24的介电层460的形成循环，以形成介电层460'。在图25中，介电层460'可以被称为硬掩模层。在一些实施例中，形成循环的次数Z可以在约100至约1000的范围内。在一些其他实施例中，形成循环的次数Z可以在约100至约500的范围内。介电层460'的形成原理类似于图7中描述的形成原理，并且为简单起见将不再重复。
随后，移除抑制物450(参考图24)以暴露栅极堆叠420的顶表面。抑制物450的移除与图6的抑制物150的移除相同或相似，并且为简单起见将不再重复。在一些实施例中，可以执行回蚀制程(未图示)以移除栅极堆叠420的一部分。在回蚀制程期间，介电层460'可以用作掩模以保护下面的材料(亦即，层间介电质440)不被蚀刻。
图26至图31图示了根据一些实施例处于各个阶段的制造半导体结构的方法。
参考图26。提供下伏结构10。在一些实施例中，下伏结构10可以是基板，诸如硅基板。在一些其他实施例中，下伏结构10可以是导电的结构、晶体管、电阻器、电容器、局部布线、隔离层及/或元件隔离层。
在下伏结构10上方形成第一材料12。此外，在下伏结构10上方并且在第一材料12附近形成至少一种第二材料14。第一材料12和第二材料14的数量仅用于解释，并且本揭示内容不限于此。
在一些实施例中，第一材料12和第二材料14可以是金属、金属氧化物或介电质。然而，第一材料12和第二材料14由不同类型的材料制成。例如，一旦第一材料12由金属制成，则第二材料由金属氧化物或介电质制成。或者，一旦第一材料12由金属氧化物制成，则第二材料由金属或介电质制成。或者，一旦第一材料12由介电质制成，则第二材料由金属或金属氧化物制成。在一些实施例中，第一材料12和第二材料14的厚度可以在约1nm至约500nm的范围内。
在一些实施例中，可能的金属可以是W、TiN、Co、Ru或Pt，但是本揭示内容不限于此。在一些实施例中，可能的金属氧化物可以是SiO、SiN、SiC、SiOC、SiON、SiCN或SiOCN，但是本揭示内容不限于此。在一些实施例中，可能的介电质可以是ZrO2、Al2O3、Y2O3、AlON、Yb2O3、ZrAlOx、La2O3、或TiO2，但是本揭示内容不限于此。
随后，在第一材料12上选择性地形成抑制物20。在一些实施例中，抑制物20具有的材料性质使得抑制物20可以形成在第一材料12上，而不是形成在第二材料14上。亦即，抑制物20以自对准方式形成在第一材料12上。在一些实施例中，抑制物20的厚度可以在0.1nm至约10nm的范围内。抑制物20的材料可以类似于图1至图25中描述的抑制物150、250、350和450，并且为简单起见将不再重复。抑制物20可以包含在后续步骤中抑制沉积制程的沉积速率的材料。
参考图27。采用原子层沉积(原子层沉积)制程来形成与第二材料14自对准的图案化沉积层30。在图27中，图案化沉积层30的厚度由原子层沉积制程的沉积循环确定。每个循环中的前驱物(和/或反应物)可以相同或不同。在一些实施例中，图案化沉积层30可以是导电层；在一些其他实施例中，图案化沉积层30可以是介电层。
此外，原子层沉积是表面敏感的沉积制程，亦即，膜生长取决于材料的表面特性。例如，抑制物20的末端基团对原子层沉积制程的前驱物基本上是惰性的，并且该抑制物20的中间部分形成良好覆盖以阻止前驱物(成形空间位阻)与第一材料12反应。如此，可以防止前驱物结合至抑制物20，并且可以在第二材料14上选择性地形成图案化沉积层30。
在图27中，由于如上所述的材料性质，原子层沉积制程的前驱物具有不黏附至抑制物20的表面的趋势。以此方式，原子层沉积制程的前驱物在抑制物20与第二材料14之间具有高选择性。特别地，原子层沉积制程具有对第二材料14相对于抑制物20的选择性。此外，第二材料14相对于抑制物20的原子层沉积选择性大于第二材料14相对于第一材料12的原子层沉积选择性。如此，通过形成抑制物20，可以有效地抑制图案化沉积层30在第一材料12上(在抑制物上)的沉积速率。因此，在原子层沉积制程期间，图案化沉积层30可以形成在第二材料14上，但使抑制物20的顶表面保留不被覆盖。换言之，图案化沉积层30可以不形成在覆盖第一材料12的抑制物20上。此种方法亦可称为“抑制物涂布”。原子层沉积制程可包括多个反应循环以形成所需厚度的图案化沉积层30。
在一些实施例中，原子层沉积制程的前驱物可包括基于Cl的材料和金属-有机材料。例如，基于Cl的材料可包括AlCl3、ZrCl4、或HfCl4。此外，金属-有机材料可以包括三(二甲氨基)环戊二烯基锆(Zy原子层沉积)、Y(异丙基环戊二烯基)2(iPr-amd)、三甲基(甲基环戊二烯基)铂(CH3CpPt(CH3)3)、双(甲基环戊二烯基)甲基甲氧基铪(HfD-04)、环戊二烯基三氯化锆(CpZrCl3)。在一些实施例中，可以在0.5托至100托的压力范围内，500sccm至10000sccm的前驱物流速范围内，以及100℃至700℃的温度范围内执行原子层沉积制程。
在一些实施例中，图案化沉积层30可以包括SiO、SiN、SiC、SiOC、SiON、SiCN、SiOCN、ZrO2、Al2O3、Y2O3、AlON、HfO2、HfZrOx、HfSiOx、HfSiON、ZrSiOx、HfZrSiOx、HfAlOx、HfAlN、ZrAlOx、La2O3、TiO2、Yb2O3。
参考图27。然而，在原子层沉积制程的多个反应循环之后，图案化沉积层30可能开始在抑制物20上形成。亦即，在执行原子层沉积制程的关键反应循环之后，抑制物涂布方法可能失败。在一些实施例中，当图案化沉积层30的厚度达到约10nm时，抑制物涂布方法可能失败。如图所示，图案化沉积层30在第二材料14上方的一部分的厚度为T1，并且图案化沉积层30在抑制物20上方的另一部分的厚度为T2，其中厚度T1大于厚度T2。换言之，由于材料性质，图案化沉积层30在第二材料14上的生长速率大于在抑制物20上的生长速率。在一些实施例中，原子层沉积制程的反应循环次数可以在约1至约100的范围内。
参考图29。执行原子层蚀刻制程以移除抑制物20上方的图案化沉积层30。在原子层蚀刻制程之后，抑制物20的顶表面通过移除抑制物20上方的图案化沉积层30而暴露。在原子层蚀刻制程之后，图案化沉积层30在第二材料14上方的部分的厚度为T3。在原子层蚀刻制程期间，部分地移除图案化沉积层30在第二材料14上方的部分。在一些实施例中，图案化沉积层30在第二材料14上方的被移除部分的厚度基本上等于图案化沉积层30在抑制物20上方的移除厚度。换言之，厚度T1(参见第1C图)、T2(参见第1C图)及T3基本上满足：T3＝T1–T2。在一些实施例中，厚度T3在约10nm至约100nm的范围内。原子层蚀刻制程可包括多个反应循环以移除抑制剂20上方的图案化沉积层30的所需厚度。在一些实施例中，原子层蚀刻的反应循环的次数小于原子层沉积的反应循环的次数，并且可以在约1至约50的范围内。
在一些实施例中，原子层蚀刻制程的蚀刻剂可包括O2、Ar、H2电浆等。在一些其他实施例中，原子层蚀刻制程的蚀刻剂可包括基于Cl的气体或基于F的气体。例如，基于Cl的气体可以是Cl2、BCl3等。基于F的气体可以是CF4、C4F8、CH3F、CH2F2、CHF3、CFx、NF3等。在一些其他实施例中，原子层沉积制程的蚀刻剂可包括离子轰击。例如，离子轰击的离子可以是Ar、He等。
再次参考图27、图28及图29。图27和图28论述了执行原子层沉积制程的多个反应循环以在第二材料14上方形成图案化沉积层30，直至图案化沉积层30开始在抑制物20上形成。图29论述了原子层蚀刻制程的多个反应循环，用以移除抑制物20上的图案化沉积层30，直至暴露抑制物20的顶表面。如前所述，原子层沉积制程的反应循环的次数X可以在约1至约100的范围内，并且原子层蚀刻制程的反应循环的次数Y可以在约1至约50的范围内。在一些实施例中，X与Y的比率(X/Y)在约1至约15的范围内。在一些其他实施例中，原子层沉积制程的反应循环的次数X大于原子层蚀刻制程的反应循环的次数Y。亦即，X大于Y，因此X与Y的比率(X/Y)大于1。
在图27至图29中论述的原子层沉积制程和原子层蚀刻制程可以视为用于在第二材料14上方形成厚度为T3的图案化沉积层30并且其中抑制物20未被覆盖的形成循环。形成循环可以用以下等式表示：
X*(原子层沉积反应循环)+Y*(原子层蚀刻反应循环)＝1*(形成循环)
换言之，形成循环包括执行原子层沉积反应循环X次和原子层蚀刻反应循环Y次。
参考图29。重复图27至图29中论述的制程多次(或以交替方式执行)以形成具有期望厚度T4的图案化沉积层30’。换言之，重复图27至图29的图案化沉积层30的形成循环，以形成图案化沉积层30’。在一些实施例中，形成循环的次数Z可以在约100至约1000的范围内。在一些其他实施例中，形成循环的次数Z可以在约100至约500的范围内。不同形成循环中的X值可以不同或相同，并且/或者不同形成循环中的Y值可以不同或相同。例如，顺序地执行X1次原子层沉积反应循环、Y1次原子层蚀刻反应循环、X2次原子层沉积反应循环和Y2次原子层蚀刻反应循环，其中X1和X2不同或相同，并且/或者Y1和Y2不同或相同。
参考图31。在形成图案化沉积层30'之后，移除抑制物20(参考图30)以暴露第一材料12的顶表面。可以通过执行烘焙或蚀刻制程来移除抑制物20。
根据上述实施例，第一材料和第二材料形成在下层结构上。在第一材料上选择性地形成抑制物，并且使第二材料的顶表面保留不被覆盖。执行沉积制程以在第二材料上方形成图案化沉积层，直至介电层开始在抑制物上形成。随后执行蚀刻制程以移除抑制物上方的介电层的一部分。重复沉积制程和蚀刻制程以形成所需厚度的介电层。因此，本揭示案的实施例提供了在靶材料上选择性地形成图案化沉积层的有效方式。本揭示案的实施例亦可减少图案化沉积层中的空隙及/或接缝。亦可以跳过诸如化学机械研磨的平坦化制程以避免材料损失。
在本揭示案的一些实施例中，方法包括在基板上形成栅极堆叠和层间介电质(层间介电质)，其中该层间介电质与该栅极堆叠相邻；形成抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；执行沉积制程以在该栅极堆叠上方形成导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的沉积选择性；以及执行蚀刻制程以移除该抑制物上方的该导电层的一部分。
根据一些实施例，该方法亦包括在执行蚀刻制程之后移除抑制物。
根据一些实施例，沉积制程包括多个第一反应循环。
根据一些实施例，蚀刻制程包括多个第二反应循环，并且第一反应循环的次数大于或等于第二反应循环的次数。
根据一些实施例，在执行蚀刻制程期间，部分地移除第二材料上方的导电层的另一部分。
根据一些实施例，抑制物包含聚合物或自组装单层。
根据一些实施例，该方法亦包括重复执行沉积制程以及执行蚀刻制程。
根据一些实施例，沉积制程对栅极堆叠相对于抑制物的沉积选择性大于沉积制程对栅极堆叠相对于层间介电质的沉积选择性。
根据一些实施例，该方法亦包括在形成抑制物之前使栅极堆叠凹陷。
根据一些实施例，该方法亦包括在栅极堆叠的相对侧壁上形成栅极间隔物，其中抑制物形成在栅极间隔物的内侧壁上。
根据一些实施例，该方法亦包括在形成抑制物之前在栅极堆叠上方形成金属层。
在本揭示案的一些实施例中，方法包括在下伏结构上方形成栅极堆叠和层间介电质(层间介电质)，其中该层间介电质与该栅极堆叠相邻；在该栅极堆叠上方选择性地形成抑制物；执行原子层沉积(原子层沉积)制程以在该层间介电质上形成介电层，直至该介电层开始在该抑制物上形成，其中该介电层在该层间介电质上的生长速率大于在该抑制物上的生长速率；以及执行原子层蚀刻(原子层蚀刻)制程以移除该介电层，直至暴露出该抑制物的顶表面。
根据一些实施例，原子层沉积制程包括X个反应循环，并且原子层蚀刻制程包括Y个反应循环，其中X≥Y。
根据一些实施例，栅极堆叠由金属制成。
根据一些实施例，抑制物包括十八烷基三氯硅烷(CH3(CH2)17SiCl3)、三氯(1H,1H,2H,2H-全氟辛基)硅烷(CF3(CF2)5(CH2)2SiCl3)、二甲基二氯硅烷((CH3)2SiCl2)/(二甲氨基)三甲基硅烷((CH3)2NSi(CH3)3)、1-(三甲基甲硅烷基)吡咯啶((CH3)3Si-NC4H8)、六甲基二硅氮烷([[(CH3)3Si]2NH)、或双(二甲基氨基)二甲基硅烷([(CH3)2N]2Si(CH3)2)、烷硫醇、丙硫醇、丁硫醇、己硫醇、庚硫醇、十八烷硫醇、壬基硫醇或十二烷硫醇。
根据一些实施例，该方法亦包括重复执行原子层沉积制程以及执行原子层蚀刻制程。
根据一些实施例，该方法亦包括在形成抑制物之前使层间介电质凹陷。
在本揭示案的一些实施例中，半导体结构包括栅极堆叠；围绕该栅极堆叠的层间介电层；分别在该栅极堆叠与该层间介电质之间的多个栅极间隔物；触点；以及抑制物。栅极间隔物在栅极堆叠上限定凹陷。触点在凹陷中。抑制物位于触点与一个栅极间隔物之间。
根据一些实施例，抑制物包含聚合物或自组装单层。
根据一些实施例，抑制物在栅极堆叠上方。
上文概述了若干实施例的特征，使得本领域的技艺人士可以更好地理解本揭示内容的各态样。本领域的技艺人士应当理解，他们可以容易地将本揭示内容用作设计或修改用于执行本文介绍的实施例的相同目的和/或实现相同优点的其他制程和结构的基础。本领域的技艺人士亦应该意识到，此类等效的结构不脱离本揭示案的精神和范畴，并且在不脱离本揭示案的精神和范畴的情况下，本领域的技艺人士可以在此进行各种改变、替换和变更。

Claims (1)

1.一种半导体结构的制造方法，其特征在于，包含：
在一基板上形成一栅极堆叠和一层间介电质，其中该层间介电质与该栅极堆叠相邻；
形成一抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；
执行一沉积制程以在该栅极堆叠上方形成一导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的一沉积选择性；以及
执行一蚀刻制程以移除该抑制物上方的该导电层的一部分。
CN201811359633.6A 2017-11-28 2018-11-15 半导体结构的制造方法 Pending CN109841571A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591737P 2017-11-28 2017-11-28
US62/591,737 2017-11-28
US16/122,235 2018-09-05
US16/122,235 US10727065B2 (en) 2017-11-28 2018-09-05 Semiconductor structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN109841571A true CN109841571A (zh) 2019-06-04

Family

ID=66632592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811359633.6A Pending CN109841571A (zh) 2017-11-28 2018-11-15 半导体结构的制造方法

Country Status (3)

Country Link
US (4) US10727065B2 (zh)
CN (1) CN109841571A (zh)
TW (1) TW201926562A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151504A (zh) * 2020-08-17 2020-12-29 复旦大学 一种带有封孔层的铜互连结构及其制备方法
CN112397524A (zh) * 2019-08-13 2021-02-23 美光科技公司 在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099986A (ko) * 2019-02-14 2020-08-25 에이에스엠 아이피 홀딩 비.브이. 반응 챔버에서 주기적 증착 공정에 의해 기판 상에 하프늄 란타늄 산화물 막을 증착하는 방법
US11993844B2 (en) * 2019-04-24 2024-05-28 The Regents Of The University Of California Passivation of silicon dioxide defects for atomic layer deposition
US20210134669A1 (en) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for metal interconnect
US11319449B2 (en) 2019-12-20 2022-05-03 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Area selective deposition of metal containing films
US20210398846A1 (en) * 2020-06-17 2021-12-23 Tokyo Electron Limited Method for area selective deposition using a surface cleaning process
US20230157007A1 (en) * 2021-11-17 2023-05-18 Nanya Technology Corporation Memory array structure with contact enhancement sidewall spacers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235489B2 (en) * 2004-05-21 2007-06-26 Agere Systems Inc. Device and method to eliminate shorting induced by via to metal misalignment
US8465592B2 (en) * 2008-08-25 2013-06-18 Tokyo Electron Limited Film deposition apparatus
KR101585996B1 (ko) * 2009-04-20 2016-01-18 삼성전자주식회사 포토레지스트 조성물, 이를 이용한 미세 패턴의 형성방법 및 반도체 장치의 제조방법
US20140051239A1 (en) * 2012-08-14 2014-02-20 International Business Machines Corporation Disposable carbon-based template layer for formation of borderless contact structures
JP6287121B2 (ja) * 2013-11-28 2018-03-07 株式会社リコー 電気−機械変換膜の製造方法、電気−機械変換素子、液体吐出ヘッド、インクジェット記録装置
TWI656603B (zh) * 2015-07-31 2019-04-11 聯華電子股份有限公司 半導體元件及其製程
US9589807B1 (en) * 2016-05-25 2017-03-07 Globalfoundries Inc. Method for eliminating interlayer dielectric dishing and controlling gate height uniformity
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
US10141225B2 (en) * 2017-04-28 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates of transistors having reduced resistivity
US10347540B1 (en) * 2017-12-14 2019-07-09 International Business Machines Corporation Gate cut using selective deposition to prevent oxide loss

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397524A (zh) * 2019-08-13 2021-02-23 美光科技公司 在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法
US11812610B2 (en) 2019-08-13 2023-11-07 Micron Technology, Inc. Three-dimensional memory with conductive rails in conductive tiers, and related apparatus, systems, and methods
CN112397524B (zh) * 2019-08-13 2024-05-07 美光科技公司 在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法
CN112151504A (zh) * 2020-08-17 2020-12-29 复旦大学 一种带有封孔层的铜互连结构及其制备方法
CN112151504B (zh) * 2020-08-17 2022-04-29 复旦大学 一种带有封孔层的铜互连结构及其制备方法

Also Published As

Publication number Publication date
US20230146366A1 (en) 2023-05-11
US20200357646A1 (en) 2020-11-12
US20210287904A1 (en) 2021-09-16
US20190164762A1 (en) 2019-05-30
US11024504B2 (en) 2021-06-01
US11557483B2 (en) 2023-01-17
US11915936B2 (en) 2024-02-27
US10727065B2 (en) 2020-07-28
TW201926562A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
CN109841571A (zh) 半导体结构的制造方法
US10964542B2 (en) Selective high-K formation in gate-last process
US11398381B2 (en) Method for forming semiconductor structure
CN108122733A (zh) 半导体元件制造方法
US12009257B2 (en) Semiconductor device
US20220285220A1 (en) Semiconductor device and manufacturing method thereof
CN109860172A (zh) 半导体元件
CN108122744A (zh) 半导体器件及其制造方法
US20230326990A1 (en) Multi-Channel Devices and Methods of Manufacture
US11699729B2 (en) Semiconductor devices and methods
US11855181B2 (en) Tuning threshold voltage in field-effect transistors
CN109427901A (zh) 半导体器件和方法
US20220336653A1 (en) Gate structure and semiconductor device having the same
CN113053740A (zh) 半导体器件及其制造方法
CN115832004A (zh) 半导体结构及其形成方法
CN113113297A (zh) 半导体装置及其形成方法
CN115050807A (zh) 晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190604