CN109786457A - 半导体器件及其形成方法 - Google Patents

Abstract

一种半导体器件及其形成方法，方法包括：提供衬底，所述衬底包括第一区域和第二区域；所述第一区域具有第一鳍部，第二区域具有第二鳍部；采用外延工艺在所述第一鳍部表面形成第一掺杂层，所述第一掺杂层内有第一掺杂离子；进行第一退火处理，使所述第一掺杂层中的掺杂离子扩散进入第一鳍部；采用沉积工艺在所述第二鳍部表面形成第二掺杂层，所述第二掺杂层内有第二掺杂离子；进行第二退火处理，使所述第二掺杂层中的掺杂离子扩散进入第二鳍部。所述半导体器件的形成方法中通过外延掺杂工艺和固态源掺杂工艺相结合形成不同的掺杂层，减小了对隔离层的损耗，通过扩散实现对鳍部的掺杂，减少了对鳍部的损伤，改善了半导体器件的性能。

Description

半导体器件及其形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

阈值电压(Vt)和驱动电流(Id)是器件的两个重要的电参数，也是在制造工艺中的重要控制参数。不同的核心电路(Core)和输入/输出电路(IO)具有不同的 Vt和Id性能需求，因此控制器件的阈值电压尤为重要。

然而，现有的半导体器件的形成方法容易影响所形成半导体器件的阈值电压，从而使所形成的半导体器件性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，能够优化半导体器件阈值电压的稳定性，提高半导体器件的电学性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域；所述第一区域具有第一鳍部，第二区域具有第二鳍部；采用外延工艺在所述第一鳍部表面形成第一掺杂层，所述第一掺杂层内有第一掺杂离子；进行第一退火处理，使所述第一掺杂层中的掺杂离子扩散进入第一鳍部；采用沉积工艺在所述第二鳍部表面形成第二掺杂层，所述第二掺杂层内有第二掺杂离子；进行第二退火处理，使所述第二掺杂层中的掺杂离子扩散进入第二鳍部。

可选的，在第一退火和第二退火之后，去除所述第一掺杂层和第二掺杂层。

可选的，所述第一掺杂离子和第二掺杂离子为阈值电压调节离子。

可选的，形成所述第一掺杂层的工艺包括外延生长工艺；在第一掺杂层内掺杂第一掺杂离子的工艺为原位掺杂工艺。

可选的，形成所述第二掺杂层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；在第二掺杂层内掺杂第二掺杂离子的工艺为原位掺杂工艺。

可选的，当所述第一区域用于形成P型器件，第二区域形成N型器件时，所述第一鳍部的材料包括：硅、锗或硅锗；所述第一掺杂层的材料包括硅、硅锗；所述第一掺杂离子包括磷离子；所述第二鳍部的材料包括：硅、砷化镓或铟镓砷；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为包括硼离子。

可选的，当所述第一区域用于形成N型器件时，第二区域形成P型器件时，所述第一鳍部的材料包括：硅、砷化镓或铟镓砷；所述第一掺杂离子包括硼离子；所述第二鳍部的材料包括：硅、锗或硅锗；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子包括磷离子。

可选的，在形成第一掺杂层之后，形成第二掺杂层。

可选的，所述第一掺杂层和所述第二掺杂层的形成步骤包括：在所述第一鳍部顶部和侧壁以及第二鳍部侧壁和顶部上形成保护层；去除第一鳍部侧壁和顶部上的保护层；去除第一鳍部侧壁和顶部上的保护层后，在第一鳍部侧壁和顶部上形成第一掺杂层；对所述第一掺杂层进行氧化处理，形成第一氧化层；形成第一氧化层后去除第二鳍部表面的保护层；去除第二鳍部表面的保护层后在第一掺杂层和第二鳍部侧壁和顶部表面形成第二掺杂层。

可选的，所述保护层的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅；所述保护层的厚度为20埃～50埃；所述保护层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

可选的，在形成第二掺杂层之后，形成第一掺杂层。

可选的，所述第一掺杂层和所述第二掺杂层的步骤包括：在所述第一鳍部顶部和侧壁以及第二鳍部顶部和侧壁上形成第二掺杂层；去除第一鳍部顶部和侧壁的第二掺杂层；去除第一鳍部顶部和侧壁表面的第二掺杂层后，在第一鳍部顶部和侧壁表面形成第一掺杂层。

可选的，在形成第二掺杂层之后，形成第一掺杂层之前，对所述第二鳍部进行第二退火处理。

可选的，在所述第一鳍部顶部和侧壁表面形成第一掺杂层和在第二鳍部的顶部和侧壁表面形成第二掺杂层之后，对第一鳍部和第二鳍部进行退火处理。

可选的，去除所述第一掺杂层和所述第二掺杂层的步骤包括：对所述第一掺杂层进行氧化处理，形成第一氧化层；去除所述第一氧化层和所述第二掺杂层。

可选的，在形成所述第一掺杂层和第二掺杂层之前，在所述衬底上形成隔离层，所述隔离层覆盖第一鳍部的部分侧壁和第二鳍部的部分侧壁。

可选的，在形成所述第一掺杂层和第二掺杂层之后，去除所述第一掺杂层和第二掺杂层之前，在所述衬底上形成隔离层，所述隔离层覆盖第一鳍部的部分侧壁和第二鳍部的部分侧壁。

可选的，在去除所述第一掺杂层和第二掺杂层之后，在所述衬底上形成隔离层，所述隔离层覆盖第一鳍部的部分侧壁和第二鳍部的部分侧壁。

可选的，形成所述隔离层的步骤包括：采用流体化学气相沉积工艺形成隔离膜；回刻蚀所述隔离膜，形成隔离层。

本发明还提供一种采用上述任意一项方法所形成的半导体器件。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体器件的形成方法中，第一区域所采用的掺杂工艺为外延掺杂工艺，第二区域所采用的掺杂工艺为固态源掺杂工艺。若先形成外延掺杂层之后，形成固态源掺杂层，在形成掺杂鳍部过程中需要进行两次图形化处理；若形成固态源掺杂层之后，形成外延掺杂层，在形成掺杂鳍部过程中需要进行一次图形化处理。通过外延掺杂工艺和固态源掺杂工艺相结合，整个工艺过程中至多需要去除两次掩膜层，能够减少因去除掩膜层次数过多而损耗隔离层，从而提高了隔离层的隔离能力，提高器件的性能。

进一步，由于通过原位掺杂工艺使所述第一掺杂层内掺杂有第一掺杂离子，所以，可以通过外延工艺中掺杂气体的浓度调节第一掺杂层内的第一掺杂离子浓度，使第一掺杂离子的浓度尽量高，扩散进入对应掺杂的第一鳍部内的掺杂浓度也会相应增高。沉积工艺中也可以通过调节原位掺杂形成第二掺杂层过程中的第二掺杂离子浓度，提高第二鳍部中的掺杂浓度。通过调节外延掺杂工艺和固态源掺杂工艺的工艺参数，能够实现对第一鳍部和第二鳍部的高剂量的离子掺杂，提高阈值电压，进而提高半导体器件的性能。

附图说明

图1至图3是一种半导体器件的形成方法各步骤的结构示意图；

图4至图13是本发明一实施例的半导体器件的形成方法的结构示意图。

图14至图22是本发明另一实施例的半导体器件的形成方法的结构示意图。

具体实施方式

如背景技术所述，随着半导体器件的密度提高，尺寸缩小，半导体器件电学性能仍有待提高。

由于半导体器件的尺寸越小，所述器件的鳍部尺寸也越小，对掺杂离子的容纳量也变小，热处理后掺杂离子的状态也越不稳定，对器件的性能影响也更明显，以下将结合附图进行说明。

图1至图3是一种半导体器件的形成过程的剖面结构示意图。

请参考图1，提供衬底100，所述衬底上具有鳍部101，在所述鳍部和衬底上形成保护层102，所述保护层102覆盖衬底及鳍部侧壁，露出鳍部顶部，在所述保护层上形成隔离膜103，所述隔离膜103覆盖鳍部侧壁，露出鳍部顶部。

请参考图2，对所述鳍部进行阈值电压离子注入，离子注入后对鳍部进行退火处理。

请参考图3，回刻蚀所述隔离膜103，形成隔离层104，所述隔离层104覆盖部分鳍部侧壁。

半导体技术的发展，器件集成度越来越高，尺寸越来越小，鳍式器件的尺寸也越来越小，鳍部的尺寸也相应缩小以满足器件的需求。

鳍式场效应器件的阈值电压与鳍部内掺杂的杂质浓度有关，鳍部内的杂质浓度越高，鳍式场效应器件的阈值电压越高。

在上述实施例中，由于鳍部尺寸小，在热制程过程中，热效应导致掺杂离子不稳定，从衬底中扩散出来，造成鳍部中阈值电压注入离子掺杂剂量降低，浓度下降，阈值电压发生偏差，进而影响器件性能。为了达到所需要的调节效果，普遍通过提高阈值电压注入离子剂量来调整阈值电压，由于鳍部尺寸较小，所容纳的离子有限，热效应中离子往外扩散更加严重，无法达到调节阈值电压的目的，即阈值电压注入对器件阈值电压的调节效果不明显。同时阈值电压注入的剂量加大，注入能量会增多，被注入的鳍部由于离子的轰击将会变成非晶态，原子会由规则排布变为非规则排布，即使经过退火也不能完全恢复，鳍部的非晶态的离子排布会影响载流子的迁移速率，影响器件的电性能。

单独使用固态源掺杂工艺或者外延生长工艺实现在同一半导体器件中对 P型器件和N型器件的不同掺杂的形成方法中，需要形成至少三次掩膜。如果第一区域用于形成P型器件，第二区域用于形成N型器件，所述形成方法的步骤包括：在第一区域和第二区域上形成第一保护层；第一保护层形成之后，进行第一次图形化处理，去除第一区域上的第一保护层；去除第一区域上的第一保护层之后，在第一区域上形成第一掺杂层并进行退火处理，第一掺杂层可以为采用沉积工艺形成的第一固态源掺杂层，也可以为采用外延工艺形成的第一外延掺杂层；对第一区域进行退火处理后，需要进行第二次图形化处理，去除第一区域上的第一掺杂层；去除第一掺杂层之后，在第一区域和第二区域上形成第二保护层；形成第二保护层之后，需要进行第三次图形化处理，去除第二区域上的第一保护层和第二保护层；去除第二区域上的第一保护层和第二保护层后，在第二区域上形成第二掺杂层并进行退火处理。进行的三次图形化处理过程中形成了三次掩膜，每次去除掩膜层的过程中也会消耗隔离层，多次的掩膜工艺使得隔离层消耗过多，隔离层的隔离能力下降，影响器件性能。

为了解决上述技术问题，本发明技术方案通过外延掺杂工艺和固态源掺杂工艺分别在第一区域和第二区域的鳍部上形成外延掺杂层和固态源掺杂层，对所述外延掺杂层和固态源掺杂层进行退火处理，驱动掺杂离子进入鳍部。利用外延掺杂工艺和固态延掺杂工艺的结合，能够减少一次掩膜工艺，减少了对隔离层的损伤，提高了器件的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图13是本发明一实施例的半导体器件的形成过程的结构示意图。

本发明实施例中采用外延工艺形成第一掺杂层之后，采用沉积工艺形成第二掺杂层。

请参考图4，提供衬底200，所述衬底包括第一区域I和第二区域II，所述第一区域I具有第一鳍部201，第二区域II具有鳍部211。

所述衬底200、第一鳍部201以及第二鳍部211的形成步骤包括：提供半导体基底(图未示)；在所述半导体基底上形成图形化掩膜层(图未示)。所述图形化掩膜层定义第一鳍部201和第二鳍部211的位置和形状；以所述图形化掩膜层为掩膜，刻蚀所述半导体基底，形成所述衬底200、第一鳍部201、第二鳍部211以及位于第一鳍部201和第二鳍部211顶部的衬垫掩膜层202。

所述半导体基底的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料，其中硅材料包括单晶硅、多晶硅或非晶硅。所述半导体基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料。

在本实施例中，所述半导体基底的材料为单晶硅。即所述衬底200、第一鳍部201、以及第二鳍部211的材料为单晶硅。

所述衬垫掩膜层用于后续对隔离膜进行平坦化时，保护所述第一鳍部201 和第二鳍部211的顶部不受损伤，同时也作为后续隔离膜平坦化时的终止层。

所述图像化掩膜层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中所述图形化掩膜层的形成工艺为化学气相沉积工艺。

所述衬垫掩膜层的材料包括氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。本实施例中所述衬垫掩膜层的材料为氮化硅。

在一实施例中，所述衬底200、第一鳍部201、以及第二鳍部211的形成步骤还包括：提供半导体基底，在所述半导体基底上先形成初始衬垫掩膜层，在所述初始衬垫掩膜层上形成图形化层，以所述图形化层为掩膜，刻蚀所述初始衬垫掩膜层和所述半导体基底，以形成所述第一鳍部201、第二鳍部211 以及位于第一鳍部201和第二鳍部211顶部的衬垫掩膜层202。

在本实施例中，在后续形成第一掺杂层和第二掺杂层之后，再形成隔离层。

在其他实施例中，在后续形成保护层之前，形成隔离层，后续形成的保护层还覆盖所述隔离层。

继续参考图4，在衬底200表面、第一鳍部201和第二鳍部211的表面形成保护层203，所述保护层203覆盖第一鳍部201和第二鳍部211的侧壁和顶部表面。

后续第一鳍部上外延形成第一掺杂层和对第一掺杂层进行退火处理均为高温制程，所述保护层是为了后续在第一鳍部上外延形成第一掺杂层和对第一掺杂层进行退火处理时保护第二鳍部在高温下不被氧化。同时，所述保护层在后续对第一掺杂层进行氧化时，能够保护所述第二鳍部不被氧化。

所述保护层203的材料包括氮化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。

在本实施例中，所述保护层206的材料为氮化硅。

所述保护层203的厚度为20埃～50埃。所述保护层203的厚度过小，后续第一鳍部外延形成第一掺杂层时的高温容易氧化第二鳍部，影响第二鳍部的性能；厚度过大时，后续去除时工艺难度加大，材料耗费增多。

所述保护层203的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

原子层沉积工艺有很好的台阶覆盖性。在本实施例中，采用原子层沉积工艺形成所述保护层203。形成所述保护层原子层沉积工艺的参数包括：成膜温度是450摄氏度～550摄氏度，压力是0.2毫托耳～1毫托耳。

其他实施例中，采用化学气相沉积工艺形成保护层203，所述化学气相沉积工艺的参数包括：采用的气体为SiH₂Cl₂和NH₃的混合气体，混合气体的流量为1500sccm～4000sccm，压强为1mtorr～10mtorr，温度为200摄氏度～600 摄氏度，沉积次数为20次～100次。

在一实施例中，所述保护层203的材料为氮氧化硅。形成所述保护层的工艺气体包括四氯化硅、氨气以及水蒸气。

请参考图5，去除第一区域I上的保护层203。

去除第一区域I上的保护层203的步骤包括：在所述保护层203上形成图像化光刻胶层，所述图形化光刻胶层定义出第一区域I的位置和形状，以所述图形化光刻胶层为掩膜，刻蚀去除第一区域I上的保护层203。

刻蚀去除第一区域I上的保护层203的工艺包括各向同性的湿法刻蚀工艺，所述湿法刻蚀一般采用磷酸与去离子水的混合物形成的磷酸刻蚀液，其中，磷酸的体积百分比浓度为80％～90％，如86％～87％，工艺温度在90摄氏度-180摄氏度范围内，如160摄氏度。

请参考图6，在第一鳍部211上外延形成第一掺杂层204。

所述第一掺杂层具有第一掺杂离子，所述第一掺杂离子为阈值电压调节离子。

所述第一掺杂层的形成工艺包括外延生长工艺；所述外延形成第一掺杂层的工艺还包括采用原位掺杂工艺在第一掺杂层内掺杂第一掺杂离子。

当所述第一区域用于形成P型器件，所述第二区域用于形成N型器件时，所述第一鳍部的材料包括：硅、锗或硅锗；所述第一掺杂层的材料包括：硅或硅锗；所述第一掺杂离子为P型离子，包括磷离子或砷离子。

当所述第一区域用于形成N型器件，所述第二区域用于形成P型器件时，所述第一鳍部的材料包括：硅、砷化镓或铟镓砷；所述第一掺杂层的材料包括：硅或硅锗；所述第一掺杂离子为N型离子，包括硼离子、BF^2-离子或铟离子。

本实施例中，所述第一区域用于形成P型器件，所述第二区域用于形成N 型器件。所述第一掺杂层的材料为硅或硅锗，采用选择性外延工艺形成所述第一掺杂层。本实施例中，所述第一掺杂层的材料为硅。并且，本实施例中，在进行选择性外延的过程中，在反应气体中通入具有第一掺杂离子的掺杂气体，进行原位掺杂，使得形成的第一掺杂层具有第一掺杂离子。本实施例中，所述第一掺杂离子为磷离子，可以提高所述第一区域上形成的P型器件载流子迁移率。

所述第一掺杂层的厚为15埃～50埃，所述第一掺杂层厚度太薄，无法在后续形成第二掺杂层时保护第一鳍部；所述第一掺杂层厚度过厚，容易造成工艺浪费。

外延形成第一掺杂层的工艺参数包括：采用的气体包括氢气、HCl气体、 SiH₂Cl₂和PH₃，氢气的流量为2000sccm～20000sccm，HCl气体的流量为30sccm～150sccm，SiH₂Cl₂的流量为50sccm～1000sccm，PH₃的流量为 10sccm～2000sccm，腔室压强为10torr～600torr，温度为650摄氏度～850摄氏度。

其他实施例中，所述第一区域用于形成N型器件，所述第二区域用于形成P型器件。所述第一掺杂层的材料包括硅、砷化镓或者铟镓砷。所述第一掺杂离子为硼离子，可以提高所述第一区域上形成的N型器件载流子迁移率。

请继续参考图6，对第一掺杂层204进行第一退火处理。

第一退火处理用于驱动第一掺杂层中的第一掺杂离子进入第一鳍部201，实现对第一鳍部201的掺杂，通过控制第一掺杂层中第一掺杂离子的浓度，可以达到控制第一鳍部201内掺杂的第一掺杂离子的浓度，进而调节阈值电压。同时，由于第一掺杂层中的第一掺杂离子主要通过热驱动，扩散进入第一鳍部201中，对第一鳍部的晶格损伤较小，从而提高器件的性能。

所述第一退火处理可以为快速热退火，激光退火、峰值退火或炉管退火。本实施例中，所述第一退火处理为快速热退火。所述第一退火的温度范围为 900摄氏度～1100摄氏度，所述退火的时间为5秒～20秒，所述退火的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

在一个实施例，采用激光退火，所述退火的温度范围在1000℃～1350℃之间，所述退火时间在40毫秒～100毫秒之间。

在本实施例中，在形成第一掺杂层之后，形成后续的第二掺杂层之前进行第一退火处理。

在其他实施例中，还能够在在后续制程中第二退火处理时一起完成，也可以在后续的的高温环境或者热处理工艺时同步完成退火。

请参考图7，在第一掺杂层形成之后，对第一掺杂层204进行氧化处理，形成第一氧化层205。

第一退火处理之后第一掺杂层内第一掺杂离子的浓度高于第一鳍部，第一鳍部内的第一掺杂离子浓度已达到需求，为避免对第一鳍部的掺杂浓度的影响，需要去除第一掺杂层。同时，后续需要在第二鳍部上形成第二掺杂层，为避免形成第二掺杂层过程中对第一掺杂层的影响，需要在第一鳍部上形成一层保护作用的掩膜层，将第一掺杂层氧化形成第一氧化层能够作为掩膜层保护第一鳍部。

对第一掺杂层进行氧化处理的工艺包括等离子体氧化，所述等离子体氧化的工艺参数包括：温度为700摄氏度～1000摄氏度，工艺时间为100秒～1000 秒，工艺压强为50torr～300torr，工艺气体为O₂和N₂的混合气体，O₂与N₂比例为1/20～1/5。

由于通过原位掺杂工艺使所述第一掺杂层内掺杂有第一掺杂离子，所以，可以通过外延工艺中掺杂气体的浓度调节第一掺杂层内的第一掺杂离子浓度，使第一掺杂离子的浓度尽量高，扩散进入对应掺杂的第一鳍部内的掺杂浓度也会相应增高，相应的阈值电压也会增大，器件的而性能得到提升。

请参考图8，在形成所述第一氧化层之后，去除第二区域II上的保护层 203。

去除第二区域II上的保护层暴露出第二鳍部，在第二鳍部的侧壁和顶部形成第二掺杂层。去除第二区域II上的保护层203的步骤包括：在所述第一氧化层205和保护层203上形成第二图像化光刻胶层，所述第二图形化光刻胶层定义出第二区域II的位置和形状，以所述第二图形化光刻胶层为掩膜，刻蚀去除第二区域II上的保护层203。

刻蚀去除第二区域II上的保护层203的工艺包括各向同性的湿法刻蚀，所述湿法刻蚀一般采用磷酸与去离子水的混合物形成的磷酸刻蚀液，其中，磷酸的体积百分比浓度为80％～90％，工艺温度在90摄氏度-180摄氏度范围内。

所述第二区域II中第二鳍部的掺杂工艺为固态源掺杂工艺，所述固态源掺杂工艺的步骤包括：采用沉积工艺在第二鳍部上形成第二掺杂层，所述第二掺杂层具有第二掺杂离子；形成第二掺杂层后，对所述第二掺杂层和第二鳍部进行退火处理，使得所述第二掺杂离子进入第二鳍部。具体请参考图9 至图10所述。

请参考图9，在去除第二区域II上的保护层之后，在第一区域和第二区域上沉积形成第二掺杂层206，所述第二掺杂层206覆盖第一氧化层205表面和第二鳍部211的侧壁和顶部。

第一氧化层205作为第一鳍部201的掩膜层，在形成第二掺杂层过程中保护第一鳍部201。

所述第二掺杂层具有第二掺杂离子，所述第二掺杂离子为阈值电压调节离子。在第二掺杂层内掺杂第二掺杂离子的工艺为原位掺杂工艺。

当所述第一区域用于形成P型器件，所述第二区域用于形成N型器件时，所述第二鳍部的材料包括：硅、砷化镓或铟镓砷；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为N型离子，包括硼离子、BF^2-离子或铟离子。

当所述第一区域用于形成N型器件，所述第二区域用于形成P型器件时，所述第二鳍部的材料包括：硅、锗或硅锗；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为P型离子，包括磷离子或砷离子。

本实施例中，所述第二区域II用于形成N型器件。所述第二鳍部的材料为硅，所述第二掺杂层的材料为氧化硅，所述第二掺杂离子为硼离子。

所述第二掺杂层206的厚度为15埃～50埃。所述第二掺杂层中含B剂量为1.0E20atm/cm³～1.0E22atm/cm³。

所述第二掺杂层206的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用的是化学气相沉积工艺，所述化学气相沉积工艺的参数为：采用含Si和O的有机前驱体气体，在温度为200 摄氏度～700摄氏度，压强为5mtorr～50torr的条件下，通入BH₃气体，BH₃的流量为10sccm～2000sccm，工艺次数为5次～100次。

其他实施例中，采用物理气相沉积工艺或者原子层沉积工艺形成所述第二掺杂层。

由于通过原位掺杂工艺使所述第二掺杂层内掺杂有第二掺杂离子，所以，可以通过调节沉积工艺中掺杂气体的浓度，可以调节第二掺杂层内的第二掺杂离子浓度，使第二掺杂离子的浓度尽量高，相应的扩散进入对应掺杂的第二鳍部内的掺杂浓度也会相应增高，阈值电压也会更高，器件的而性能得到提升。

请参考图10，对所述第二掺杂层206进行第二退火处理，

第二退火处理用于驱动第二掺杂层中的第二掺杂离子进入第二鳍部211。

所述第二退火处理可以为快速热退火，激光退火、峰值退火或炉管退火。本实施例中，所述第一退火处理为快速热退火。所述第二退火的温度范围为 800摄氏度～1100摄氏度，所述退火的时间为5秒～100秒，所述退火的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

在一个实施例，采用激光退火，所述退火的温度范围在1000℃～1350℃之间，所述退火时间在40毫秒～100毫秒之间。

在第二掺杂层形成之后，在所述第二掺杂层上形成隔离层，形成所述隔离层的过程可以分为两种方法，第一种方法为不去除第一鳍部201和第二鳍部211表面的第一氧化层和第二掺杂层，在衬底上形成隔离层。

在本实施例中，在去除第一氧化层和第二掺杂层之前，并且在第二掺杂层形成之后，形成隔离层。所述隔离层的形成步骤请参考图11至图12。

请参考图11，在第二掺杂层206上形成隔离膜207，所述隔离膜覆盖第一鳍部201和第二鳍部211的侧壁和顶部表面。

本实施例中，所述隔离膜207的覆盖第一鳍部201和第二鳍部211的顶部表面。其他实施例中，所述隔离膜207露出第一鳍部201和第二鳍部211 的顶部表面。

所述隔离膜207的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。在本实施例中，所述隔离膜207的材料为氧化硅。

所述隔离膜207的形成工艺为流体化学气相沉积工艺(Flowable Chemical VaporDeposition，简称FCVD)。所述流体化学气相沉积的工艺步骤包括：在所述衬底200上形成含硅的前驱体，所述含硅的前驱体覆盖所述第一鳍部201 和第二鳍部211；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜(图未示)；对所述初始隔离材料膜进行退火处理形成隔离膜。

在其他实施例中，所述隔离膜207还能够采用等离子体增强化学气相沉积工艺(PECVD)或者高深宽比化学气相沉积工艺(HARP)。

请参考图12，回刻蚀所述隔离膜207，形成隔离层208。

形成所述隔离层208过程中，还包括去除暴露出的第一鳍部201表面的第一氧化层和第二隔离层，以及第二鳍部211表面的第二隔离层。

第一氧化层的材料为氧化硅，第二掺杂层的材料为氧化硅，隔离膜207 的材料也为氧化硅，因此可以一起回刻蚀去除。

本实施例中回刻蚀所述隔离膜207、第一氧化层205以及第二掺杂层206 的工艺为各向同性的湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：

在一实施例中，在形成所述第二退火之后，采用湿法刻蚀工艺去除第一鳍部201表面的第一氧化层和第二掺杂层；同时，去除第二鳍部211表面的第二掺杂层，暴露出第一鳍部的顶部和侧壁以及第二鳍部的顶部和侧壁；在暴露出的第一鳍部的顶部和侧壁以及第二鳍部的顶部和侧壁上形成第二保护层；在第一鳍部顶部和侧壁以及第二鳍部的顶部和侧壁形成第二保护层之后；在衬底200上形成隔离膜，会刻蚀所述隔离膜，形成隔离层。

本实施方案中，第一区域I采用外延掺杂工艺形成第一源漏掺杂层，第二区域II采用沉积工艺形成第二源漏掺杂层即固态源掺杂层。形成第一源漏掺杂层之后，形成第二源漏掺杂层，这个过程中去除了两次保护层，形成了两次掩膜；第一次掩膜为去除第一区域I上的保护层203时，在第二区域II上形成图形化光刻胶层，以图形化光刻胶层为掩膜，去除第一区域I上的保护层 203；第二次为在形成所述第一氧化层之后，去除第二区域II上的保护层203，去除第二区域II上的保护层203的时，在第一区域I上形成第二图形化光刻胶层，以所述第二图形化光刻胶层为掩膜，去除第二区域II上的保护层203。由于工艺限制，在去除第一区域II上的保护层和去除第二区域II上的保护层时，同时消耗掉部分隔离层，形成掩膜次数相对较少，对隔离层的损害相对较小。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

本发明技术方案还提供另一实施例，图13至图22是所述实施例的半导体器件的形成过程的结构示意图。本实施例和前一实施例的区别在于，采用沉积工艺形成第二掺杂层之后，采用外延工艺形成第一掺杂层。

请参考图13，提供衬底300，所述衬底包括第一区域I和第二区域II，所述第一区域具有第一鳍部301，第二区域具有鳍部311；在所述第一鳍部301 和第二鳍部311表面具有保护层303。

所述衬底、鳍部、和保护层的形成步骤、材料、尺寸、形状，如图1到图3所述，在此不做赘述。

请参考图14，在所述衬底300上形成第一隔离层304。所述第一隔离层 304覆盖所述第一鳍部301和第二鳍部311的侧壁，且暴露出所述第一鳍部301和第二鳍部311的顶部表面。

所述隔离层304的形成步骤包括：在所述衬底300上形成隔离膜，所述隔离膜覆盖所述第一鳍部301和第二鳍部311的顶部表面；平坦化所述隔离膜直至露出第一鳍部301和第二鳍部311的顶部。

所述隔离膜的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。在本实施例中，所述隔离膜的材料为氧化硅。

所述隔离膜的形成工艺为流体化学气相沉积工艺(Flowable Chemical VaporDeposition，简称FCVD)。所述流体化学气相沉积的工艺步骤包括：在所述衬底300上形成含硅的前驱体，所述含硅的前驱体覆盖所述第一鳍部301 和第二鳍部311；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜(图未示)；对所述初始隔离材料膜进行退火处理形成隔离膜。

在其他实施例中，所述隔离膜还能够采用等离子体增强化学气相沉积工艺(PECVD)或者高深宽比化学气相沉积工艺(HARP)。

所述平坦化工艺为化学机械抛光工艺(CMP)；在本实施例中，所述化学机械抛光工艺直至暴露出所述第一鳍部301和第二鳍部311的顶部表面为止。

请参考图15，隔离层304形成后，去除所述隔离层304内的第一鳍部301 形成第一开口312。

其他实施例中，去除所述隔离层304内的第一鳍部301形成第一开口312 的过程中同时也去除所述隔离层304内的第二鳍部311形成第二开口。

形成第一开口的步骤包括：在隔离层304上形成掩膜层305，所述掩膜层 305暴露出第一区域I；以所述掩膜层为掩膜，刻蚀第一区域I，去除第一区域I隔离层304内的第一鳍部301形成第一开口312。

去除第一鳍部301形成第一开口312的工艺包括：干法刻蚀工艺或湿法刻蚀工艺的一种或多种组合。

本实施例中，去除第一鳍部301形成第一开口312的工艺为干法刻蚀工艺，所述干法刻蚀的工艺参数包括：采用的刻蚀气体包括HBr和Ar，其中， HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。在一个实施例中，刻蚀去除伪栅极层212的工艺参数包括：刻蚀气体为HBr、O₂和Cl₂，还向刻蚀腔室内通入He，刻蚀腔室压强为2毫托至50毫托，刻蚀的源功率为200瓦至2000瓦，刻蚀加偏压功率为10瓦至100瓦，HBr流量为50sccm 至500sccm，O₂流量为2sccm至20sccm，Cl₂流量为10sccm至300sccm，He 流量为50sccm至500sccm。

其他实施例中，也可以采用湿法刻蚀工艺去除第一鳍部301形成第一开口312。所述湿法刻蚀的工艺采用的刻蚀溶液可以是四甲基氢氧化氨(TMAH) 溶液或KOH溶液。

湿法刻蚀溶剂为四甲基氢氧化铵溶液，四甲基氢氧化铵溶液对硅和氧化硅具有很好的刻蚀选择比，在去除鳍部的条件下对侧壁的氧化硅没有影响，能够保证形成开口的形貌完整。

请参考图16，在所述第一开口312内形成第一主鳍部313。

当所述第一主鳍部用于形成P型器件时，所述第一主鳍部的材料包括：硅、锗或硅锗。当所述第一主鳍部用于形成N型器件时，所述第一主鳍部的材料包括：硅、砷化镓或铟镓砷。

所述第一主鳍部313的材料为硅锗可以提高第一主鳍部形成的P型器件的沟道区的载流子迁移率。所述第一主鳍部313的材料为砷化镓或铟镓砷可以提高第一主鳍部形成的N型器件的沟道区的载流子迁移率。

其他实施例中，去除所述第一隔离层304内的第一鳍部301形成第一开口312的过程中同时也去除所述第二隔离层304内的第一鳍部311形成第二开口；在所述第二开口内外延形成第二主鳍部。

当所述第二主鳍部用于形成P型器件时，所述第二主鳍部的材料包括：硅、锗或硅锗。当所述第二主鳍部用于形成N型器件时，所述第二主鳍部的材料包括：硅、砷化镓或铟镓砷。

本实施例中，所述第一区域用于形成P型器件，第二区域用于形成N型器件。所述第一主鳍部313的材料为硅锗。

本实施例中所述第一主鳍部313的形成工艺为外延生长工艺。所述衬底300的材料为单晶硅，通过外延生长工艺在单晶硅晶格上形成的半导体硅锗晶格结构稳定，缺陷密度低。

所述第二区域II中第二鳍部的掺杂工艺为固态源掺杂工艺，所述固态源掺杂工艺的步骤包括：采用沉积工艺在第二鳍部上形成第二掺杂层，所述第二掺杂层具有第二掺杂离子；形成第二掺杂层后，对所述第二掺杂层和第二鳍部进行退火处理，使得所述第二掺杂离子进入第二鳍部。具体请参考图17 至图20所述。

请参考图17，在第一鳍部313和第二鳍部311表面沉积形成第二初始掺杂层307。

在第二初始掺杂层307形成之前，还包括回刻蚀所述隔离层304，形成隔离层306，所述隔离层306，暴露出第一主鳍部313和第二鳍部311的部分侧壁和顶部表面。

在其他实施例中，所述隔离层暴露出第一主鳍部313和第二主鳍部的部分侧壁和顶部表面。

所述第二初始掺杂层具有第二掺杂离子，所述第二掺杂离子为阈值电压调节离子。在第二掺杂层内掺杂第二掺杂离子的工艺为原位掺杂工艺。

所述第二初始掺杂层的厚度为15埃～50埃。

当所述第一区域用于形成P型器件，所述第二区域用于形成N型器件时，所述第二初始掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为N型离子，包括硼离子、BF-2离子或铟离子。当所述第一区域用于形成N型器件，所述第二区域用于形成P型器件时，所述第二初始掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为P型离子，包括磷离子或砷离子。

本实施例中，所述第一区域用于形成P型器件，第二区域用于形成N型器件。所述第二初始掺杂层的材料为氧化硅，所述第二掺杂离子为硼离子。

所述第二初始掺杂层307的材料为含有B的氧化硅。

形成第二初始掺杂层307的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用的是化学气相沉积工艺，所述化学气相沉积工艺的参数包括：采用含Si和O的有机前驱体气体，在温度为200 摄氏度～700摄氏度，压强为5mtorr～50torr的条件下，通入BH₃气体，BH₃的流量为10sccm～2000sccm，工艺次数为5次～100次。

其他实施例中，采用物理气相沉积工艺或者原子层沉积工艺形成所述第二初始掺杂层。

由于通过原位掺杂工艺使所述第二掺杂层内掺杂有第二掺杂离子，所以，可以通过调节沉积工艺中掺杂气体的浓度，可以调节第二掺杂层内的第二掺杂离子浓度，使第二掺杂离子的浓度尽量高，相应的扩散进入对应掺杂的第二鳍部内的掺杂浓度也会相应增高，阈值电压也会更高，器件的而性能得到提升。

请参考图18，去除第一区域I上的第二初始掺杂层307，在第二区域II 上形成第二掺杂层308。

形成第二掺杂层308的步骤包括：在所述第二掺杂层307形成第三图像化光刻胶层(图未示)，所述第三图形化光刻胶层定义出第一区域I的位置和形状，以所述第三图形化光刻胶层为掩膜，刻蚀去除第一区域I上的第二初始掺杂层307，形成第二掺杂层308。

形成第二掺杂层308的过程中，刻蚀去除第一区域I上的第二初始掺杂层 307的过程中，也会对隔离层有损耗。

去除第一区域I上的第二掺杂层307的工艺为各向同性的干法刻蚀。所述干法刻蚀的参数包括：采用的气体包括NH₃气体、NF₃气体和Ar，NH₃气体的流量为200sccm～500sccm，NF₃气体的流量为20sccm～200sccm，Ar的流量为600sccm～2000sccm，压强为2torr～10torr，时间为20秒～100秒。

本实施例中，第二掺杂层形成后，不对第二鳍部和第二掺杂层进行退火处理。其他实施例中，第二掺杂层形成之后，在第一鳍部301上形成保护层，在第一鳍部上形成保护层之后对第二掺杂层进行退火处理，驱动掺杂离子进入第二鳍部311，实现对第二鳍部311的离子掺杂。

请参考图19，在第一鳍部313表面外延形成第一掺杂层309。

所述第一掺杂层具有第一掺杂离子，所述第一掺杂离子为阈值电压调节离子。在热效应的作用下所述第一掺杂离子进入所需掺杂的鳍部，实现对鳍部的掺杂。

所述第一掺杂层的形成工艺包括外延生长工艺；所述外延形成第一掺杂层的工艺还包括采用原位掺杂工艺在第一掺杂层内掺杂第一掺杂离子。

当所述第一区域用于形成P型器件，所述第二区域用于形成N型器件时，，所述第一鳍部的材料包括：硅、锗或硅锗；所述第一掺杂层的材料包括：硅或硅锗；所述第一掺杂离子为P型离子，包括磷离子或砷离子。

当所述第一区域用于形成N型器件，所述第二区域用于形成P型器件时，所述第一鳍部的材料包括：硅、砷化镓或铟镓砷；所述第一掺杂层的材料包括：硅或硅锗；所述第一掺杂离子为N型离子，包括硼离子、BF2-离子或铟离子。

本实施例中，所述第一区域用于形成P型器件，所述第二区域用于形成N 型器件。所述第一掺杂层的材料为硅或硅锗，采用选择性外延工艺形成所述第一掺杂层。本实施例中，所述第一掺杂层的材料为硅。并且，本实施例中，在进行选择性外延的过程中，在反应气体中通入具有第一掺杂离子的掺杂气体，进行原位掺杂，使得形成的第一掺杂层具有第一掺杂离子。本实施例中，所述第一掺杂离子为磷离子，可以提高所述第一区域上形成的P型器件载流子迁移率。

所述第一掺杂层的厚为15埃～50埃，外延形成第一掺杂层的工艺参数包括：采用的气体包括氢气、HCl气体、SiH₂Cl₂和PH₃，氢气的流量为 2000sccm～20000sccm，HCl气体的流量为30sccm～150sccm，SiH₂Cl₂的流量为 50sccm～1000sccm，PH₃的流量为10sccm～2000sccm，腔室压强为 10torr～600torr，温度为650摄氏度～850摄氏度。

其他实施例中，所述第一区域用于形成N型器件，所述第二区域用于形成P型器件。所述第一掺杂层的材料包括硅、砷化镓或者铟镓砷。所述第一掺杂离子为硼离子，可以提高所述第一区域上形成的N型器件载流子迁移率。

由于通过原位掺杂工艺使所述第一掺杂层内掺杂有第一掺杂离子，所以，可以通过调节外延工艺中掺杂气体的浓度，可以调节第一掺杂层内的第一掺杂离子浓度，使第一掺杂离子的浓度尽量高，相应的扩散进入对应掺杂的第一鳍部内的掺杂浓度也会相应增高，阈值电压也会更高，器件的而性能得到提升。

请参考图20，对所述第一掺杂层和第二掺杂层进行退火处理。

所述退火处理用于驱动第一掺杂层中的第一掺杂离子进入第一主鳍部313，同时也驱动第二掺杂层中的第二掺杂离子进入第二鳍部211。

所述退火处理可以为快速热退火，激光退火、峰值退火或炉管退火。本实施例中，所述退火处理为快速热退火。所述退火的温度范围为800摄氏度～1100摄氏度，所述退火的时间为5秒～100秒，所述退火的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

在一个实施例，采用激光退火，所述退火的温度范围在1000℃～1350℃之间，所述退火时间在40毫秒～100毫秒之间。

在一实施例中，第二掺杂层的退火处理在第二掺杂层形成后进行。

请参考图21，对所述第一掺杂层进行氧化处理，形成第一氧化层，对所述第二掺杂层进行氧化处理，形成第二氧化层。

对所述第一掺杂层和第二掺杂层进行氧化处理的工艺为等离子体氧化工艺。所述等离子体氧化工艺的参数包括：温度为700摄氏度～1000摄氏度，工艺时间为100秒～1000秒，工艺压强为50torr～300torr，工艺气体为O₂和N₂的混合气体，O₂与N₂比例为1/20～1/5。

请参考图22，去除第一鳍部313表面的第一氧化层和第二鳍部311表面的第二氧化层。

去除所述第一氧化层的第二氧化层的工艺为各向同性的湿法刻蚀。所述湿法刻蚀的参数包括：HF与H₂O体积比为1/3000～1/100的氢氟酸溶液。

本实施方案中，第一区域I采用外延掺杂工艺形成第一源漏掺杂层，第二区域II采用沉积工艺形成第二源漏掺杂层即固态源掺杂层。形成第二源漏掺杂层之后，形成第一源漏掺杂层，这个过程中仅形成一次掩膜，在去除第一区域I上的第二初始掺杂层307，在第二区域II上形成第二掺杂层308过程中，在所述第二掺杂层307上形成了第三图形化掩膜层；以所述第三图形化光刻胶层为掩膜，刻蚀去除第一区域I上的第二初始掺杂层307，形成第二掺杂层 308。由于只用了一次掩膜层，对隔离层的损耗较少。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：

提供衬底，所述衬底包括第一区域和第二区域；

所述第一区域具有第一鳍部，第二区域具有第二鳍部；

采用外延工艺在所述第一鳍部表面形成第一掺杂层，所述第一掺杂层内有第一掺杂离子；

进行第一退火处理，使所述第一掺杂层中的掺杂离子扩散进入第一鳍部；

采用沉积工艺在所述第二鳍部表面形成第二掺杂层，所述第二掺杂层内有第二掺杂离子；

进行第二退火处理，使所述第二掺杂层中的掺杂离子扩散进入第二鳍部。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括:在第一退火处理和第二退火处理之后，去除所述第一掺杂层和第二掺杂层。

3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掺杂离子和第二掺杂离子为阈值电压调节离子。

4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一掺杂层的工艺包括外延生长工艺；在第一掺杂层内掺杂第一掺杂离子的工艺为原位掺杂工艺。

5.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第二掺杂层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；在第二掺杂层内掺杂第二掺杂离子的工艺为原位掺杂工艺。

6.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述第一区域用于形成P型器件，第二区域形成N型器件时，所述第一鳍部的材料包括：硅、锗或硅锗；所述第一掺杂层的材料包括硅、硅锗；所述第一掺杂离子为P型离子，包括磷离子或砷离子；所述第二鳍部的材料包括：硅、砷化镓或铟镓砷；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为N型离子，包括硼离子、BF^2-离子或铟离子。

7.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述第一区域用于形成N型器件时，第二区域形成P型器件时，所述第一鳍部的材料包括：硅、砷化镓或铟镓砷；所述第一掺杂层的材料包括硅、硅锗；所述第一掺杂离子为P型离子，包括磷离子或砷离子；所述第二鳍部的材料包括：硅、锗或硅锗；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子N型离子，包括硼离子、BF^2-离子或铟离子。

8.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成第一掺杂层之后，形成第二掺杂层。

9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第一掺杂层和所述第二掺杂层的形成步骤包括：在所述第一鳍部顶部和侧壁以及第二鳍部侧壁和顶部上形成保护层；去除第一鳍部侧壁和顶部上的保护层；去除第一鳍部侧壁和顶部上的保护层后，在第一鳍部侧壁和顶部上形成第一掺杂层；对所述第一掺杂层进行氧化处理，形成第一氧化层；形成第一氧化层后去除第二鳍部表面的保护层；去除第二鳍部表面的保护层后在第一掺杂层和第二鳍部侧壁和顶部表面形成第二掺杂层。

10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅；所述保护层的厚度为20埃～50埃；所述保护层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

11.如权利要求2所述的半导体器件的形成方法，其特征在于，在形成第二掺杂层之后，形成第一掺杂层。

12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述第一掺杂层和所述第二掺杂层的步骤包括：在所述第一鳍部顶部和侧壁以及第二鳍部顶部和侧壁上形成第二掺杂层；去除第一鳍部顶部和侧壁的第二掺杂层；去除第一鳍部顶部和侧壁表面的第二掺杂层后，在第一鳍部顶部和侧壁表面形成第一掺杂层。

13.如权利要求12所述的半导体器件的形成方法，其特征在于，在形成第二掺杂层之后，形成第一掺杂层之前，对所述第二鳍部进行第二退火处理。

14.如权利要求12所述的半导体器件的形成方法，其特征在于，在所述第一鳍部顶部和侧壁表面形成第一掺杂层和在第二鳍部的顶部和侧壁表面形成第二掺杂层之后，对第一鳍部和第二鳍部进行第一退火处理或者第二退火处理。

15.如权利要求11所述的半导体器件的形成方法，其特征在于，去除所述第一掺杂层和所述第二掺杂层的步骤包括：对所述第一掺杂层进行氧化处理，形成第一氧化层；去除所述第一氧化层和所述第二掺杂层。

16.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一掺杂层和第二掺杂层之前，在所述衬底上形成隔离层，所述隔离层覆盖第一鳍部的部分侧壁和第二鳍部的部分侧壁。

17.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一掺杂层和第二掺杂层之后，去除所述第一掺杂层和第二掺杂层之前，在所述衬底上形成隔离层，所述隔离层覆盖第一鳍部的部分侧壁和第二鳍部的部分侧壁。

18.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在去除所述第一掺杂层和第二掺杂层之后，在所述衬底上形成隔离层，所述隔离层覆盖第一鳍部的部分侧壁和第二鳍部的部分侧壁。

19.如权利要求16、17或18所述的半导体器件的形成方法，其特征在于，形成所述隔离层的步骤包括：采用流体化学气相沉积工艺形成隔离膜；回刻蚀所述隔离膜，形成隔离层。

20.如权利要求1至19任意一项方法形成的半导体器件。