CN109786359B - 半导体器件及其形成方法 - Google Patents

Abstract

一种半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。本发明方案有助于使导电插塞与第三金属线之间的层间介质层击穿导通。

Description

半导体器件及其形成方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件及其形成方法。

背景技术

在现有的半导体器件中，可以采用反熔丝(Anti-fuse)结构改变金属线之间的连接关系，从而在一次性可编程电路中，根据用户需要，对电路中的标准逻辑单元进行编程，以实现特定的功能。

具体而言，通过在反熔丝结构上施加电学压力(编程电压或者电流)，可以使两条金属线之间从不导通状态转变为导通状态，或者可以使两条金属线从高阻状态变成低阻状态，从而形成连接两条金属线的传导通道。

然而在现有技术中，反熔丝结构的编程效率有待提高。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，有助于反熔丝结构的击穿导通，可以降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高反熔丝结构的编程效率。

为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。

可选的，所述第二金属线的线宽为所述设计规则中的线宽的最大值。

可选的，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

可选的，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。

可选的，所述半导体器件还包括：晶体管，所述晶体管的栅极结构形成在所述半导体衬底的表面，所述晶体管的源区和漏区形成在所述栅极结构两侧的半导体衬底内。

可选的，所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。

可选的，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底；在所述半导体衬底表面形成第一金属层，所述第一金属层中具有第一金属线与第三金属线，所述第三金属线与所述第一金属线相邻；形成覆盖所述第一金属层的层间介质层；通过一体化刻蚀工艺，在所述层间介质层内形成通孔与沟槽；在所述通孔与沟槽内填充导电物，以形成导电插塞与第二金属层，所述第二金属层中具有第二金属线；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间。

可选的，所述第二金属线的线宽为所述设计规则中的线宽的最大值。

可选的，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

可选的，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。

可选的，在所述半导体衬底表面形成第一金属层之前，所述的半导体器件的形成方法还包括：在所述半导体衬底的表面形成晶体管的栅极结构；在所述栅极结构两侧的半导体衬底内形成所述晶体管的源区和漏区。

可选的，所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。

可选的，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，半导体器件包括半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。采用上述方案，通过设置第二金属线的线宽选自设计规则中的线宽的最大区间，并且采用一体化刻蚀工艺形成通孔，可以使得导电插塞与第二金属层的接触面积更大，从而使得导电插塞的侧壁与半导体衬底表面的夹角减小，也即使得导电插塞与第三金属线的距离更近，有助于使导电插塞与第三金属线之间的层间介质层击穿导通，相当于降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高所述反熔丝结构的编程效率。

进一步，在本发明实施例中，将导电插塞形成在半导体器件的晶体管的栅极结构上方，有助于利用晶体管的自发热的热量，提高反熔丝结构的击穿导通效率。

进一步，在本发明实施例中，当所述晶体管为鳍型场效应晶体管时，可以设置所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。由于狭窄而孤立的鳍片的设计造成的散热慢的问题，导致鳍型场效应晶体管器件的自发热问题比传统晶体管严重，将鳍型场效应晶体管设置在所述反熔丝结构的正下方，可以更好地利用鳍型场效应晶体管自发热的热量，进一步提高反熔丝结构的击穿导通效率，从而提高所述反熔丝结构的编程效率。

附图说明

图1是现有技术中一种未施加电学压力时的反熔丝结构；

图2是现有技术中一种施加电学压力时的反熔丝结构；

图3是现有技术中一种半导体器件的电路示意图；

图4是现有技术中一种半导体器件的剖面结构示意图；

图5是本发明实施例中一种半导体器件的顶视图；

图6是本发明实施例中一种半导体器件的剖面结构示意图；

图7是本发明实施例中另一种半导体器件的剖面结构示意图；

图8是本发明实施例中又一种半导体器件的剖面结构示意图；

图9是本发明实施例中一种半导体器件的形成方法的流程图；

图10至图12是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。

具体实施方式

在现有的半导体器件中，可以采用熔丝与反熔丝结构改变金属线之间的连接关系，从而在一次性可编程电路中，根据用户需要，对电路中的标准逻辑单元进行编程，以实现特定的功能。

具体而言，熔丝(Fuse)结构具有从低阻转变为高阻的能力，通常用于连接集成电路中的冗余电路(Redundancy Circuit)，当电路出现缺陷时，通过将熔丝熔断，以使用冗余电路修复或取代产生缺陷的电路。

反熔丝结构是相对于传统的熔丝结构而言的，具有从高阻转变为低阻的能力。

结合参照图1和图2，图1是现有技术中一种未施加电学压力时的反熔丝结构，可以包括第一金属电极101、第二金属电极102以及位于两个金属电极之间的介质层103。所述介质层103可以表现出兆欧级的阻抗，不导电，从而有效地隔离第一金属电极101与第二金属电极102。

图2是现有技术中施加电学压力时的反熔丝结构。如图2所示，通过在反熔丝结构上施加电学压力(编程电压或者电流)，可以使第一金属电极101 与第二金属电极102之间从不导通状态转变为导通状态，形成连接第一金属电极101与第二金属电极102的传导通道。

熔丝结构和反熔丝结构往往用于存储器或可编程电路中，在存储器芯片生产完成后，若其中有部分存储单元出现功能问题，就可以采用冗余的存储单元进行取代并实现修复，或者对电路中的标准逻辑单元进行编程，以实现特定的功能。

参照图3，图3是现有技术中一种半导体器件的电路示意图，所述半导体器件可以包括衬垫(Pad)301、反熔丝结构302以及晶体管303。

具体地，通过向衬垫301施加编程电压或电流，可以使所述反熔丝结构 302从不导通状态变为导通状态，从而使晶体管303得到应用，上述过程也称为编程(Program)。

参照图4，图4是现有技术中一种半导体器件的剖面结构示意图。所述半导体器件可以包括半导体衬底400、层间介质层440、第一金属层、第二金属层以及导电插塞432。

其中，所述半导体衬底400表面形成有第一金属层和第二金属层，所述第一金属层中具有第一金属线412与第三金属线414，其中，所述第一金属线 412与第三金属线414相邻；所述第二金属层中具有第二金属线422。

所述层间介质层440形成在所述第一金属层和第二金属层之间，所述层间介质层440内具有通孔444，所述导电插塞432位于所述通孔444内，所述导电插塞432的第一端与所述第一金属线412电连接，所述导电插塞432的第二端与所述第二金属线422电连接。

需要指出的是，所述层间介质层440形成在所述第一金属层和第二金属层之间，表示所述层间介质层440形成在第一金属层内的各条金属线之间、第二金属层内的各条金属线之间以及第一金属层和第二金属层之间。

在图4示出的半导体器件中，所述导电插塞432构成反熔丝结构的第一金属电极，所述第三金属线414构成所述反熔丝结构的第二金属电极，所述层间介质层440构成所述反熔丝结构的介质层。通过向衬垫301(参照图3) 向第二金属线422施加编程电压或电流，可以使导电插塞432与第三金属线 414之间的层间介质层440击穿导通，从而实现一次性编程(One Time Program，OTP)。

然而在现有技术中，反熔丝结构的编程效率有待提高，例如需要较高的编程电压才能击穿导电插塞432与第三金属线414之间的层间介质层440，或者击穿速度较慢。

本发明的发明人经过研究发现，在现有技术中，导电插塞432与第三金属线414之间的距离(如图4示出的L1)较长，导致导电插塞432与第三金属线414之间的层间介质层440较厚，从而需要较高的编程电压或者导致击穿速度较慢。

在本发明实施例中，半导体器件包括半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。采用上述方案，通过设置第二金属线的线宽选自设计规则中的线宽的最大区间，并且采用一体化刻蚀工艺形成通孔，可以使得导电插塞与第二金属层的接触面积更大，从而使得导电插塞的侧壁与半导体衬底表面的夹角减小，也即使得导电插塞与第三金属线的距离更近，有助于使导电插塞与第三金属线之间的层间介质层击穿导通，相当于降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高所述反熔丝结构的编程效率。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

结合参照图5和图6，图5是本发明实施例中一种半导体器件的顶视图，图6是本发明实施例中一种半导体器件的剖面结构示意图。图6可以视为沿图5中切割线A-A1的剖面图。

所述半导体器件可以包括半导体衬底500、层间介质层540、第一金属层、第二金属层以及导电插塞532。

其中，所述半导体衬底500表面形成有第一金属层和第二金属层，所述第一金属层中具有第一金属线512与第三金属线514，其中，所述第一金属线 512与第三金属线514相邻；所述第二金属层中具有第二金属线522。

需要指出的是，所述第一金属层和第二金属层可以是任意两层相邻的金属层，也即本发明实施例中的方案可以应用至半导体器件的所有金属层。

优选地，所述第一金属层和第二金属层可以是距离半导体衬底500最近的两层金属层，由于通常靠近半导体衬底500以及晶体管的金属线的线宽较窄且相邻金属线之间的间距较小，从而有助于提高编程的效率。

所述层间介质层540形成在所述第一金属层和第二金属层之间，所述层间介质层540内具有通孔544，所述导电插塞532位于所述通孔544内，所述导电插塞532的第一端与所述第一金属线512电连接，所述导电插塞532的第二端与所述第二金属线522电连接。

需要指出的是，所述层间介质层540形成在所述第一金属层和第二金属层之间，表示所述层间介质层540形成在第一金属层内的各条金属线之间、第二金属层内的各条金属线之间以及第一金属层和第二金属层之间。

在图6示出的半导体器件中，所述导电插塞532构成反熔丝结构的第一金属电极，所述第三金属线514构成所述反熔丝结构的第二金属电极，所述层间介质层540构成所述反熔丝结构的介质层。通过向第二金属线522施加编程电压或电流，可以使导电插塞532与第三金属线514之间的层间介质层 540击穿导通，从而实现一次性编程(One Time Program，OTP)。

在具体实施中，所述第二金属线522的线宽选自设计规则中的线宽的最大区间。具体地，所述第二金属线522的线宽越宽，导电插塞532与第二金属线522所在的第二金属层的接触面积越大，从而使得导电插塞532的侧壁与半导体衬底500表面的夹角越小，也即在导电插塞532的侧壁与第三金属线514的距离S1保持不变的情况下，使得导电插塞532与第三金属线514的距离L2相比于现有技术中的L1(参照图4)更近，有助于所述反熔丝结构的击穿导通，相当于降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高所述反熔丝结构的编程效率。

作为一个非限制性的例子，可以设置一个设计规则中的线宽区间为5nm 至100nm，则所述第二金属线522的线宽可以选自最大区间，例如为80nm至 100nm。

优选地，所述第二金属线522的线宽为所述设计规则中的线宽的最大值。例如若设置一个设计规则中的线宽区间为5nm至100nm，则可以设置所述第二金属线522的线宽为100nm。

进一步地，所述第一金属线512和第三金属线514的间距可以选自于所述设计规则中的间距的最小区间。

参照图7，图7是本发明实施例中另一种半导体器件的剖面结构示意图。所述另一种半导体器件可以包括半导体衬底700、第一金属线712、第二金属线722、第三金属线714、导电插塞732以及层间介质层740。

其中，所述第一金属线712和第三金属线714的间距可以选自于所述设计规则中的间距的最小区间。具体地，所述第一金属线712和第三金属线714 的间距S2相比于S1(参照图6)越窄，导电插塞732的与第三金属线714的距离L3相比于L1(参照图4)以及L2(参照图6)更近，有助于所述反熔丝结构的击穿导通，相当于降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高所述反熔丝结构的编程效率。

作为一个非限制性的例子，可以设置一个设计规则中的间距区间为20nm 至120nm，则所述第一金属线712和第三金属线714的间距可以选自最小区间，例如为20nm至40nm。

优选地，所述第一金属线712和第三金属线714的间距为所述设计规则中的间距的最小值。例如若设置一个设计规则中的间距区间为20nm至 120nm，则可以设置所述第一金属线712和第三金属线714的间距为20nm。

关于图7示出的半导体器件的其他原理、具体实现和有益效果请参照前文及图5至图6示出的半导体器件的相关描述，此处不再赘述。

继续参照图6，在本发明实施例中，通过设置第二金属522的线宽选自设计规则中的线宽的最大区间，并且采用一体化刻蚀工艺形成通孔544，可以使得导电插塞532与第二金属层的接触面积更大，从而使得导电插塞532的侧壁与半导体衬底500表面的夹角减小，也即使得导电插塞532与第三金属线 514的距离更近，有助于使导电插塞与第三金属线之间的层间介质层击穿导通，相当于降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高所述反熔丝结构的编程效率。

进一步地，在本发明实施例中，半导体器件还可以包括晶体管。

参照图8，图8是本发明实施例中又一种半导体器件的剖面结构示意图。所述又一种半导体器件可以包括半导体衬底800、形成在所述半导体衬底的表面的栅极结构855，形成在所述栅极结构855两侧的半导体衬底800内的源区 852和漏区853。

进一步地，所述又一种半导体器件还可以包括第一金属线812、第二金属线822、第三金属线814、导电插塞832。

所述导电插塞832形成在所述晶体管的栅极结构855上方，所述第三金属线814与所述源区852或漏区853电连接。

在本发明实施例中，设置导电插塞832形成在半导体器件的晶体管的栅极结构855的上方，有助于利用晶体管的自发热的热量，提高反熔丝结构的击穿导通效率。

进一步地，所述晶体管可以为鳍型场效应晶体管，所述半导体衬底800 的表面形成有凸出的鳍部801，所述栅极结构855横跨所述鳍部801，在所述栅极结构855两侧的鳍部801内形成有所述源区852和漏区853。

所述导电插塞832可以在所述半导体衬底800表面的投影在所述晶体管的栅极结构855的预设范围内，例如设置所述导电插塞832在所述栅极结构 855的正上方。

在本发明实施例中，当所述晶体管为鳍型场效应晶体管时，可以设置所述导电插塞832在所述半导体衬底800表面的投影在所述晶体管的栅极结构 855的预设范围内。由于狭窄而孤立的鳍片的设计造成的散热慢的问题，导致鳍型场效应晶体管器件的自发热问题比传统晶体管严重，将鳍型场效应晶体管设置在所述反熔丝结构的正下方，可以更好地利用鳍型场效应晶体管自发热的热量，进一步提高反熔丝结构的击穿导通效率，从而提高所述反熔丝结构的编程效率。

参照图9，图9是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S91至步骤S95：

步骤S91：提供半导体衬底；

步骤S92：在所述半导体衬底表面形成第一金属层，所述第一金属层中具有第一金属线与第三金属线，所述第三金属线与所述第一金属线相邻；

步骤S93：形成覆盖所述第一金属层的层间介质层；

步骤S94：通过一体化刻蚀工艺，在所述层间介质层内形成通孔与沟槽；

步骤S95：在所述通孔与沟槽内填充导电物，以形成导电插塞与第二金属层，所述第二金属层中具有第二金属线，其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间。

下面结合图10至图12对上述各个步骤进行说明。

图10至图12是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。

参照图10，在半导体衬底1000的表面形成第一金属层1010，在第一金属层1010的表面形成覆盖所述第一金属层1010的层间介质层1040，在所述层间介质层1040的表面形成图形化的光刻胶层1042。

在具体实施中，在所述层间介质层1040和光刻胶层1042之间还可以形成有氮化物层、氧化物层或者其他薄膜层，以对所述层间介质层1040进行保护，且在后续刻蚀步骤中形成更好的刻蚀轮廓。

需要指出的是，图10示出的剖面图可以视为沿第一金属线的方向进行切割得到的，例如为沿图5中切割线B-B1的剖面图。所述第一金属层1010中具有第一金属线(图未示)与第三金属线(图未示)，所述第三金属线与所述第一金属线相邻。

参照图11，以所述图形化的光刻胶层1042(参照图10)为掩膜，采用一体化刻蚀工艺刻蚀所述层间介质层1040，以形成相通的通孔1044和沟槽 1045，并且去除光刻胶层1042，其中，所述沟槽1045的宽度选自设计规则中的第二金属线的线宽的最大区间。

具体地，所述一体化刻蚀工艺可以包括通孔1044刻蚀、去光刻胶层1042 以及沟槽1045刻蚀等步骤，例如可以采用常规的一体化刻蚀工艺，在本发明实施例中，对于一体化刻蚀工艺的具体实现方式不作限制。

参照图12，在所述通孔1044和沟槽1045内填充导电物，以形成导电插塞1032和第二金属层，所述第二金属层中具有第二金属线1022，其中，所述第二金属线1022的线宽选自设计规则中的线宽的最大区间。

需要指出的是，在传统工艺中形成导电插塞和第二金属线时，通常先根据预设通孔尺寸形成通孔，然后填入导电插塞，进而根据第二金属线的预设线宽形成第二金属线，导致调整第二金属线的线宽难以影响导电插塞的上孔径尺寸，也即难以减小导电插塞的侧壁与半导体衬底表面的夹角，也就难以减少导电插塞与第三金属线的距离。

而在如图10至图12所示的半导体器件中，采用了一体化刻蚀工艺，根据第二金属线1022的预设线宽，对形成第二金属线1022的沟槽1045以及形成导电插塞的通孔1044进行一体化刻蚀，第二金属线1022的预设线宽越大，导电插塞1032的上孔径尺寸也越大。从而在本发明实施例中，可以通过调整第二金属线1022的线宽影响导电插塞1032的上孔径尺寸，减小导电插塞1032 的侧壁与半导体衬底1000表面的夹角，从而减少导电插塞1022与第三金属线的距离。

进一步地，所述第二金属线1022的线宽为所述设计规则中的线宽的最大值。

进一步地，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

进一步地，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。

进一步地，在所述半导体衬底1000表面形成第一金属层1010之前，所述半导体器件的形成方法还包括：在所述半导体衬底1000的表面形成晶体管的栅极结构；在所述栅极结构两侧的半导体衬底1000内形成所述晶体管的源区和漏区。

进一步地，所述导电插塞1032形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。

进一步地，所述晶体管为鳍型场效应晶体管，所述导电插塞1032在所述半导体衬底1000表面的投影在所述晶体管的栅极结构的预设范围内。

关于该半导体器件的形成方法的原理、具体实现和有益效果请参照前文及图5至图8示出的关于半导体器件的相关描述，此处不再赘述。

接下来，可以实施常规的半导体器件后端制造工艺，包括：其他互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；

层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；

导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；所述导电插塞的侧壁与所述半导体衬底表面具有一夹角；

第三金属线，位于所述第一金属层内且与所述第一金属线相邻；

其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间；所述通孔与所述第二金属线是通过一体化刻蚀工艺形成的；所述通孔的截面形状呈倒梯形；所述倒梯形与所述第二金属线接触的一边的边长，与所述第二金属线的线宽相等。

2.根据权利要求1所述的半导体器件，其特征在于，所述第二金属线的线宽为所述设计规则中的线宽的最大值。

3.根据权利要求1所述的半导体器件，其特征在于，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

4.根据权利要求3所述的半导体器件，其特征在于，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。

5.根据权利要求1所述的半导体器件，其特征在于，还包括：

晶体管，所述晶体管的栅极结构形成在所述半导体衬底的表面，所述晶体管的源区和漏区形成在所述栅极结构两侧的半导体衬底内。

6.根据权利要求5所述的半导体器件，其特征在于，

所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。

7.根据权利要求5所述的半导体器件，其特征在于，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。

8.一种半导体器件的形成方法，其特征在于，包括以下步骤：

提供半导体衬底；

在所述半导体衬底表面形成第一金属层，所述第一金属层中具有第一金属线与第三金属线，所述第三金属线与所述第一金属线相邻；

形成覆盖所述第一金属层的层间介质层；

通过一体化刻蚀工艺，在所述层间介质层内形成通孔与沟槽；

在所述通孔内填充导电物以形成导电插塞，在所述沟槽内填充导电物，以形成第二金属层；所述第二金属层中具有第二金属线；所述导电插塞的侧壁与所述半导体衬底表面具有一夹角；

其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔的截面形状呈倒梯形；所述倒梯形与所述第二金属线接触的一边的边长，与所述第二金属线的线宽相等。

9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述第二金属线的线宽为所述设计规则中的线宽的最大值。

10.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。

12.根据权利要求8所述的半导体器件的形成方法，其特征在于，在所述半导体衬底表面形成第一金属层之前，还包括：

在所述半导体衬底的表面形成晶体管的栅极结构；

在所述栅极结构两侧的半导体衬底内形成所述晶体管的源区和漏区。

13.根据权利要求12所述的半导体器件的形成方法，其特征在于，

所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。

14.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。

Images