CN109786308A - 从器件基板剥离载体基板的方法和设备 - Google Patents

从器件基板剥离载体基板的方法和设备 Download PDF

Info

Publication number
CN109786308A
CN109786308A CN201811306198.0A CN201811306198A CN109786308A CN 109786308 A CN109786308 A CN 109786308A CN 201811306198 A CN201811306198 A CN 201811306198A CN 109786308 A CN109786308 A CN 109786308A
Authority
CN
China
Prior art keywords
carrier substrate
substrate
device substrate
adhesive tape
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811306198.0A
Other languages
English (en)
Inventor
张根豪
郑命杞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109786308A publication Critical patent/CN109786308A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本公开提供了一种从器件基板剥离载体基板的方法和设备。在从器件基板剥离载体基板的方法中，可以将紫外光穿过所述载体基板照射到所述粘合带，以减弱所述粘合带的粘附力，其中所述载体基板可以利用粘合带与具有连接柱的所述器件基板的第一表面附接。可以遮蔽所述载体基板的外围部分，以将所述紫外光集中在所述粘合带上。

Description

从器件基板剥离载体基板的方法和设备
相关申请的交叉引用
于2017年11月13日在韩国知识产权局(KIPO)提交的名称为“Method ofDebonding a Carrier Substrate from a Device Substrate,Apparatus forPerforming the Same,and Method of Singulating Semiconductor Chips Includingthe Same”的韩国专利申请No.2017-0150738的全部内容通过引用并入本文中。
技术领域
示例实施例涉及从器件基板剥离载体基板的方法、执行该方法的设备和包括该方法的分割半导体芯片的方法。更具体地，示例实施例涉及从器件基板剥离在形成连接柱时支撑器件基板的载体基板的方法、执行该剥离方法的设备和包括该剥离方法的分割半导体芯片的方法。
背景技术
当层叠半导体芯片以形成半导体封装时，层叠的半导体芯片可以经由连接柱(例如，硅通孔(TSV))彼此电连接。TSV可以形成在可以形成有半导体芯片的器件基板中。可以通过研磨工艺去除器件基板的后表面来暴露TSV。
在研磨工艺期间，器件基板可以由载体基板支撑。可以使用粘合带将载体基板附接于器件基板。在研磨工艺之后，可以使用紫外(UV)光将载体基板从器件基板剥离。在剥离工艺期间，器件基板可以由切割胶带支撑。
当照射到粘合带的UV光的能量不足时，粘合带的粘附力可能会部分地保持。因此，当载体基板从器件基板脱离时，可能会对器件基板施加强应力。这种应力可能会损害器件基板中的半导体芯片。
发明内容
根据示例实施例，可以提供一种从器件基板剥离载体基板的方法。在该从器件基板剥离载体基板的方法中，可以将紫外(UV)光穿过所述载体基板照射到所述粘合带，以使所述粘合带的粘附力减弱，其中所述载体基板可以利用粘合带与具有连接柱的所述器件基板的第一表面附接。可以遮蔽所述载体基板的外围部分，以将所述UV光集中在所述粘合带上。
根据示例实施例，可以提供一种从器件基板剥离载体基板的设备。所述设备可以包括UV照射单元和UV掩模。所述UV照射单元可以布置在所述载体基板上方，以将UV光穿过所述载体基板照射到所述粘合带，由此使所述粘合带的粘附力减弱，其中所述载体基板利用粘合带与具有连接柱的所述器件基板的第一表面附接。所述UV掩模可以遮蔽所述载体基板的外围部分，以将所述UV光集中在所述粘合带上。
根据示例实施例，可以提供一种分割半导体芯片的方法。在该分割半导体芯片的方法中，可以利用粘合带将载体基板粘合于器件基板的第一表面，在所述器件基板中可以形成包括连接柱的半导体芯片。可以去除所述器件基板的与所述第一表面相对的第二表面，以暴露所述连接柱。可以将切割胶带附接于所述器件基板的所述第二表面。可以将紫外(UV)光穿过所述载体基板照射到粘合带，以使所述粘合带的粘附力减弱。可以遮蔽所述载体基板的外围部分，以将所述UV光集中在所述粘合带上。可以使所述载体基板从所述器件基板脱离。可以沿着划片线切割由所述切割胶带支撑的所述器件基板。
附图说明
通过参照附图详细描述示例性实施例，对于本领域的技术人员而言，各个特征将变得显而易见，其中：
图1例示了根据示例实施例的用于从器件基板剥离载体基板的设备的截面图；
图2例示了图1中的设备的UV掩模的俯视图；
图3例示了根据示例实施例的用于从器件基板剥离载体基板的设备的截面图；
图4例示了图3中的设备的UV掩模的俯视图；
图5至图8例示了根据示例实施例的UV掩模的俯视图；以及
图9至图17例示了根据示例实施例的分割半导体芯片的方法中的各阶段的截面图。
具体实施方式
在下文中，将参照附图来详细说明示例实施例。
【用于从器件基板剥离载体基板的设备】
图1是例示了根据示例实施例的用于从器件基板剥离载体基板的设备的截面图，图2是例示了图1中的设备的UV掩模的俯视图。参照图1和图2，根据示例实施例的用于从器件基板DS剥离载体基板CS的设备可以被配置成从器件基板DS剥离载体基板CS。
器件基板DS可以具有第一表面DS1和第二表面DS2，第二表面DS2与第一表面DS1相对并且沿着第一方向D1与第一表面DS1分隔开。在图1中，第一表面DS1可以对应于器件基板DS的上表面。第二表面DS2可以对应于器件基板DS的下表面。
器件基板DS可以包括多个半导体芯片。为了使用导电凸块B来层叠半导体芯片，器件基板DS可以包括多个连接柱，例如，硅通孔(TSV)。连接柱TSV可以竖直地布置在器件基板DS中，例如，可以沿着第一方向D1延伸。也就是说，在第一方向D1上层叠的每个半导体芯片都可以包括与半导体芯片的焊盘连接的连接柱TSV。
为了提供沿着第一方向D1厚度较薄的器件基板DS，连接柱TSV的厚度可以小于初始器件基板的厚度。特别地，每个连接柱TSV可以具有通过初始器件基板的第一表面(例如，第一表面DS1)暴露的上端和被设置得高于初始器件基板的第二表面的下端(例如，使得下端没有被暴露而是被初始器件基板所覆盖)。也就是说，每个连接柱TSV的下端可以不通过初始器件基板的第二表面暴露。
可以通过去除工艺(例如，研磨工艺)去除初始器件基板的第二表面，以形成连接柱TSV的下端通过第二表面DS2暴露的器件基板DS。因为可以部分地去除初始器件基板的第二表面，所以器件基板DS的厚度可以小于初始器件基板的厚度。可以在连接柱TSV的被暴露的下端上设置接触焊盘CP。
在执行去除时，载体基板CS可以支撑器件基板DS。载体基板CS沿着与第一方向D1正交的第二方向D2和第三方向D3的尺寸可以基本上与器件基板DS的尺寸相同。因此，载体基板CS的侧表面和器件基板DS的侧表面可以沿着第一方向D1彼此共面。
可以例如使用粘合带AT将载体基板CS附接于器件基板DS的第一表面DS1。粘合带AT会因暴露于UV光而粘附力减弱。例如，粘合带AT可以包含因UV光而发泡的材料。在粘合带AT的与载体基板CS接触的上表面上可以形成发泡的突出物(参见图14)，从而使粘合带AT的粘附力减弱。特别地，为了减小当从器件基板DS剥离载体基板CS时施加到器件基板DS的应力，可以向粘合带AT提供高能量的UV光。
可以将切割胶带DT附接于器件基板DS的第二表面DS2。在去除工艺之后，可以将切割胶带DT附接于器件基板DS的第二表面DS2。切割胶带DT可以在第二方向D2和第三方向D3上延伸超出器件基板，并且可以沿着第一方向D1延伸超过器件基板DS的第二表面DS2。
在去除工艺之后执行的后续工艺(例如，载体基板CS的剥离工艺、将器件基板DS划分成单个芯片的分割工艺等)中，切割胶带DT可以支撑器件基板DS。因此，为了支撑器件基板DS，切割胶带DT的粘附力在后续工艺期间保持足够。然而，与粘合带AT类似，切割胶带DT的粘附力也会因暴露于UV光而减弱。例如，切割胶带DT可以包含UV固化材料。
用于从器件基板DS剥离载体基板CS的设备可以包括UV照射单元110、UV掩模120和真空施加单元130。
UV照射单元110可以例如沿着第一方向D1与载体基板CS间隔开地布置在载体基板CS上方。UV照射单元110可以使UV光穿过载体基板CS照射到粘合带AT上。因此，载体基板CS可以包含能够透射UV的材料。例如，载体基板CS可以包含玻璃。
为了将粘合带AT的粘附力减弱到所期望的水平，可以将UV照射单元110发射的UV光集中到粘合带AT上。如果将低能量的UV光照射到粘合带AT，则在从器件基板DS剥离载体基板CS期间，会向器件基板DS施加强应力。
UV掩模120可以将UV光集中在粘合带AT上。UV掩模120可以布置在UV照射单元110和载体基板CS之间。UV掩模120可以遮蔽载体基板CS的外围部分(例如，在载体基板CS之外并且沿着第一方向D1与载体基板CS不重叠的部分)，以防止UV光朝向载体基板CS的外围部分散射。因此，UV光可以通过UV掩模120集中到载体基板CS上。结果，高能量的UV光可以被照射到粘合带AT上以减弱粘合带AT的粘附力。
UV掩模120可以包括遮蔽部分122和开口124。遮蔽部分122可以遮蔽载体基板CS的外围部分(例如，可以沿着第一方向D1与器件基板不重叠)。也就是说，遮蔽部分122可以遮蔽切割胶带DT的从器件基板DS的(例如，沿着第二方向D2和第三方向D3的)侧表面暴露的一部分。遮蔽部分122可以包含不能透射UV光的材料。开口124可以通过UV掩模120的中心部分竖直地(例如沿着第一方向D1)形成。UV光可以通过开口124集中到粘合带AT上。
UV掩模120还可以包括用于将UV光引导到开口124中的引导部分126。引导部分126可以在遮蔽部分122的内表面上以一定角度(例如，相对于第一方向D1成锐角地)形成。引导部分126沿着第二方向的宽度可以沿着第一方向D1逐渐增大，例如，遮蔽部分122的沿着第二方向D2的宽度可以沿着远离载体基板CS的第一方向D1逐渐减小。
在示例实施例中，当载体基板CS为圆形时，遮蔽部分122可以为环形，以沿着第一方向D1与圆形载体基板CS的外围部分重叠并且围绕该外围部分。另外，开口124可以例如在UV掩模120的与载体基板CS最接近的表面处为圆形，该圆形在D2-D3平面上的面积基本上与圆形载体基板CS的面积相同。
真空施加单元130可以向附接到因UV光而粘附力低的粘合带AT的载体基板CS施加真空，以使载体基板CS从器件基板DS脱离。真空施加单元130可以包括用于向载体基板CS供应真空的至少一个吸盘。可以将吸盘选择性地附接于载体基板CS的上表面。
图3例示了根据示例实施例的用于从器件基板剥离载体基板的设备的截面图。图4是例示了图3中的设备的UV掩模的俯视图。
除了包括第二UV掩模140之外，该示例实施例的剥离设备可以包括与图1中的剥离设备的元件基本上相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，可以省略关于相同元件的任何其他说明。
参照图3和图4，第二UV掩模140可以遮蔽载体基板CS的边缘或周缘部分。第二UV掩模140可以遮蔽粘合带AT的边缘部分、器件基板DS的边缘部分以及切割胶带DT的在器件基板DS的边缘部分下方的部分。因此，可以阻止UV光入射到粘合带AT的边缘部分、器件基板DS的边缘部分以及切割胶带DT的在器件基板DS的边缘部分下方的部分上。
第二UV掩模140可以布置在UV掩模120的内表面上。当UV掩模120为环形时，用于遮蔽载体基板CS的边缘部分的第二UV掩模140也可以为环形，例如，可以从UV掩模120沿着第二方向和第三方向径向向内延伸。第二UV掩模140可以与UV掩模120一体地形成。可选地，第二UV掩模140可以是与UV掩模120分离的元件。另外，第二UV掩模140可以包含与UV掩模120的材料基本上相同的材料。
如上所述，从UV照射单元110发射的UV光可以被照射到切割胶带DT以及粘合带AT。UV光会散射到载体基板CS的外围部分。散射的UV光会入射到切割胶带DT的在器件基板DS的边缘部分下方的部分。虽然UV光会使粘合带AT的粘附力减弱，但是载体基板CS的外围部分处的散射的UV光也会使切割胶带DT的在器件基板DS的边缘部分下方的一部分的粘附力减弱。当在剥离工艺中切割胶带DT的粘附力减弱时，器件基板DS的边缘部分上的半导体芯片可能会在后续工艺中从切割胶带DT脱离。脱离的半导体芯片可能会干扰其他半导体芯片，从而产生故障，例如，裂缝、划痕等。
第二UV掩模140可以遮蔽载体基板CS的边缘部分，以防止UV光通过载体基板CS的边缘部分朝向切割胶带DT的在器件基板DS的边缘部分下方的部分散射。因此，可以保持切割胶带DT的在器件基板DS的边缘部分下方的部分的粘附力，使得器件基板DS的边缘部分上的半导体芯片在后续工艺器件不会脱离切割胶带DT。
图5是例示了根据示例实施例的UV掩模的俯视图。除了包括第二UV掩模150之外，该示例实施例的剥离设备可以包括与图1中的剥离设备的元件基本上相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，可以省略关于相同元件的任何其他说明。
参照图5，第二UV掩模150可以具有与图3中的第二UV掩模140的功能基本上相同的功能。因此，为了简明起见，本文中可以省略任何其他关于第二UV掩模150的功能的说明。
第二UV掩模150可以被配置成与图3中的第二UV掩模140类似地遮蔽载体基板CS的边缘部分。因此，入射到粘合带AT的边缘部分的UV光的能量会低于入射到粘合带AT的中心部分的UV光的能量。结果，粘合带AT的边缘部分的粘合力会高于粘合带AT的中心部分的粘合力。
真空施加单元130可以为载体基板CS的边缘部分提供真空，以抬起载体基板CS的边缘部分，由此使载体基板CS从器件基板DS脱离。然而，当粘合带AT的边缘部分的粘合力高于粘合带AT的中心部分的粘合力时，载体基板CS的边缘部分不能容易地从粘合带AT的边缘部分脱离。
为了避免以上提到的问题，第二UV掩模150可以具有开口区域152。也就是说，第二UV掩模150可以为具有局部切割部分的环形。因此，第二UV掩模150可以部分地遮蔽载体基板CS的边缘部分。
UV光可以通过开口区域152照射到粘合带AT的边缘部分。因此，粘合带AT的能够被UV光照射到的边缘部分的粘附力可以低于粘合带AT的不能被UV光照射到的其他边缘部分的粘附力。吸盘可以附接于载体基板CS的与开口区域152对应的边缘部分，以便容易地使载体基板CS从器件基板DS脱离。
图6是例示了根据示例实施例的UV掩模的俯视图。除了第二UV掩模160的形状之外，该示例实施例的剥离设备可以包括与图5中的剥离设备的元件基本上相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，可以省略关于相同元件的任何其他说明。
参照图6，第二UV掩模160可以具有与图5中的第二UV掩模150的功能基本上相同的功能。因此，为了简明起见，本文中可以省略任何其他关于第二UV掩模160的功能的说明。
器件基板DS的边缘部分上的大部分半导体芯片可以对应于伪芯片(dummychips)。各个伪芯片和器件基板DS的边之间的距离可以彼此不同。较接近器件基板DS的边的伪芯片可以小于离器件基板DS的边较远的其他伪芯片。在后续工艺中，与大伪芯片相比，小伪芯片可以相对容易地从切割胶带DT脱离。
第二UV掩模160可以遮蔽小伪芯片。因此，第二UV掩模160可以防止UV光朝向切割胶带DT的在小伪芯片下方的部分散射，以保持切割胶带DT的在小伪芯片下方的部分的粘附力。因此，小伪芯片在后续工艺中不会从器件基板DS脱离，使得其他半导体芯片不会受损。
在示例实施例中，第二UV掩模160可以为具有四个开口区域162的环形。这四个开口区域162可以对应于切割胶带DT中的伪芯片可以不从其脱离的区域。可以将吸盘附接于载体基板CS的与至少一个开口区域162对应的边缘部分，以便容易地使载体基板CS从器件基板DS脱离。
图7是例示了根据示例实施例的UV掩模的俯视图。除了第二UV掩模170的形状之外，该示例实施例的剥离设备可以包括与图5中的剥离设备的元件基本上相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，可以省略关于相同元件的任何其他说明。
参照图7，第二UV掩模170可以为半环形。被第二UV掩模170遮蔽的区域可以对应于伪芯片可以从其脱离的区域。因此，第二UV掩模170可以具有半环形开口区域172。开口区域172可以对应于伪芯片可以不从其脱离的区域。吸盘可以附接于载体基板CS的与开口区域172对应的边缘部分，以便容易地使载体基板CS从器件基板DS脱离。
图8是例示了根据示例实施例的UV掩模的俯视图。除了第二UV掩模180的形状之外，该示例实施例的剥离设备可以包括与图5中的剥离设备的元件基本上相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，可以省略关于相同元件的任何其他说明。
参照图8，第二UV掩模180可以为1/8环形。被第二UV掩模180遮蔽的区域可以对应于伪芯片可以从其脱离的区域。因此，第二UV掩模180可以具有7/8环形开口区域182。开口区域182可以对应于伪芯片可以不从其脱离的区域。吸盘可以附接于载体基板CS的与开口区域182对应的边缘部分，以便容易地使载体基板CS从器件基板DS脱离。
因此，根据实施例的上述第二UV掩模可以沿着第一方向D1部分地与载体基板CS的边缘部分重叠。
【分割半导体芯片的方法】
图9至图17例示了根据示例实施例的分割半导体芯片的方法中的各阶段的截面图。
参照图9，初始器件基板DS0可以具有连接柱TSV。连接柱TSV的上端可以通过初始器件基板DS0的第一表面DS1(即，初始器件基板DS0的上表面)暴露。可以在连接柱TSV的上端上形成凸块B。相比之下，连接柱TSV的下端可以设置得高于初始器件基板DS0的第二表面DS2’(即，初始器件基板DS0的下表面)，使得下端没有被初始器件基板DS0暴露。可以使用粘合带AT将载体基板CS附接于初始器件基板DS0的第一表面DS1。
参照图10，带有载体基板CS的初始器件基板DS0可以被倒转(例如，翻转)。因此，载体基板CS可以位于初始器件基板DS0下方。初始器件基板DS0的第二表面DS2'可以向上取向。
参照图11，可以去除初始器件基板DS0的第二表面DS2'，以形成具有第二表面DS2的器件基板DS。连接柱TSV的下端可以通过器件基板DS的第二表面DS2暴露。
参照图12，在已经在连接柱TSV的被暴露的下端上形成接触焊盘CP之后，可以将切割胶带DT附接于器件基板DS的第二表面DS2。
参照图13，然后可以倒转器件基板DS。因此，切割胶带DT可以向下取向并且载体基板CS可以向上取向。
UV掩模120可以布置在器件基板DS上方。UV照射单元110可以将UV光穿过载体基板CS照射到粘合带AT。UV光不能透射过UV掩模120的遮蔽部分122。UV光可以通过开口124集中到粘合带AT上。因此，高能量的UV光可以被照射到粘合带AT。
当使用图3中的第二UV掩模140时，UV光不能散射到切割胶带DT的在第二UV掩模140下方的边缘部分。因此，可以保持切割胶带DT的在第二UV掩模140下方的边缘部分的粘附力。
当可以使用图5至图8中的第二UV掩模150、160、170和180中的任意一个时，UV光不能散射到切割胶带DT的在第二UV掩模下方的边缘部分。相反，UV光可以照射到粘合带AT的在第二UV掩模的开口区域下的边缘部分。因此，可以减弱粘合带AT的在第二UV掩模的开口区域下方的边缘部分的粘附力。
可以根据分割工艺中伪芯片可以从其分离的区域，选择性使用第二UV掩模150、160、170和180中的任意一个。
参照图14，当UV光通过UV掩模120的开口124和载体基板CS集中到粘合带AT上时，粘合带AT中会产生气体，从而在粘合带AT的上表面上形成发泡的突出物FP。载体基板CS会因为这些发泡的突出物从粘合带AT的上表面略微抬起。
参照图15，真空施加单元130可以通过吸盘向载体基板CS的边缘部分施加真空。当使用第二UV掩模时，可以向载体基板CS的没有被第二UV掩模遮蔽的边缘部分施加真空。因为可以减弱粘合带AT的粘附力，所以可以在减小或最小化施加到器件基板DS的应力的同时，将载体基板CS从器件基板DS脱离。
在剥离工艺中，可以通过UV掩模120保持切割胶带DT的粘附力。因此，在剥离工艺中切割胶带DT可以牢固地支撑器件基板DS。
参照图16，可以沿着划线切割器件基板DS，以分割半导体芯片。在分割工艺中，仍然可以通过UV掩模120保持切割胶带DT的粘附力。因此，在分割工艺中，小伪芯片不会从切割胶带DT脱离。因此，其他半导体芯片不会因脱离的伪芯片而受损。
参照图17，分割的半导体芯片可以仍然附接于切割胶带DT。可以将UV光照射到切割胶带DT，使切割胶带DT的粘附力减弱。可以从粘附力减弱的切割胶带DT拾取分割后的半导体芯片。
根据示例实施例，UV掩模可以将UV光集中在粘合带上，使得粘合带的粘附力可以被减弱。因此，当载体基板可以从器件基板脱离时，可以减小施加到器件基板的应力。结果，器件基板中的半导体芯片不会受损。
另外，第二UV掩模可以遮蔽载体基板的边缘部分，以防止切割胶带的粘附力减弱。因此，在分割工艺中器件基板中的半导体芯片不会从切割胶带脱离。结果，半导体芯片不会因脱离的半导体芯片而受损。
根据示例实施例，UV掩模可以用于将UV光集中在粘合带上，使得粘合带的粘附力可以减弱。因此，当载体基板可以从器件基板脱离时，可以减小施加到器件基板的应力。结果，器件基板中的半导体芯片不会受损。
本文中已经公开了示例实施例，并且虽然采用了具体术语，但是它们仅以一般性和描述性意义来使用和解释，而非出于限制目的。在一些情形下，如本领域普通技术人员在提交本申请时显而易见的，结合特定实施例描述的特征、特性和/或元件可以单独地使用或与结合其它实施例描述的特征、特性和/或元件或组合地使用，除非另外特别指出。因此，本领域的技术人员将理解，在不脱离以下权利要求所阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种从器件基板剥离载体基板的方法，所述方法包括：
将紫外光穿过所述载体基板照射到粘合带，以减弱所述粘合带的粘附力，其中所述载体基板利用所述粘合带与具有连接柱的所述器件基板的第一表面附接；以及
遮蔽所述载体基板的外围部分，以将所述紫外光集中在所述粘合带上。
2.根据权利要求1所述的方法，还包括遮蔽所述载体基板的边缘部分，以防止所述紫外光朝向与所述器件基板的第二表面附接的切割胶带散射，所述第二表面与所述第一表面相对。
3.根据权利要求2所述的方法，其中，遮蔽所述载体基板的边缘部分包括部分地遮蔽所述载体基板的边缘部分。
4.根据权利要求3所述的方法，其中，部分地遮蔽所述载体基板的边缘部分包括遮蔽所述器件基板的边缘部分上的半导体芯片当中的尺寸相对小的至少一个半导体芯片。
5.根据权利要求1所述的方法，还包括使所述载体基板从所述器件基板脱离。
6.根据权利要求5所述的方法，其中，使所述载体基板从所述器件基板脱离包括向所述载体基板施加真空。
7.一种从器件基板剥离载体基板的设备，所述设备包括：
紫外光源，所述紫外光源布置在所述载体基板上方，所述载体基板利用粘合带与具有连接柱的所述器件基板的第一表面附接，所述紫外光源将紫外光穿过所述载体基板输出到所述粘合带，由此减弱所述粘合带的粘附力；以及
第一紫外掩模，所述紫外掩模用于遮蔽所述载体基板的外围部分，以将所述紫外光集中在所述粘合带上。
8.根据权利要求7所述的设备，其中，所述第一紫外掩模具有使所述紫外光穿过的开口。
9.根据权利要求8所述的设备，其中，所述开口的尺寸基本上与所述载体基板的尺寸相同。
10.根据权利要求7所述的设备，还包括第二紫外掩模，所述第二紫外掩模用于遮蔽所述载体基板的边缘部分，以防止所述紫外光朝向与所述器件基板的第二表面附接的切割胶带散射，所述第二表面与所述第一表面相对。
11.根据权利要求10所述的设备，其中，所述第二紫外掩模用于部分地遮蔽所述载体基板的所述边缘部分。
12.根据权利要求11所述的设备，其中，所述第二紫外掩模用于遮蔽所述器件基板的边缘部分上的半导体芯片当中的尺寸相对小的至少一个半导体芯片。
13.根据权利要求12所述的设备，其中，所述第二紫外掩模包括多个掩模。
14.根据权利要求7所述的设备，还包括真空施加单元，所述真空施加单元用于向所述载体基板施加真空，以使所述载体基板从所述器件基板脱离。
15.根据权利要求14所述的设备，还包括第二紫外掩模，所述第二紫外掩模布置在所述第一紫外掩模的内表面上，以部分地遮蔽所述载体基板的边缘部分，
其中，所述真空施加单元向所述载体基板的未被所述第二紫外掩模遮蔽的边缘部分施加真空。
16.一种分割半导体芯片的方法，所述方法包括：
利用粘合带将载体基板粘合于器件基板的第一表面，所述器件基板包括具有连接柱的半导体芯片；
去除所述器件基板的与所述第一表面相对的第二表面，以暴露所述连接柱；
将切割胶带附接于所述器件基板的所述第二表面；
遮蔽所述载体基板的外围部分；
将紫外光照射到所述粘合带上，以减弱所述粘合带的粘附力；
使所述载体基板从所述器件基板脱离；以及
分割由所述切割胶带支撑的所述器件基板。
17.根据权利要求16所述的方法，还包括遮蔽所述载体基板的边缘部分，以防止所述紫外光朝向所述切割胶带散射。
18.根据权利要求17所述的方法，其中，遮蔽所述载体基板的边缘部分包括遮蔽所述器件基板的边缘部分上的半导体芯片当中的尺寸相对小的至少一个半导体芯片。
19.根据权利要求16所述的方法，其中，使所述载体基板从所述器件基板脱离包括向所述载体基板施加真空。
20.根据权利要求16所述的方法，还包括：在分割之后，在从所述切割胶带拾取所述半导体芯片之前将所述紫外光照射到所述切割胶带。
CN201811306198.0A 2017-11-13 2018-11-05 从器件基板剥离载体基板的方法和设备 Pending CN109786308A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0150738 2017-11-13
KR1020170150738A KR102434021B1 (ko) 2017-11-13 2017-11-13 캐리어 기판의 디본딩 방법, 이를 수행하기 위한 장치 및 이를 포함하는 반도체 칩의 싱귤레이팅 방법

Publications (1)

Publication Number Publication Date
CN109786308A true CN109786308A (zh) 2019-05-21

Family

ID=66432363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811306198.0A Pending CN109786308A (zh) 2017-11-13 2018-11-05 从器件基板剥离载体基板的方法和设备

Country Status (3)

Country Link
US (1) US10872802B2 (zh)
KR (1) KR102434021B1 (zh)
CN (1) CN109786308A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210141155A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 기판 디본딩 장치
KR20220007203A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 제조 방법

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185639A1 (en) * 2002-01-15 2004-09-23 Masateru Fukuoka Ic chip manufacturing method
CN1645591A (zh) * 2003-12-01 2005-07-27 东京応化工业株式会社 基板的支承板以及支承板的剥离方法
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
JP2009123987A (ja) * 2007-11-16 2009-06-04 Panasonic Corp 半導体チップの製造方法
JP2010199466A (ja) * 2009-02-27 2010-09-09 Lintec Corp シート剥離装置及び剥離方法
JP2011003613A (ja) * 2009-06-16 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法および製造装置、半導体ウェハの支持シート
CN102129955A (zh) * 2009-12-14 2011-07-20 日东电工株式会社 粘合带剥离方法及其装置
US20110217826A1 (en) * 2010-03-03 2011-09-08 Elpida Memory, Inc. Method of fabricating semiconductor device
CN102543812A (zh) * 2010-12-24 2012-07-04 日东电工株式会社 晶圆支架制作方法
JP2013171916A (ja) * 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置の製造方法
CN103426743A (zh) * 2012-05-15 2013-12-04 古河电气工业株式会社 半导体晶片的切割方法以及用于该方法的半导体加工用切割带
US20150364432A1 (en) * 2014-06-16 2015-12-17 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package
US20160148843A1 (en) * 2014-11-26 2016-05-26 Disco Corporation Package substrate dividing method
CN105684131A (zh) * 2014-03-03 2016-06-15 古河电气工业株式会社 半导体加工用粘合带
CN106783720A (zh) * 2017-03-03 2017-05-31 京东方科技集团股份有限公司 一种显示基板及其制作方法
CN107924832A (zh) * 2015-08-18 2018-04-17 株式会社斯库林集团 基板处理方法及基板处理装置
US20180145255A1 (en) * 2015-06-09 2018-05-24 Royole Corporation Manufacturing apparatus for flexible electronics

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252262A (ja) 1993-02-26 1994-09-09 Nec Kansai Ltd 紫外線照射装置
US6069931A (en) 1997-02-28 2000-05-30 Canon Kabushiki Kaisha Mask structure and mask holding mechanism for exposure apparatus
JP4439773B2 (ja) 2001-09-26 2010-03-24 日本碍子株式会社 チップの剥離方法
DE102004025279B4 (de) * 2004-05-19 2011-04-28 Infineon Technologies Ag Anlage für ein Bestücken von Substraten mit Kugelkontakten und Verfahren zum Bestücken von Substraten mit Kugelkontakten
JP2007324245A (ja) 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびその輸送容器
WO2011012144A1 (en) 2009-07-30 2011-02-03 Carl Zeiss Smt Gmbh Component of an euv or uv lithography apparatus and method for producing it
US9021164B2 (en) * 2012-08-03 2015-04-28 Dell Products L.P. Near field communication mimic device and method of use
JP2013222846A (ja) * 2012-04-17 2013-10-28 Nitto Denko Corp 基板のダイシング方法
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
KR101635265B1 (ko) 2013-06-19 2016-07-01 주식회사 엘지화학 점착 필름
KR101617316B1 (ko) 2013-08-14 2016-05-02 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
JP2016119370A (ja) * 2014-12-19 2016-06-30 株式会社ディスコ ウエーハの加工方法
DE102015112648B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
KR102600106B1 (ko) * 2016-09-13 2023-11-09 삼성전자주식회사 반도체 패키지의 제조 방법
US20180233410A1 (en) * 2017-02-14 2018-08-16 Psemi Corporation Wafer dicing methods

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185639A1 (en) * 2002-01-15 2004-09-23 Masateru Fukuoka Ic chip manufacturing method
CN1645591A (zh) * 2003-12-01 2005-07-27 东京応化工业株式会社 基板的支承板以及支承板的剥离方法
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
JP2009123987A (ja) * 2007-11-16 2009-06-04 Panasonic Corp 半導体チップの製造方法
JP2010199466A (ja) * 2009-02-27 2010-09-09 Lintec Corp シート剥離装置及び剥離方法
JP2011003613A (ja) * 2009-06-16 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法および製造装置、半導体ウェハの支持シート
CN102129955A (zh) * 2009-12-14 2011-07-20 日东电工株式会社 粘合带剥离方法及其装置
US20110217826A1 (en) * 2010-03-03 2011-09-08 Elpida Memory, Inc. Method of fabricating semiconductor device
CN102543812A (zh) * 2010-12-24 2012-07-04 日东电工株式会社 晶圆支架制作方法
JP2013171916A (ja) * 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置の製造方法
CN103426743A (zh) * 2012-05-15 2013-12-04 古河电气工业株式会社 半导体晶片的切割方法以及用于该方法的半导体加工用切割带
CN105684131A (zh) * 2014-03-03 2016-06-15 古河电气工业株式会社 半导体加工用粘合带
US20150364432A1 (en) * 2014-06-16 2015-12-17 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package
US20160148843A1 (en) * 2014-11-26 2016-05-26 Disco Corporation Package substrate dividing method
CN105633017A (zh) * 2014-11-26 2016-06-01 株式会社迪思科 封装基板的分割方法
US20180145255A1 (en) * 2015-06-09 2018-05-24 Royole Corporation Manufacturing apparatus for flexible electronics
CN107924832A (zh) * 2015-08-18 2018-04-17 株式会社斯库林集团 基板处理方法及基板处理装置
CN106783720A (zh) * 2017-03-03 2017-05-31 京东方科技集团股份有限公司 一种显示基板及其制作方法

Also Published As

Publication number Publication date
KR102434021B1 (ko) 2022-08-24
KR20190054467A (ko) 2019-05-22
US10872802B2 (en) 2020-12-22
US20190148207A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
CN102915966B (zh) 用于堆叠裸片组合件的经重组晶片的激光辅助式分裂
CN103544885B (zh) 制造显示面板的方法
TWI517978B (zh) 層合體、及分離方法
TWI449007B (zh) 可撓性顯示裝置的製造方法
CN109786308A (zh) 从器件基板剥离载体基板的方法和设备
CN206357752U (zh) Uv减粘保护膜
KR102535477B1 (ko) 다이본드 다이싱 시트
JP2007042996A (ja) 半導体装置の製造方法および半導体製造装置
KR100874953B1 (ko) 반도체 웨이퍼 고정 장치
KR20200060654A (ko) 원장보호필름의 박리방법 및 유기발광 표시장치의 제조방법
TW201607715A (zh) 脆性材料基板之分斷方法及分斷裝置
CN103098170B (zh) 裸芯预剥离设备和方法
JP5522773B2 (ja) 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
JP6021687B2 (ja) 積層ウェーハの加工方法
TW200631109A (en) Method and device for wafer scale packaging of optical devices using a scribe and break process
CN105742212B (zh) 将晶片分成裸片的方法
TW201621416A (zh) 背光模組組件
CN114170896A (zh) 一种显示装置及其制备方法
TW202111255A (zh) 發光模組及其製造方法
JP2638155B2 (ja) 半導体チップの製造方法
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP6058414B2 (ja) 半導体チップの製造方法
JPWO2003003445A1 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
WO2022190916A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination