CN109782890A - 一种电子设备及其低功耗fpga器件 - Google Patents

Abstract

本发明属于电子技术领域，提供了一种电子设备及其低功耗FPGA器件。在本发明中，通过将FPGA的电源划分成不同的区域，并且将电源控制电路设置在不可关闭电源区域内，使得在FPGA在初始状态时，仅不可关闭电源区域内的电源工作，以保证SRAM存储器中的数据不丢失，而在FPGA工作时，不可关闭电源区域的电源为SRAM存储器供电，而电源控制电路控制可关闭的用户逻辑电源区域的电源为用户定义的可编程逻辑模块供电，以及控制可关闭的输入输出接口供电电源区域的电源为输入输出接口供电，并在可编程逻辑模块和某些输入输出接口不工作时，断开向其供电，进而减小了FPGA的功耗，解决了现有的FPGA功耗大的问题。

Description

一种电子设备及其低功耗FPGA器件

技术领域

本发明属于电子领域，尤其涉及一种电子设备及其低功耗FPGA器件。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)，作为专用集成电路中一种半定制电路，使得设计人员能够对其进行重新编程，进而具有特定的功能，迅速对电路设计进行验证并实施，缩短设计周期、提高设计质量与效率。

随着集成电路设计制造工艺的进步，单片FPGA的逻辑门数量越来越多，集成的硬核也日渐丰富，功耗也就逐渐成为设计中必须考虑的因素。然而，目前的FPGA在工作时，其芯片内的各个模块均在耗电，如此在很大程度上增大了FPGA的功耗。

故，有必要提供一种技术方案，以解决上述技术问题。

发明内容

本发明的目的在于提供一种电子设备及其低功耗FPGA器件，其解决了现有的FPGA功耗大的问题。

本发明是这样实现的，一种低功耗FPGA器件，包括用户定义的可编程逻辑模块、SRAM存储器、配置模块、以及输入输出接口，所述配置模块与所述SRAM存储器连接以及所述可编程逻辑模块连接，所述低功耗FPGA器件的供电电源包括不可关闭电源区域、用户逻辑电源区域以及输入输出接口供电电源区域，所述不可关闭电源区域设置有电源控制电路，所述电源控制电路与所述配置模块、所述SRAM存储器、所述用户逻辑电源区域的可编程逻辑模块以及所述输入输出接口供电电源区域的输入输出接口连接；

当所述低功耗FPGA器件处于初始状态时，所述不可关闭电源区域的电源为所述SRAM存储器和所述配置模块供电，所述用户逻辑电源区域的电源以及所述输入输出接口供电电源区域的电源不工作；当所述低功耗FPGA器件处于工作状态时，所述不可关闭电源区域的电源为所述SRAM存储器和所述配置模块供电，所述电源控制电路根据相应的控制信息和所述配置模块的配置信息控制所述用户逻辑电源区域的电源向工作中的可编程逻辑模块供电，并控制所述用户逻辑电源区域的电源向非工作中的可编程逻辑模块断电，以及根据相应的控制信息和所述配置信息控制所述输入输出接口供电电源区域的电源向工作中的输入输出接口供电，并控制所述输入输出接口供电电源区域的电源向非工作中的输入输出接口断电。

本发明的另一目的在于提供一种电子设备，所述电子设备包括上述低功耗FPGA器件。

在本发明中，通过将FPGA的电源划分成不同的区域，并且将电源控制电路设置在不可关闭电源区域内，使得在FPGA在初始状态时，仅不可关闭电源区域内的电源工作，以保证SRAM存储器中的数据不丢失，而在FPGA工作时，不可关闭电源区域的电源为SRAM存储器供电，而电源控制电路控制可关闭的用户逻辑电源区域的电源为用户定义的可编程逻辑模块供电，以及控制可关闭的输入输出接口供电电源区域的电源为输入输出接口供电，并在可编程逻辑模块和某些输入输出接口不工作时，断开向其供电，进而减小了FPGA的功耗，解决了现有的FPGA功耗大的问题。

附图说明

图1是本发明实施例一所提供的一种低功耗FPGA器件的结构示意图；

图2是本发明实施例二所提供的一种低功耗FPGA器件的结构示意图；

图3是本发明实施例三所提供的一种低功耗FPGA器件的电路示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下结合具体附图对本发明的实现进行详细的描述：

图1示出了本发明实施例一所提供的低功耗FPGA器件1的模块结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图1所示，本发明实施例提供的低功耗FPGA器件1包括：用户定义的可编程逻辑模块10、SRAM存储器11、配置模块12以及输入输出接口13，配置模块12与SRAM存储器11连接以及可编程逻辑模块10连接。

进一步地，本发明实施例提供的低功耗FPGA器件1的供电电源包括不可关闭电源区域14、用户逻辑电源区域15以及输入输出接口供电电源区域16，不可关闭电源区域14设置有电源控制电路17，电源控制电路17与配置模块12、SRAM存储器11、用户逻辑电源区域15的可编程逻辑模块10以及输入输出接口供电电源区域16的输入输出接口13连接。

具体的，当低功耗FPGA器件1处于初始状态时，不可关闭电源区域14的电源为SRAM存储器11和配置模块12供电，用户逻辑电源区域15的电源以及输入输出接口供电电源区域16的电源不工作；当低功耗FPGA器件1处于工作状态时，不可关闭电源区域14的电源为SRAM存储器11和配置模块12供电，电源控制电路17根据相应的控制信息和配置模块12的配置信息控制用户逻辑电源区域15的电源向工作中的可编程逻辑模块10供电，并控制用户逻辑电源区域15的电源向非工作中的可编程逻辑模块10断电，以及根据相应的控制信息和配置信息控制输入输出接口供电电源区域16的电源向工作中的输入输出接口13供电，并控制输入输出接口供电电源区域16的电源向非工作中的输入输出接口13断电。

其中，FPGA的初始状态指的是FPGA的默认状态，即FPGA存入数据后且未工作时的状态；SRAM存储器10是用于存储FPGA芯片工作时的程序配置信息的，该程序配置信息一般存储在外部的非易失存储器上，当系统上电的时候该程序配置信息将被从非易失存储器上读取出，并烧写到FPGA芯片内部的SRAM存储器10中。配置模块12是控制整个FPGA芯片的配置电路，通过该配置电路，FPGA芯片可将配置信息发送至用户定义的可编程逻辑模块10，以实现相应的功能。

进一步地，由于FPGA芯片工作时的程序配置信息是存储在SRAM存储器11上的，并且SRAM存储器11一直由不可关闭电源区域14的电源向其供电，因此当FPGA芯片中的其他模块或者电路断电后，烧写到SRAM存储器11中的程序不会断电丢失，并且在FPGA芯片中的其他模块恢复供电后，FPGA芯片的用户逻辑部分可以回读存储在SRAM存储器11中的编程数据，并且快速进入工作状态。

在本实施例中，由于FPGA芯片在初始状态时，仅不可关闭电源区域的电源工作，而FPGA芯片的配置模块12与SRAM存储器11的电路逻辑数量非常少，并且所消耗的电流也非常微小，因此供给给配置模块12与SRAM存储器11的电源一直处于供电状态，并不会提高FPGA芯片的功耗。

进一步地，作为本发明一优选实施方式，如图2所示，电源控制电路17包括第一电源控制模块171与第二电源控制模块172。其中，第一电源控制模块171与配置模块12以及第二电源控制模块172连接，第二电源控制模块172与SRAM存储器11、用户逻辑电源区域15的可编程逻辑模块10(图中未示出，请参考图1)以及输入输出接口供电电源区域16的输入输出接口13(图中未示出，请参考图1)连接。

具体的，第一电源控制模块171对控制信息进行解析，并将解析后的控制信息发送至第二电源控制模块172，第二电源控制模块172接收配置模块12通过SRAM存储器11发送的配置信息，并根据解析后的控制信息与配置信息控制用户逻辑电源区域15的电源对可编程逻辑模块10进行供电与否控制，以及控制输入输出接口供电电源区域16的电源对输入输出接口13进行供电与否控制。

具体实施时，如图3所示，第一电源控制模块172可以采用系统电源管理接口(System Power Management Interface，SPMI)实现，也可以采用状态机(STATE-Machine)实现，甚至可以采用单独独立的开关线实现，此处不做具体限制；而第二电源控制模块172的具体构成与连接关系可参考图3所示，此处亦不再赘述。

进一步地，作为本发明一优选实施方式，如图2所示，低功耗FPGA器件1包括开关电路18，开关电路18与第二电源控制模块172、用户逻辑电源区域15的可编程逻辑模块以及输入输出接口供电电源区域16的输入输出接口连接，开关电路18接收第二电源控制模块172根据解析后的控制信息与配置信息输出的开关控制信息，并根据开关控制信息控制用户逻辑电源区域15的电源对可编程逻辑模块进行供电与否控制，以及控制输入输出接口供电电源区域16的电源对输入输出接口进行供电与否控制。

在本实施例中，通过在低功耗FPGA器件1中设置开关电路18，使得该开关电路18根据电源控制电路17的控制信息以及配置模块12的配置信息对可关闭电源区域的电源进行准确控制，进而为FPGA芯片中相应的模块或者电路供电或者断电，在降低了FPGA芯片的功耗同时，还可保证FPGA芯片工作时的可靠性。

进一步地，作为本发明一优选实施方式，如图2所示，用户逻辑电源区域15包括多个子逻辑电源区域150，可编程逻辑模块包括多个子逻辑模块100，开关电路18包括多个第一开关模块180，每个第一开关模块180设置在每个子逻辑电源区域150内，每个第一开关模块180均与第二电源控制模块172连接，且与多个子逻辑模块100一一对应连接，每个第一开关模块180根据第二电源控制模块172输出的开关控制信息，控制相应的子逻辑电源区域150的电源对相应的子逻辑模块100进行供电与否控制。

具体实施时，由于FPGA芯片中的用户逻辑部分可以实现不同的功能，因此本发明实施例提供的低功耗FPGA器件1中的用户定义的可编程逻辑模块10包括多个子逻辑模块100，而由于不同的子逻辑模块100在工作时需要的电压不尽相同，因此用户逻辑电源区域包括多个子逻辑电源区域150，并且每个子逻辑电源区域150内的电源通过一个第一开关模块180与子逻辑模块100对应连接。

进一步地，当第一开关模块180接收到的开关控制信息为导通开关控制信息时，第一开关模块180根据导通开关控制信息控制相应的子逻辑电源区域150的电源向与之相连接的子逻辑模块100进行供电；当第一开关模块180接收到的开关控制信息为断开开关控制信息时，第一开关模块180根据断开开关控制信息控制相应的子逻辑电源区域150的电源向与之相连接的子逻辑模块100断电。

具体实施时，如图3所示，第一开关模块180包括第一开关元件Q1，该第一开关元件Q1的控制端与第二电源控制模块172连接，该第一开关元件Q1的输入端与相应的子逻辑电源区域150内的电源连接，该第一开关元件Q1的输出端与相应的子逻辑模块100连接；需要说明的是，在本发明实施例中，该第一开关元件Q1可以采用晶体管、三极管等各种具有开关作用的器件实现，此处不做具体限制。

在实施例中，由于用户定义的可编程逻辑模块为FPGA芯片的主要逻辑单元，其耗电极大，因此将用户定义的可编程逻辑模块分成多个子逻辑模块100，以及将用户逻辑电源区域分成多个子逻辑电源区域150，使得每个子逻辑模块100的电源可动态关闭，即当用户逻辑处于不工作状态时，将该部分的电源关闭以节约电流的消耗，而当再次需要该部分用户逻辑时，可再次对其供电，以使得该部分用户逻辑工作，如此将可有效降低FPGA芯片的功耗，并且可靠性高。

进一步地，作为本发明一优选实施方式，如图2所示，输入输出接口供电电源区域16包括多个子接口电源区域160，输入输出接口包括多个子输入输出接口130，开关电路18包括多个第二开关模块181，每个第二开关模块181设置在每个子接口电源区域160内，每个第二开关模块181均与第二电源控制模块172连接，且与多个子输入输出接口130一一对应连接，每个第二开关模块181根据第二电源控制模块172输出的开关控制信息，控制相应的子接口电源区域160的电源对相应的子输入输出接口130进行供电与否控制。

具体实施时，由于FPGA芯片中的输入输出接口部分具体多种不同的输入输出接口，因此本发明实施例提供的低功耗FPGA器件1中的输入输出接口包括多个子输入输出接口模块130，而由于不同的子输入输出接口130在工作时需要的电压不尽相同，并且有的子输入输出接口130需要一直向其供电，因此输入输出接口供电区域包括多个子接口电源区域160，并且每个子接口电源区域160内的电源通过一个第二开关模块181与子输入输出接口130对应连接。

其中，当第二开关模块181接收到的开关控制信息为导通开关控制信息时，第二开关模块181根据导通开关控制信息控制相应的子接口电源区域160的电源向与之相连接的子输入输出接口130进行供电；当第二开关模块181接收到的开关控制信息为断开开关控制信息时，第二开关模块181根据断开开关控制信息控制相应的子接口电源区域160的电源向与之相连接的子输入输出接口130断电。

具体实施时，如图3所示，第二开关模块181包括第二开关元件Q2，该第二开关元件Q2的控制端与第二电源控制模块172连接，该第二开关元件Q2的输入端与相应的子接口电源区域160内的电源连接，该第二开关元件Q2的输出端与相应的子输入输出接口130连接；需要说明的是，在本发明实施例中，该第二开关元件Q2可以采用晶体管、三极管等各种具有开关作用的器件实现，此处不做具体限制。

在实施例中，由于FPGA芯片的的输入输出接口部分耗电为FPGA芯片的另一主要耗电源，因此将输入输出接口分成多个子输入输出接口130，以及将输入输出接口供电电源区域分成多个子接口电源区域160，使得每个子输入输出接口130的电源可动态关闭，即当该子输入输出接口130处于不工作状态时，将该部分的电源关闭以节约电流的消耗，而当该子输入输出接口130处于工作状态时，可再次对其供电，以使得该部分当该子输入输出接口130处于工作，如此将可有效降低FPGA芯片的功耗，并且可有效保证FPGA芯片工作的可靠性。

下面以图3所示的电路图为例，对本发明实施例所提供的低功耗FPGA的原理进行具体说明，详述如下：

如图3所示，第一电源控制模块171在接收到中央处理器(Central ProcessingUnit，CPU)的控制信息时，对该控制信息进行解析后发送至第二电源控制模块172的相关电路，第二电源控制模块172的电路在接收到解析后的控制信息后，根据该控制信息与配置模块12通过SRAM存储器10发送的配置信息，输出相应的开关信息以控制开关元件Q1和Q2的开关，即当与开关元件Q1或Q2连接的模块或者电路处于工作状态时，则第二电源控制模块172控制开关元件Q1或者Q2导通，以向相应的模块或者电路供电，当与开关元件Q1或Q2连接的模块或者电路处于非工作状态时，则第二电源控制模块172控制开关元件Q1或者Q2关闭，以断开向相应的模块或者电路的供电，以此降低FPGA芯片的耗电，而需要说明的是，SRAM存储器10与配置模块12的供电一直存在。

进一步地，上述图1至图3的相关描述仅仅展示了系统中仅有一片FPGA芯片时对该FPGA芯片的耗电量控制方式，而当系统中包括多个FPGA芯片时，当其中一个或者多个FPGA芯片处于非工作状态时，同样可以采用电源动态关闭的方法将非工作中的FPGA芯片的供电断开，而仅仅向工作状态中的FPGA芯片供电，如此将可大大降低系统的功耗；需要说明的是，多个FPGA芯片的耗电量控制方法可采用开关控制方式，即每一个FPGA芯片与其供电电源之间连接有一个开关，当该FPGA芯片处于工作状态时，则将开关导通，而该FPGA芯片处于非工作状态时，则将该开关断开。

在本实施例中，本发明实施例提供的低功耗FPGA器件1可对功耗敏感的电子系统能够节约更多的电力，延长设备的续航时间，并且解决了FPGA空闲时不能关闭的问题，从而使得FPGA有更多的机会进入消费类电子的市场。

此外，低功耗FPGA器件1使得大规模应用FPGA的功耗控制成为可能，并且电源的控制精确到每一块FPGA，甚至可以达到FPGA中的每一个部分，进而使得计算密集型的应用程序有更多机会采用FPGA作为运算核心的同时，大大降低系统空载时电力的消耗。

进一步地，本发明还提供了一种电子设备，该电子设备包括低功耗FPGA器件1。需要说明的是，由于本发明实施例所提供的低功耗FPGA器件1和图1至图3所示出的低功耗FPGA器件1相同，因此，本发明实施例所提供的电子设备中的低功耗FPGA器件1的具体工作原理，可参考前述关于图1至图3的详细描述，此处不再赘述。

在本发明中，通过将FPGA的电源划分成不同的区域，并且将电源控制电路设置在不可关闭电源区域内，使得在FPGA在初始状态时，仅不可关闭电源区域内的电源工作，以保证SRAM存储器中的数据不丢失，而在FPGA工作时，不可关闭电源区域的电源为SRAM存储器供电，而电源控制电路控制可关闭的用户逻辑电源区域的电源为用户定义的可编程逻辑模块供电，以及控制可关闭的输入输出接口供电电源区域的电源为输入输出接口供电，并在可编程逻辑模块和某些输入输出接口不工作时，断开向其供电，进而减小了FPGA的功耗，解决了现有的FPGA功耗大的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低功耗FPGA器件，包括用户定义的可编程逻辑模块、SRAM存储器、配置模块、以及输入输出接口，所述配置模块与所述SRAM存储器连接以及所述可编程逻辑模块连接，其特征在于，所述低功耗FPGA器件的供电电源包括不可关闭电源区域、用户逻辑电源区域以及输入输出接口供电电源区域，所述不可关闭电源区域设置有电源控制电路，所述电源控制电路与所述配置模块、所述SRAM存储器、所述用户逻辑电源区域的可编程逻辑模块以及所述输入输出接口供电电源区域的输入输出接口连接；

当所述低功耗FPGA器件处于初始状态时，所述不可关闭电源区域的电源为所述SRAM存储器和所述配置模块供电，所述用户逻辑电源区域的电源以及所述输入输出接口供电电源区域的电源不工作；当所述低功耗FPGA器件处于工作状态时，所述不可关闭电源区域的电源为所述SRAM存储器和所述配置模块供电，所述电源控制电路根据相应的控制信息和所述配置模块的配置信息控制所述用户逻辑电源区域的电源向工作中的可编程逻辑模块供电，并控制所述用户逻辑电源区域的电源向非工作中的可编程逻辑模块断电，以及根据相应的控制信息和所述配置信息控制所述输入输出接口供电电源区域的电源向工作中的输入输出接口供电，并控制所述输入输出接口供电电源区域的电源向非工作中的输入输出接口断电。

2.根据权利要求1所述的低功耗FPGA器件，其特征在于，所述电源控制电路包括第一电源控制模块与第二电源控制模块，所述第一电源控制模块与所述配置模块以及所述第二电源控制模块连接，所述第二电源控制模块与所述SRAM存储器、所述用户逻辑电源区域的可编程逻辑模块以及输入输出接口供电电源区域的输入输出接口连接；

所述第一电源控制模块对所述控制信息进行解析，并将解析后的控制信息发送至所述第二电源控制模块，所述第二电源控制模块接收所述配置模块通过所述SRAM存储器发送的配置信息，并根据解析后的控制信息与所述配置信息控制所述所述用户逻辑电源区域的电源对所述可编程逻辑模块进行供电与否控制，以及控制所述输入输出接口供电电源区域的电源对所述输入输出接口进行供电与否控制。

3.根据权利要求2所述的低功耗FPGA器件，其特征在于，所述低功耗FPGA器件包括开关电路，所述开关电路与所述第二电源控制模块、所述用户逻辑电源区域的可编程逻辑模块以及输入输出接口供电电源区域的输入输出接口连接，所述开关电路接收所述第二电源控制模块根据解析后的控制信息与所述配置信息输出的开关控制信息，并根据所述开关控制信息控制所述用户逻辑电源区域的电源对所述可编程逻辑模块进行供电与否控制，以及控制所述输入输出接口供电电源区域的电源对所述输入输出接口进行供电与否控制。

4.根据权利要求3所述的低功耗FPGA器件，其特征在于，所述用户逻辑电源区域包括多个子逻辑电源区域，所述可编程逻辑模块包括多个子逻辑模块，所述开关电路包括多个第一开关模块，每个所述第一开关模块设置在每个所述子逻辑电源区域内，每个所述第一开关模块均与所述第二电源控制模块连接，且与多个子逻辑模块一一对应连接，每个所述第一开关模块根据所述第二电源控制模块输出的开关控制信息，控制相应的子逻辑电源区域的电源对相应的子逻辑模块进行供电与否控制。

5.根据权利要求4所述的低功耗FPGA器件，其特征在于，当所述第一开关模块接收到的开关控制信息为导通开关控制信息时，所述第一开关模块根据所述导通开关控制信息控制相应的子逻辑电源区域的电源向与之相连接的子逻辑模块进行供电。

6.根据权利要求4所述的低功耗FPGA器件，其特征在于，当所述第一开关模块接收到的开关控制信息为断开开关控制信息时，所述第一开关模块根据所述断开开关控制信息控制相应的子逻辑电源区域的电源向与之相连接的子逻辑模块断电。

7.根据权利要求3所述的低功耗FPGA器件，其特征在于，所述输入输出接口供电电源区域包括多个子接口电源区域，所述输入输出接口包括多个子输入输出接口，所述开关电路包括多个第二开关模块，每个所述第二开关模块设置在每个所述子接口电源区域内，每个所述第二开关模块均与所述第二电源控制模块连接，且与多个子输入输出接口一一对应连接，每个所述第二开关模块根据所述第二电源控制模块输出的开关控制信息，控制相应的子接口电源区域的电源对相应的子输入输出接口进行供电与否控制。

8.根据权利要求7所述的低功耗FPGA器件，其特征在于，当所述第二开关模块接收到的开关控制信息为导通开关控制信息时，所述第二开关模块根据所述导通开关控制信息控制相应的子接口电源区域的电源向与之相连接的子输入输出接口进行供电。

9.根据权利要求7所述的低功耗FPGA器件，其特征在于，当所述第二开关模块接收到的开关控制信息为断开开关控制信息时，所述第二开关模块根据所述断开开关控制信息控制相应的子接口电源区域的电源向与之相连接的子输入输出接口断电。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9任一项所述的低功耗FPGA器件。