CN109742087A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN109742087A CN109742087A CN201811615770.1A CN201811615770A CN109742087A CN 109742087 A CN109742087 A CN 109742087A CN 201811615770 A CN201811615770 A CN 201811615770A CN 109742087 A CN109742087 A CN 109742087A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation step
- flatness
- film transistor
- transistor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000012216 screening Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 97
- 239000002344 surface layer Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract description 10
- 238000000576 coating method Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 238000007774 anilox coating Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000010023 transfer printing Methods 0.000 description 2
- -1 GI) Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法，所述阵列基板包括：基层、第一薄膜晶体管结构层、平坦层、平坦层凹槽以及第二薄膜晶体管结构层。所述阵列基板的制备方法包括：基层设置步骤、第一薄膜晶体管结构层制备步骤、平坦层制备步骤、平坦层开槽步骤以及第二薄膜晶体管结构层制备步骤。本发明的技术效果在于，保护密集的金属走线，防止PI涂布精度差等情况。
Description
技术领域
本发明涉及显示器领域，特别涉及一种阵列基板及其制备方法。
背景技术
如图1所示，在小尺寸的LCD面板行业中，PI涂布采用APR版转印的方式进行涂布，涂布原理为：利用APR板转印的方式涂布配向材料Polyimide，具体步骤如下：
1.利用压力将PI液通过堵孔(Nozzle)滴在网纹辊300(Anilox Roll)上；
2.用刮刀400(Doctor Blade)将网纹辊上的PI液整平；
3.APR板上的圆型凸出物将网纹辊凹槽内PI挤压出来并带走；
4.将APR板上PI均匀转印到基板100上，形成液晶配向层200。
PI涂布的质量主要指PI涂布精度，PI膜厚以及PI膜层的平坦度等，其中PI精度最为重要。PI精度一般指PI边界到AA区距离以及距离的波动性，PI精度如果控制不好会引起各种不良，如PI精度过小会导致PI edge(或hale区)进入AA区，引起漏光或者周边显示器亮度不均匀(Mura)；PI精度过大容易导致IC侧PI涂布到Ag点或者IC output pin，从而导致电路无法导通。
如图2、3所示，现有的阵列基板包括显示区500及扇出区600，显示区500包括平坦层沟槽510，端子侧扇出区600金属走线610密集，为了保护金属走线610不被压伤，防止水汽进入导致阵列基板高温高湿现象，平坦层无法做开槽处理。
随着面板窄边框化，端子侧PI涂布距离IC Pin等有用图形越来越近，这样对于PI涂布精度要求越来越高；针对PI涂布精度过差的问题：面板设计PLN沟槽可做为PI缓冲，改善PI精度过大回流至IC侧有用图形区域，但受限于端子侧扇出区金属走线较多，需平坦层保护，防止水汽及压伤而导致平坦层无法开槽等问题。
发明内容
本发明的目的在于，解决现有技术中PI涂布精度差、金属走线易受损、平坦层无法开槽等技术问题。
为实现上述目的，本发明提供一种阵列基板，包括：一基层，包括显示区及扇出区；一第一薄膜晶体管结构层，贴附于所述基层的一侧表面；一平坦层，贴附于所述第一薄膜晶体管结构层远离所述基层的一侧表面；一平坦层凹槽，下凹于所述平坦层的扇出区；以及一第二薄膜晶体管结构层，贴附于所述平坦层远离所述第一薄膜晶体管结构层的一侧表面。
进一步地，所述第一薄膜晶体管结构层包括：一遮光层，贴附于部分基层的显示区一侧表面；一缓冲层，贴附于所述遮光层及剩余基层的一侧表面；一半导体层，贴附于部分缓冲层的显示区远离所述基层的一侧表面；一第一绝缘层，贴附于所述半导体层及剩余缓冲层远离所述基层的一侧表面；一栅极层，贴附于部分第一绝缘层的显示区远离所述缓冲层的一侧表面；以及一第二绝缘层，贴附于所述栅极层及剩余第一绝缘层远离所述缓冲层的一侧表面。
进一步地，所述第一薄膜晶体管结构层还包括：二个第一过孔，贯穿所述第二绝缘层及所述第一绝缘层的上半部，所述第一过孔与所述半导体层相对设置；源极及漏极，设于所述第一过孔内及所述第一过孔侧壁延伸部上；以及金属走线，设于所述第二绝缘层的扇出区远离所述第一绝缘层的一侧表面。
进一步地，所述平坦层还包括一第二过孔，贯穿所述平坦层的显示区，且连接至所述漏极。
进一步地，所述第二薄膜晶体管结构层包括：一电极层，贴附于所述平坦层远离所述第二绝缘层的一侧表面及所述平坦层凹槽内；一钝化层，贴附于所述第二过孔及所述平坦层凹槽内、所述电极层远离所述平坦层的一侧表面；以及一像素电极层，贴附于所述钝化层远离所述电极层的一侧表面，部分像素电极层通过所述第二过孔连接至所述漏极。
为实现上述目的，本发明还提供一种阵列基板的制备方法，包括：S1基层设置步骤，设置一基层，所述基层包括显示区及扇出区；S2第一薄膜晶体管结构层制备步骤，在所述基层上表面制备出一第一薄膜晶体管结构层；S3平坦层制备步骤，在所述第一薄膜晶体管结构层上表面制备出一平坦层；S4平坦层开槽步骤，利用光罩处理所述平坦层，形成一平坦层凹槽及一第二过孔；以及S5第二薄膜晶体管结构层制备步骤，在所述平坦层上表面制备出一第二薄膜晶体管结构层。
进一步地，所述第一薄膜晶体管结构层制备步骤包括：S21遮光层制备步骤，在所述基层的显示区上表面涂布一层遮光材料，形成一遮光层；S22缓冲层制备步骤，在所述遮光层及剩余基层的上表面制备出一缓冲层；S23半导体层制备步骤，在所述缓冲层的显示区上表面制备出一半导体层；S24第一绝缘层制备步骤，在所述半导体层及剩余缓冲层上表面制备出一第一绝缘层；S25栅极层制备步骤，在所述第一绝缘层的显示区上表面制备出一栅极层；S26第二绝缘层制备步骤，在所述栅极层及剩余第一绝缘层的上表面制备出一第二绝缘层；S27第一过孔开孔步骤，在所述第二绝缘层上开孔，形成第一过孔，贯穿于所述第二绝缘层及所述第一绝缘层的上半部，所述第一过孔位置与所述半导体层相对设置；S28源漏极制备步骤，在所述第一绝缘层及所述第二绝缘层内制备源极及漏极；以及S29金属走线制备步骤，在所述第二绝缘层的扇出区的上表面制备出金属走线。
进一步地，所述第二薄膜晶体管结构层制备步骤包括：S51电极层制备步骤，在所述平坦层上表面及所述平坦层凹槽内制备出一电极层；S52钝化层制备步骤，在所述电极层上表面、所述第二过孔及所述平坦层凹槽内制备出一钝化层；以及S53像素电极层制备步骤，在所述钝化层上表面制备出一像素电极层。
进一步地，所述半导体层制备步骤包括：S231非晶硅层制备步骤，在所述缓冲层的显示区的上表面制备出一非晶硅层；S232多晶硅层制备步骤，对所述非晶硅层进行镭射激光退火处理，形成以多晶硅层；以及S233半导体层形成步骤，对所述多晶硅层进行离子掺杂，形成以半导体层。
进一步地，在所述平坦层开槽步骤中，所述光罩包括第一开口和半透光的第二开口；所述第一开口与所述漏极相对设置，形成一第二过孔；以及所述第二开口与所述金属走线相对设置，形成一平坦层凹槽。
本发明的技术效果在于，利用Halftone光罩，在平坦层的扇出区上方半开槽，既保护扇出区密集金属走线，避免高温高湿导致阵列基板受损，又可以防止出现PI涂布时端子侧有用图形被覆盖的现象。
附图说明
图1为现有技术中APR版转印方式示意图；
图2为现有技术中阵列基板的俯视图；
图3为现有技术中阵列基板的剖面图；
图4为本发明实施例所述阵列基板的俯视图；
图5为本发明实施例所述阵列基板的剖面图；
图6为本发明实施例所述阵列基板的制备方法的流程图；
图7为本发明实施例所述第一薄膜晶体管结构层制备步骤的流程图；
图8为本发明实施例所述第二薄膜晶体管结构层制备步骤的流程图；
图9为本发明实施例所述半导体层制备步骤的流程图。
部分部件标识如下：
100、基板；200、液晶配向层；300、网纹辊；400、刮刀；
500、显示区；510、平坦层沟槽；600、扇出区；610、金属走线；
1、基层；2、第一薄膜晶体管结构层；3、平坦层；4、第二薄膜晶体管结构层；
21、遮光层；22、缓冲层；23、半导体层；24、第一绝缘层；25、栅极层；26、第二绝缘层；
261、第一过孔；262、漏极；263、源极；264、金属走线；
31、第二过孔；32、平坦层凹槽；
41、电极层；42、钝化层；43、像素电极层。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
当某些组件，被描述为“在”另一组件“上”时，所述组件可以直接置于所述另一组件上；也可以存在一中间组件，所述组件置于所述中间组件上，且所述中间组件置于另一组件上。当一个组件被描述为“安装至”或“连接至”另一组件时，二者可以理解为直接“安装”或“连接”，或者一个组件通过一中间组件“安装至”或“连接至”另一个组件。
如图4、5所示，本发明提供一种阵列基板，从下往上依次为包括基层1、第一薄膜晶体管结构层2、平坦层3及第二薄膜晶体管结构层4，基层1包括显示区及扇出区。
第一薄膜晶体管结构层2包括：遮光层21、缓冲层22、半导体层23、第一绝缘层24、栅极层25及第二绝缘层26。
遮光层21贴附于部分基层的显示区的上表面，遮光层21的材质为Mo。缓冲层22贴附于剩余基层及遮光层21的上表面。半导体层23贴附于部分缓冲层的显示区的上表面，半导体层23的材质为硅。第一绝缘层24贴附于剩余缓冲层及半导体层23的上表面，第一绝缘层24为栅极绝缘层(Gate Insulator，GI)，材质通常为SiNx或SiOx。栅极层25贴附于部分第一绝缘层的显示区的上表面。第二绝缘层26贴附于剩余第一绝缘层及栅极层25的上表面。
二个第一过孔261贯穿第二绝缘层26，连接至半导体层23，漏极262和源极263分别位于第一过孔261两侧侧壁延伸部上。金属走线264密集分布于第二绝缘层26的扇出区的上表面。
平坦层3上有第二过孔31和平坦层凹槽32，第二过孔31贯穿平坦层3的显示区，且连接至漏极262，便于后续的第二薄膜晶体管结构层4与漏极262相连。平坦层凹槽32半下凹于平坦层3的扇出区，位于金属走线264的上方，保护金属走线。
第二薄膜晶体管结构层4包括：电极层41、钝化层42及像素电极层43。
电极层41贴附于平坦层3的上表面及平坦层凹槽32内。钝化层42贴附于电极层41的上表面及第二过孔31内侧壁，钝化层42的材质为PI膜液(聚酰亚胺膜液)。像素电极层43贴附于钝化层42的上表面，且通过第二过孔31连接至漏极262。
本发明的技术效果在于，在平坦层的扇出区半开槽，保护密集金属走线，防止金属走线受到高温高湿的损伤，同时，防止在钝化层涂布制备的过程中，覆盖端子侧有用图形导致阵列基板出现异常现象。
本实施例还提供一种阵列基板的制备方法，包括步骤S1～S5。
如图6所示，S1基层设置步骤，设置一基层，所述基层包括显示区及扇出区；S2第一薄膜晶体管结构层制备步骤，在所述基层上表面制备出一第一薄膜晶体管结构层。
如图7所示，所述第一薄膜晶体管结构层制备步骤包括：S21遮光层制备步骤，在在所述基层的显示区上表面涂布一层遮光材料，形成一遮光层，所述遮光材料的材质为Mo。S22缓冲层制备步骤，在所述遮光层及剩余基层的上表面制备出一缓冲层。S23半导体层制备步骤，在所述缓冲层的显示区上表面制备出一半导体层。所述半导体层制备步骤包括：S231非晶硅层制备步骤，在所述缓冲层的显示区的上表面制备出一非晶硅层；S232多晶硅层制备步骤，对所述非晶硅层进行镭射激光退火处理，形成以多晶硅层；以及S233半导体层形成步骤，对所述多晶硅层进行离子掺杂，形成以半导体层(参见图9)。S24第一绝缘层制备步骤，在所述半导体层及剩余缓冲层上表面制备出一第一绝缘层。S25栅极层制备步骤，在所述第一绝缘层的显示区上表面制备出一栅极层。S26第二绝缘层制备步骤，在所述栅极层及剩余第一绝缘层的上表面制备出一第二绝缘层。S27第一过孔开孔步骤，在所述第二绝缘层上开孔，形成第一过孔，所述第一过孔贯穿于所述第二绝缘层及所述第一绝缘层的上半部，所述第一过孔位置与所述半导体层相对设置。S28源漏极制备步骤，在所述第一过孔内以及侧壁延伸部的上表面制备出漏极，在所述第一过孔与所述半导体层相对位置制备出一源极。S29金属走线制备步骤，在所述第二绝缘层的扇出区的上表面制备出金属走线。
S2平坦层制备步骤，在所述第二绝缘层及所述金属走线的上表面、所述第一过孔内制备出一平坦层，所述平坦层基于其厚度、工艺等，本身具有良好的平整性，便于后续第二薄膜晶体管结构层的制备。
S3平坦层开槽步骤，利用Halftone光罩处理所述平坦层，形成一平坦层凹槽及一第二过孔。所述光罩包括第一开口和半透光的第二开口；所述第一开口与所述漏极相对设置，形成一第二过孔；以及所述第二开口与所述金属走线相对设置，形成一平坦层凹槽。所述平坦层凹槽在保护下方密集金属走线的同时，便于在后续第二薄膜晶体管结构层的制备过程中，涂布在设计范围内，不覆盖有用图形，保证阵列基板的正常使用。
S5第二薄膜晶体管结构层制备步骤，在所述平坦层上表面制备出一第二薄膜晶体管结构层。
如图8所示，所述第二薄膜晶体管结构层制备步骤包括：S51电极层制备步骤，在所述平坦层上表面及所述平坦层凹槽内制备出一电极层。S52钝化层制备步骤，利用APR转印的方式在所述电极层上表面、所述第二过孔及所述平坦层凹槽内涂布一层PI膜液，形成一钝化层。S53像素电极层制备步骤，在所述钝化层上表面制备出一像素电极层。
本实施例的技术效果在于，利用Halftone光罩处理平坦层，形成一平坦层凹槽，既保护了扇出区的密集金属走线，使其避免因高温高湿而受损，又可以防止钝化层在涂布的时候超出原有设计位置，使得端子侧有用图形被覆盖而异常。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
一基层，包括显示区及扇出区；
一第一薄膜晶体管结构层，贴附于所述基层的一侧表面；
一平坦层，贴附于所述第一薄膜晶体管结构层远离所述基层的一侧表面；
一平坦层凹槽，下凹于所述平坦层的扇出区；以及
一第二薄膜晶体管结构层，贴附于所述平坦层远离所述第一薄膜晶体管结构层的一侧表面。
2.如权利要求1所述的阵列基板，其特征在于，
所述第一薄膜晶体管结构层包括：
一遮光层，贴附于部分基层的显示区一侧表面；
一缓冲层，贴附于所述遮光层及剩余基层的一侧表面；
一半导体层，贴附于部分缓冲层的显示区远离所述基层的一侧表面；
一第一绝缘层，贴附于所述半导体层及剩余缓冲层远离所述基层的一侧表面；
一栅极层，贴附于部分第一绝缘层的显示区远离所述缓冲层的一侧表面；以及
一第二绝缘层，贴附于所述栅极层及剩余第一绝缘层远离所述缓冲层的一侧表面。
3.如权利要求2所述的阵列基板，其特征在于，
所述第一薄膜晶体管结构层还包括：
二个第一过孔，贯穿所述第二绝缘层及所述第一绝缘层的上半部，所述第一过孔与所述半导体层相对设置；
源极及漏极，设于所述第一过孔内及所述第一过孔侧壁延伸部上；以及
金属走线，设于所述第二绝缘层的扇出区远离所述第一绝缘层的一侧表面。
4.如权利要求1所述的阵列基板，其特征在于，
所述平坦层还包括一第二过孔，贯穿所述平坦层的显示区，且连接至所述漏极。
5.如权利要求1所述的阵列基板，其特征在于，
所述第二薄膜晶体管结构层包括：
一电极层，贴附于所述平坦层远离所述第二绝缘层的一侧表面及所述平坦层凹槽内；
一钝化层，贴附于所述第二过孔及所述平坦层凹槽内、所述电极层远离所述平坦层的一侧表面；以及
一像素电极层，贴附于所述钝化层远离所述电极层的一侧表面，部分像素电极层通过所述第二过孔连接至所述漏极。
6.一种阵列基板的制备方法，其特征在于，包括：
S1基层设置步骤，设置一基层，所述基层包括显示区及扇出区；
S2第一薄膜晶体管结构层制备步骤，在所述基层上表面制备出一第一薄膜晶体管结构层；
S3平坦层制备步骤，在所述第一薄膜晶体管结构层上表面制备出一平坦层；
S4平坦层开槽步骤，利用光罩处理所述平坦层，形成一平坦层凹槽及一第二过孔；以及
S5第二薄膜晶体管结构层制备步骤，在所述平坦层上表面制备出一第二薄膜晶体管结构层。
7.如权利要求6所述的阵列基板的制备步骤，其特征在于，
所述第一薄膜晶体管结构层制备步骤包括：
S21遮光层制备步骤，在所述基层的显示区上表面涂布一层遮光材料，形成一遮光层；
S22缓冲层制备步骤，在所述遮光层及剩余基层的上表面制备出一缓冲层；
S23半导体层制备步骤，在所述缓冲层的显示区上表面制备出一半导体层；
S24第一绝缘层制备步骤，在所述半导体层及剩余缓冲层上表面制备出一第一绝缘层；
S25栅极层制备步骤，在所述第一绝缘层的显示区上表面制备出一栅极层；
S26第二绝缘层制备步骤，在所述栅极层及剩余第一绝缘层的上表面制备出一第二绝缘层；
S27第一过孔开孔步骤，在所述第二绝缘层上表面开孔，形成第一过孔，贯穿于所述第二绝缘层及所述第一绝缘层的上半部，所述第一过孔位置与所述半导体层相对设置；
S28源漏极制备步骤，在所述第一绝缘层及所述第二绝缘层内制备源极及漏极；以及
S29金属走线制备步骤，在所述第二绝缘层的扇出区的上表面制备出金属走线。
8.如权利要求6所述的阵列基板的制备步骤，其特征在于，
所述第二薄膜晶体管结构层制备步骤包括：
S51电极层制备步骤，在所述平坦层上表面及所述平坦层凹槽内制备出一电极层；
S52钝化层制备步骤，在所述电极层上表面、所述第二过孔及所述平坦层凹槽内制备出一钝化层；以及
S53像素电极层制备步骤，在所述钝化层上表面制备出一像素电极层。
9.如权利要求7所述的阵列基板的制备步骤，其特征在于，
所述半导体层制备步骤包括，
S231非晶硅层制备步骤，在所述缓冲层的显示区的上表面制备出一非晶硅层；
S232多晶硅层制备步骤，对所述非晶硅层进行镭射激光退火处理，形成以多晶硅层；以及
S233半导体层形成步骤，对所述多晶硅层进行离子掺杂，形成以半导体层。
10.如权利要求6所述的阵列基板的制备方法，其特征在于，
在所述平坦层开槽步骤中，
所述光罩包括第一开口和半透光的第二开口；
所述第一开口与所述漏极相对设置，形成一第二过孔；以及
所述第二开口与所述金属走线相对设置，形成一平坦层凹槽。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811615770.1A CN109742087B (zh) | 2018-12-27 | 2018-12-27 | 阵列基板及其制备方法 |
| PCT/CN2019/082654 WO2020133804A1 (zh) | 2018-12-27 | 2019-04-15 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811615770.1A CN109742087B (zh) | 2018-12-27 | 2018-12-27 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109742087A true CN109742087A (zh) | 2019-05-10 |
| CN109742087B CN109742087B (zh) | 2021-08-24 |
Family
ID=66361578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811615770.1A Active CN109742087B (zh) | 2018-12-27 | 2018-12-27 | 阵列基板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109742087B (zh) |
| WO (1) | WO2020133804A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103676342A (zh) * | 2013-12-27 | 2014-03-26 | 深圳市华星光电技术有限公司 | 窄边框液晶显示器的扇出区结构 |
| CN104793802A (zh) * | 2015-05-08 | 2015-07-22 | 厦门天马微电子有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| CN105068373A (zh) * | 2015-09-11 | 2015-11-18 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
| CN106200173A (zh) * | 2016-07-18 | 2016-12-07 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN205881903U (zh) * | 2016-07-21 | 2017-01-11 | 京东方科技集团股份有限公司 | 一种走线结构、阵列基板及显示装置 |
| CN107180848A (zh) * | 2016-03-11 | 2017-09-19 | 三星显示有限公司 | 显示装置及其制造方法 |
| US9893092B2 (en) * | 2015-04-07 | 2018-02-13 | Samsung Display Co., Ltd. | Thin-film transistor array substrate having oxide semiconductor with channel region between conductive regions |
| WO2018161549A1 (zh) * | 2017-03-10 | 2018-09-13 | 京东方科技集团股份有限公司 | 显示基板的制作方法、显示基板和显示装置 |
| CN109037232A (zh) * | 2017-06-08 | 2018-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板以及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170229554A1 (en) * | 2016-02-05 | 2017-08-10 | Applied Materials, Inc. | High-k dielectric materials utilized in display devices |
| KR102654924B1 (ko) * | 2016-06-16 | 2024-04-05 | 삼성디스플레이 주식회사 | 표시장치 |
| CN106449702B (zh) * | 2016-09-20 | 2019-07-19 | 上海天马微电子有限公司 | 一种有机发光显示面板以及制作方法 |
-
2018
- 2018-12-27 CN CN201811615770.1A patent/CN109742087B/zh active Active
-
2019
- 2019-04-15 WO PCT/CN2019/082654 patent/WO2020133804A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103676342A (zh) * | 2013-12-27 | 2014-03-26 | 深圳市华星光电技术有限公司 | 窄边框液晶显示器的扇出区结构 |
| US9893092B2 (en) * | 2015-04-07 | 2018-02-13 | Samsung Display Co., Ltd. | Thin-film transistor array substrate having oxide semiconductor with channel region between conductive regions |
| CN104793802A (zh) * | 2015-05-08 | 2015-07-22 | 厦门天马微电子有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| CN105068373A (zh) * | 2015-09-11 | 2015-11-18 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
| CN107180848A (zh) * | 2016-03-11 | 2017-09-19 | 三星显示有限公司 | 显示装置及其制造方法 |
| CN106200173A (zh) * | 2016-07-18 | 2016-12-07 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN205881903U (zh) * | 2016-07-21 | 2017-01-11 | 京东方科技集团股份有限公司 | 一种走线结构、阵列基板及显示装置 |
| WO2018161549A1 (zh) * | 2017-03-10 | 2018-09-13 | 京东方科技集团股份有限公司 | 显示基板的制作方法、显示基板和显示装置 |
| CN109037232A (zh) * | 2017-06-08 | 2018-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109742087B (zh) | 2021-08-24 |
| WO2020133804A1 (zh) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068933B2 (en) | Array substrate manufacturing method and array substrate | |
| US9671655B2 (en) | Array substrate, manufacture method thereof, and liquid crystal display device | |
| KR101127826B1 (ko) | 액정표시패널 및 그 제조방법 | |
| US10191331B2 (en) | Mask and method of fabricating display device using the mask | |
| US8045081B2 (en) | Liquid crystal display device with photosensor and method of fabricating the same | |
| US6597420B2 (en) | Liquid crystal display device having color film on a first substrate and a method for manufacturing the same | |
| US20210143205A1 (en) | Photosensitive assembly and method for preparing the same, array substrate, and display device | |
| US20170329164A1 (en) | Pixel structure, method of manufacturing the same, array substrate and display device | |
| US10529751B2 (en) | Exposure mask and method of manufacturing a substrate using the exposure mask | |
| US20160211277A1 (en) | Array substrate, display device and manufacturing method of the array substrate | |
| CN104794999B (zh) | 显示面板 | |
| US10872984B2 (en) | Thin film transistor having channel regions, array substrate, manufacturing method thereof and display device comprising the same | |
| US20180083047A1 (en) | Tft substrate and manufacture method thereof | |
| KR20160129178A (ko) | 액정 표시장치 | |
| EP3657241B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| KR100326881B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US20160190163A1 (en) | Tft array substrate and method for manufacturing the same, and display device | |
| KR101474608B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US10551696B2 (en) | Method of producing metal electrode, array substrate and method of producing the same, display device | |
| CN109742087A (zh) | 阵列基板及其制备方法 | |
| WO2019174261A1 (zh) | 阵列基板 | |
| CN105759526A (zh) | Coa型液晶显示面板 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| CN103311308B (zh) | 薄膜晶体管基板及其制作方法以及具有其的显示器 | |
| KR100498544B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |