CN109729581B - 数据包同步电路及方法 - Google Patents

Abstract

本发明提供了一种数据包同步电路及方法，数据包同步电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元对数据包中过采样的零中频信号进行差分计算得到差分数据，将其发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存；本地序列预处理单元根据访问地址确定纠错编码数据，通过预设区域的纠错编码数据和预设区域的前导序列确定查找表索引值；本地序列差分查找单元根据查找表索引值确定本地序列；同步相关计算单元将差分数据和本地序列进行相关计算，通过相关计算结果同步数据包。本发明缩短了电路接收机的延时，满足了蓝牙收发切换的时间要求。

Description

数据包同步电路及方法

技术领域

本发明涉及无线通信技术领域，尤其是涉及一种数据包同步电路及方法。

背景技术

在蓝牙5的低功耗蓝牙技术中，加入了低功耗编码物理层通信模式，该通信模式对发射的信息数据进行了卷积编码，改善了接收机的灵敏度，使得蓝牙可以工作在更低的信噪比；同样的发射功率下，接收机可以工作在更小的接收信号功率范围，从而扩大了蓝牙的覆盖范围，此外还要求蓝牙接收机能够在较低的信噪比下准确检测蓝牙低功耗编码物理层的数据包，因此，数据包同步是低功耗编码物理层的关键技术之一。

目前低功耗蓝牙低功耗编码物理层数据包的同步方法有：首先在相位域计算接收信号的相位差分序列与本地序列的相关值，观测相关值的信号特征，检测数据包的前导序列。当检测到前导序列后，以符号速率采样信号，计算时域信号和本地信号的相关值，观测相关值的信号特征，然后检测访问地址，检测到访问地址后，获得访问地址的同步采样点位置。这种电路可以有效避免数据包的错误检测，提高接收机的灵敏度，但是该电路的接收机延时较大，对于发送机延时也较大的电路，该检测方法无法满足蓝牙收发切换的时间要求。

发明内容

有鉴于此，本发明的目的在于提供一种数据包同步电路及方法，以缩短电路接收机的延时，满足蓝牙收发切换的时间要求。

第一方面，本发明实施例提供了一种数据包同步电路，该电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元与同步数据缓存器相连；同步相关计算单元分别与同步数据缓存器、本地序列预处理单元和本地序列差分查找单元相连；本地序列预处理单元还与本地序列差分查找单元相连；

差分计算单元用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将该差分数据发送至同步数据缓存器；同步数据缓存器用于对该差分数据进行缓存，将该差分数据发送至同步相关计算单元；本地序列预处理单元用于根据数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和数据包的预设区域的前导序列，确定查找表索引值；本地序列差分查找单元用于接收查找表索引值，根据查找表索引值确定本地序列，将本地序列发送至同步相关计算单元；同步相关计算单元用于将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，上述差分计算单元还用于：对接收的数据进行差分计算，得到差分数据和该差分数据对应的有效指示信号；将差分数据和该差分数据对应的有效指示信号发送至同步数据缓存器。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，上述同步相关计算单元还用于：向同步数据缓存器发送写地址控制信号，以控制同步数据缓存器对数据的缓存。

结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，上述同步数据缓存器还用于：当差分数据对应的有效指示信号有效时，根据同步数据缓存器发送的写地址控制信号，将差分数据存储至同步数据缓存器中的相应位置。

结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，上述同步相关计算单元还用于：向同步数据缓存器发送读地址控制信号，以控制同步数据缓存器向同步相关计算单元输出差分数据。

结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，上述本地序列预处理单元还用于：对数据包的访问地址进行前向纠错，得到纠错编码数据；将数据包的前导序列的预设区域和纠错编码数据的预设区域进行拼接，形成预处理数据；根据同步相关计算单元发送的控制信号，输出该预处理数据对应的查找表索引值。

结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，上述同步相关计算单元还用于：对差分数据和本地序列进行相关计算，得到相关计算结果；通过相关计算结果得到相关计算结果的峰值；如果峰值大于预设的门限值，则检测到数据包，以完成数据包的同步。

第二方面，本发明实施例还提供一种数据包同步的方法，该方法应用于第一方面任一项所述的数据包同步电路；该方法包括：差分计算单元对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将差分数据发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存，将差分数据发送至同步相关计算单元；本地序列预处理单元根据数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和数据包的预设区域的前导序列，确定查找表索引值；本地序列差分查找单元接收查找表索引值，根据查找表索引值确定本地序列，将本地序列发送至同步相关计算单元；同步相关计算单元将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步数据包。

结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，上述差分计算单元对接收的数据进行差分计算，得到差分数据，将差分数据发送至同步数据缓存器的步骤，包括：差分计算单元对接收的数据进行差分计算，得到差分数据和差分数据对应的有效指示信号；差分计算单元将差分数据和差分数据对应的有效指示信号发送至同步数据缓存器。

结合第二方面的第一种可能的实施方式，本发明实施例提供了第二方面的第二种可能的实施方式，其中，上述同步相关计算单元将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步数据包的步骤，包括：对差分数据和本地序列进行相关计算，得到相关计算结果；通过相关计算结果得到相关计算结果的峰值；如果峰值大于预设的门限值，则检测到数据包，以完成所述数据包的同步。

本发明实施例带来了以下有益效果：

本发明提供了一种数据包同步电路及方法，数据包同步电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元对数据包中过采样的零中频信号进行差分计算得到差分数据，将其发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存；本地序列预处理单元根据访问地址确定纠错编码数据，通过预设区域的纠错编码数据和预设区域的前导序列确定查找表索引值；本地序列差分查找单元根据查找表索引值确定本地序列；同步相关计算单元将差分数据和本地序列进行相关计算，通过相关计算结果同步数据包。本发明缩短了电路接收机的延时，满足了蓝牙收发切换的时间要求。

本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。

为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种数据包同步电路的结构示意图；

图2为本发明实施例提供的本地序列预处理单元中预处理数据的选取示意图；

图3为本发明实施例提供的另一种数据包同步电路的结构示意图；

图4为本发明实施例提供的一种数据包同步的方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有的蓝牙低功耗编码物理层数据包的同步电路，延时较大，无法满足蓝牙收发切换的时间要求，基于此，本发明实施例提供的一种数据包同步电路及方法，该技术可以应用于蓝牙或者无线通信模式的数据包同步的场景中。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种数据包同步电路进行详细介绍。

参见图1所示的一种数据包同步电路的结构示意图，该电路包括差分计算单元10、同步数据缓存器11、同步相关计算单元12、本地序列预处理单元13和本地序列差分查找单元14；

上述差分计算单元10与同步数据缓存器11相连；同步相关计算单元12分别与同步数据缓存器11、本地序列预处理单元13和本地序列差分查找单元14相连；本地序列预处理单元13还与本地序列差分查找单元14相连；

上述差分计算单元10用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将该差分数据发送至同步数据缓存器11；

上述零中频信号通常是由射频直接变到基带频率的信号，该信号不经过中频的调制解调；通常情况下，零中频信号的过采样频率大于1。

上述同步数据缓存器11用于对差分数据进行缓存，将该差分数据发送至同步相关计算单元12；

上述同步数据缓存器11接收差分计算单元10输出的差分数据，当同步相关计算单元12向同步数据缓存器11发送写地址控制信号时，同步数据缓存器11缓存差分数据；当同步相关计算单元12向同步数据缓存器11发送读地址控制信号时，同步数据缓存器11将缓存的差分数据发送至同步相关计算单元12。

上述同步相关计算单元12用于向同步数据缓存器11发送写地址控制信号，以控制同步数据缓存器11对数据的缓存。

上述同步相关计算单元12还用于向同步数据缓存器11发送读地址控制信号，以控制同步数据缓存器11向同步相关计算单元12输出差分数据。

上述本地序列预处理单元13用于根据数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和数据包的预设区域的前导序列，确定查找表索引值；

上述本地序列预处理单元13首先对数据包的访问地址的低N(N通常为小于32的正整数)比特进行前向纠错编码，形成8*N比特的纠错编码数据，然后将预设区域的8*N比特的纠错编码数据和数据包中前导序列的高M(M通常为小于80的正整数)比特进行拼接，形成预处理数据，最后在同步相关计算单元12发送控制信号时，输出本地序列差分查找单元14中预处理数据的查找表索引值。

其中，预设区域的编码数据和预设区域的前导序列可以根据用户的需求设置区域的大小；例如，假设前导序列包含80个比特，具体数值为对‘00111100’重复10次，前导序列的持续时间为80us；32比特的访问地址经过前向纠错编码之后转变为256比特数据，持续时间为256us，那么可以选取前导序列的后64us和纠错编码数据的钱32us作为预处理数据，如图2所示为本地序列预处理单元中预处理数据的选取示意图。

利用部分(相当于上述预设区域)的前导序列和部分的纠错编码数据对数据包进行同步相关运算；只利用前导序列的高M，预留了80-M微秒用于同步电路的接收机的增益调节，因此可以根据接收机的增益调节时间，灵活设置M，从而提高了同步电路接收机的灵活性；同时，只利用部分(相当于上述预设区域)的纠错编码数据，而没有使用256us的纠错编码数据，可以根据收发机的延时时间，灵活设置N，来满足收发切换的150微秒的时间要求，缩短了收发信机的时间延迟。

上述本地序列差分查找单元14用于接收查找表索引值，根据查找表索引值确定本地序列，将本地序列发送至同步相关计算单元12；

本地序列差分查找单元14根据本地序列预处理单元输出的查找表索引值，输出同步相关计算单元12所需的本地序列；该本地序列通常是根据查找表索引值中的各相邻三比特数据计算出两组对应相位的正余弦值得到的。

上述同步相关计算单元12用于将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步数据包。

同步相关计算单元12对差分数据和本地序列进行相关计算，得到相关计算结果；通过相关计算结果得到相关计算结果的峰值；如果该峰值大于预设的门限值，则检测到数据包，以完成所述数据的同步。

本发明提供了一种数据包同步电路，该电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元对数据包中过采样的零中频信号进行差分计算得到差分数据，将其发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存；本地序列预处理单元根据访问地址确定纠错编码数据，通过预设区域的纠错编码数据和预设区域的前导序列确定查找表索引值；本地序列差分查找单元根据查找表索引值确定本地序列；同步相关计算单元将差分数据和本地序列进行相关计算，通过相关计算结果同步数据包。本发明缩短了电路接收机的延时，满足了蓝牙收发切换的时间要求。

参见图3所示的另一种数据包同步电路的结构示意图；该电路包括差分计算单元10、同步数据缓存器11、同步相关计算单元12、本地序列预处理单元13和本地序列差分查找单元14。

上述差分计算单元10用于：对接收的数据包中的零中频信号进行差分计算，得到差分数据和差分数据对应的有效指示信号；将差分数据和该差分数据对应的有效指示信号发送至同步数据缓存器11。

上述差分计算单元10对过采样的零中频基带信号RX_DATA进行差分运算，假设零中频基带信号RX_DATA的过采样率为OSR，其中，OSR为大于1的正整数；差分计算单元10有两个输出信号，分别为差分数据W_DATA和差分数据对应的有效指示信号W_VALID；其中，差分计算单元10通常是利用RX_DATA[n]的共轭乘以RX_DATA[n-OSR]得到差分数据W_DATA，其中，n表示零中频基带信号的总长度；输出数据的有效指示信号W_VALID频率为OSR赫兹。

上述同步数据缓存器11用于：当差分数据对应的有效指示信号有效时，根据同步相关计算单元发送写地址控制信号，将该差分数据存储至同步数据缓存器中的相应位置。

上述同步数据缓存器11包含一个数据缓存器DATA_BUF，其深度为CORR_LEN*OSR，其中CORR_LEN为相关序列长度，该同步数据缓存器11对差分计算单元10输出的差分数据进行缓存；当差分计算单元10输出的有效指示信号W_VALID有效时，将差分数据W_DATA缓存到同步相关计算单元输出信号W_ADDR(相当于上述同步相关计算单元发送的写地址控制信号)对应的缓存器DATA_BUF[W_ADDR]中；当同步相关计算单元12发送读地址控制信号R_ADDR时，同步数据缓存器11输出对应的差分数据R_DATA，该R_DATA通常可表示为：{DATA_BUF[(R_ADDR+CORR_LEN/F-1)mod(CORR_LEN*OSR)],…,DATA_BUF[(R_A DDR+1)mod(CORR_LEN*OSR)],DATA_BUF[R_ADDR]}，其中，F为正整数。

上述本地序列预处理单元13用于：对数据包的访问地址进行前向纠错，得到纠错编码数据；将数据包的前导序列的预设区域和纠错编码数据的预设区域进行拼接，形成预处理数据；根据同步相关计算单元发送的控制信号，输出预处理数据对应的查找表索引值。

本地序列预处理单元13首先对数据包的访问地址(Access Address)的低N(N为小于32的正整数)比特进行前向纠错编码，形成8*N比特的纠错编码数据(Access Address[N-1:0])，其中N由(CORR_LEN+2-M)/8向上取整所得；然后将纠错编码数据[CORR_LEN-M+1:0]和前导序列(Preamble)的高M(M为小于80的正整数)比特Preamble[79:80-M]进行拼接形成预处理数据LOOKUP_INDEX_TMP({FEC(Access Address[N-1:0])[CORR_LEN-M+1:0],Preamble[79:80-M]})，然后在同步相关计算单元12输出控制信号R_TABLE，以控制本地序列差分查找单元11查找表索引值LOOKUP_INDEX，该查找表索引值LOOKUP_INDEX通常可表示为LOOKUP_INDEX_TMP[(R_TABLE+1)*(CORR_LEN)/F+1):R_TABLE*(CO RR_LEN)/F]。

上述本地序列差分查找单元14根据本地序列预处理单元13输出的查找表索引值LOOKUP_INDEX，输出同步相关计算电路所需的本地序列CORR_LOCAL；上述本地序列CORR_LOCAL通常是根据查找表索引值LOOKUP_INDEX的各相邻三比特数据计算出两组对应相位的正余弦值所得。

上述同步相关计算单元12输出的写地址控制信号W_ADDR是在差分计算单元10输出差分数据对应的有效指示信号W_VALID有效时，进行零到CORR_LEN*OSR-1的循环加1计数得到的；当输出的W_ADDR等于CORR_LEN*OSR-1时，相关计算窗CORR_WIN置1；当同步相关计算结束时，相关计算窗CORR_WIN清零。

同步相关计算单元12的输出信号R_ADDR在CORR_WIN无效时为零，在CORR_WIN有效时，当W_VALID有效时，将R_ADDR置为W_ADDR，然后以CORR_LEN/F为步进进行加法，当加法运算结果大于或等于到CORR_LEN*OSR时，R_ADDR为加法器输出减去CORR_LEN*OSR。该同步相关计算电路的输出信号R_TABLE在CORR_WIN有效时，在0和F-1之间进行循环加一运算所得。同步相关计算电路对同步数据缓存器11和本地序列差分查找单元14输出的本地序列进行相关计算，在F个工作时钟周期内完成一次相关计算，将连续三次的计算结果进行缓存，分别记为CORR_SUM0，CORR_SUM1，CORR_SUM2；相关计算的设定的门限值记为mag_cfg，如果CORR_SUM0＜CORR_SUM1＞CORR_SUM2，并且CORR_SUM1＞mag_cfg，则认为检测到数据包，输出SYNC_FLAG置1，其中，SYNC_FLAG表示同步相关计算单元12最终输出的信号，此时，认为完成了蓝牙低功耗编码物理层的数据包同步。

本实施例提供的数据包同步电路，利用理想发射信号的部分前导序列和部分纠错编码数据作为本地序列和差分数据做相关，观测相关值的信号特征，完成数据包的同步，该技术可以有效的提高接收机的灵敏度，避免数据包的错误检测，同时可以有效的缩短接收机的延时。

参见图4所示的一种数据包同步的方法的流程图，该方法应用于图1所示的数据包同步电路；该方法的具体步骤，包括：

步骤S402，差分计算单元对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将该差分数据发送至同步数据缓存器；

上述差分计算单元对接收的数据进行差分计算，得到差分数据和差分数据对应的有效指示信号；差分计算单元将差分数据和差分数据对应的有效指示信号发送至同步数据缓存器。

当差分数据对应的有效指示信号有效时，根据同步数据缓存器发送的写地址控制信号，将差分数据存储至同步数据缓存器中的相应位置。步骤S404，同步数据缓存器对差分数据进行缓存，将差分数据发送至同步相关计算单元；

步骤S406，本地序列预处理单元根据数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和数据包的预设区域的前导序列，确定查找表索引值；

步骤S408，本地序列差分查找单元接收查找表索引值，根据该查找表索引值确定本地序列，将该本地序列发送至同步相关计算单元；

步骤S410，同步相关计算单元将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步数据包。

上述同步相关计算单元对差分数据和本地序列进行相关计算，得到相关计算结果；通过相关计算结果得到该相关计算结果的峰值；如果该峰值大于预设的门限值，则检测到数据包，以完成数据包的同步。

本发明实施例提供的数据包同步的方法，与上述实施例提供的数据包同步电路具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种数据包同步电路，其特征在于，所述电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；

所述差分计算单元与所述同步数据缓存器相连；所述同步相关计算单元分别与所述同步数据缓存器、所述本地序列预处理单元和所述本地序列差分查找单元相连；所述本地序列预处理单元还与所述本地序列差分查找单元相连；

所述差分计算单元用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将所述差分数据发送至所述同步数据缓存器；

所述同步数据缓存器用于对所述差分数据进行缓存，将所述差分数据发送至所述同步相关计算单元；

所述本地序列预处理单元用于根据所述数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和所述数据包的预设区域的前导序列，确定查找表索引值；

所述本地序列差分查找单元用于接收所述查找表索引值，根据所述查找表索引值确定本地序列，将所述本地序列发送至所述同步相关计算单元；

所述同步相关计算单元用于将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包；

所述同步相关计算单元还用于：对所述差分数据和所述本地序列进行相关计算，得到相关计算结果；通过所述相关计算结果得到所述相关计算结果的峰值；如果所述峰值大于预设的门限值，则检测到数据包，以完成所述数据包的同步。

2.根据权利要求1所述的电路，其特征在于，所述差分计算单元还用于：

对接收的数据进行差分计算，得到差分数据和所述差分数据对应的有效指示信号；

将所述差分数据和所述差分数据对应的有效指示信号发送至所述同步数据缓存器。

3.根据权利要求2所述的电路，其特征在于，所述同步相关计算单元还用于：

向所述同步数据缓存器发送写地址控制信号，以控制所述同步数据缓存器对数据的缓存。

4.根据权利要求3所述的电路，其特征在于，所述同步数据缓存器还用于：

当所述差分数据对应的有效指示信号有效时，根据所述同步数据缓存器发送的写地址控制信号，将所述差分数据存储至所述同步数据缓存器中的相应位置。

5.根据权利要求4所述的电路，其特征在于，所述同步相关计算单元还用于：

向所述同步数据缓存器发送读地址控制信号，以控制所述同步数据缓存器向所述同步相关计算单元输出所述差分数据。

6.根据权利要求1所述的电路，其特征在于，所述本地序列预处理单元还用于：

对所述数据包的访问地址进行前向纠错，得到纠错编码数据；

将所述数据包的前导序列的预设区域和所述纠错编码数据的预设区域进行拼接，形成预处理数据；

根据所述同步相关计算单元发送的控制信号，输出所述预处理数据对应的查找表索引值。

7.一种数据包同步的方法，其特征在于，所述方法应用于权利要求1-6任一项所述的数据包同步电路；所述方法包括：

差分计算单元对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将所述差分数据发送至同步数据缓存器；

所述同步数据缓存器对所述差分数据进行缓存，将所述差分数据发送至同步相关计算单元；

本地序列预处理单元根据所述数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和所述数据包的预设区域的前导序列，确定查找表索引值；

本地序列差分查找单元接收所述查找表索引值，根据所述查找表索引值确定本地序列，将所述本地序列发送至所述同步相关计算单元；

所述同步相关计算单元将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包；

所述同步相关计算单元将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包的步骤，包括：

对所述差分数据和所述本地序列进行相关计算，得到相关计算结果；

通过所述相关计算结果得到所述相关计算结果的峰值；

如果所述峰值大于预设的门限值，则检测到数据包，以完成所述数据包的同步。

8.根据权利要求7所述的方法，其特征在于，所述差分计算单元对接收的数据进行差分计算，得到差分数据，将所述差分数据发送至同步数据缓存器的步骤，包括：

所述差分计算单元对接收的数据进行差分计算，得到差分数据和所述差分数据对应的有效指示信号；

所述差分计算单元将所述差分数据和所述差分数据对应的有效指示信号发送至所述同步数据缓存器。

Images