CN109728094B - Finfet共源共栅横向扩散半导体装置 - Google Patents

Finfet共源共栅横向扩散半导体装置 Download PDF

Info

Publication number
CN109728094B
CN109728094B CN201810872869.3A CN201810872869A CN109728094B CN 109728094 B CN109728094 B CN 109728094B CN 201810872869 A CN201810872869 A CN 201810872869A CN 109728094 B CN109728094 B CN 109728094B
Authority
CN
China
Prior art keywords
region
semiconductor device
semiconductor fin
well region
fin structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810872869.3A
Other languages
English (en)
Other versions
CN109728094A (zh
Inventor
清·刘
伊藤明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN109728094A publication Critical patent/CN109728094A/zh
Application granted granted Critical
Publication of CN109728094B publication Critical patent/CN109728094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及一种finfet共源共栅侧向扩散半导体装置，包含衬底，其具有包括第一掺杂剂的第一阱区域及包括第二掺杂剂的第二阱区域。半导体装置包含形成于衬底上的半导体鳍结构，至少一个半导体鳍结构具有沿沟道轴线穿过第一阱区域的沟道区域。半导体装置包含形成于半导体鳍结构上的漏极区域及源极区域。第一阱区域及漏极区域经形成以第一操作电压操作，第二阱区域及源极区域经形成以小于第一操作电压的第二操作电压操作。半导体装置包含安置于半导体鳍结构的相应部分上的栅极结构及虚设栅极，虚设栅极安置于栅极结构与漏极区域之间。本申请一或多个实施例解决了浅沟槽隔离质量因较低温度退火而恶化从而导致更大驱动电流降级的更差热载子注入问题。

Description

FINFET共源共栅横向扩散半导体装置
技术领域
本申请案一般涉及半导体装置，且更特定来说但非排他地涉及FinFET共源共栅横向扩散半导体装置及其制作过程。
背景技术
随着半导体装置的布局密度增加，技术比例缩放已引起基于鳍结构(还称为FinFET结构)的开发作为用于经改进可扩缩性的块状金属氧化物半导体FET结构的替代方案。所述FinFET利用半导体鳍来缠绕导电沟道，且鳍形成晶体管的主体。实际上，晶体管的栅极电极跨越或环绕鳍。在操作期间，电流在源极端子与漏极端子之间沿着鳍的栅控侧壁表面流动。
已认识到，许多集成电路设计需要低操作电压FET(因为其以高频率操作的能力)及高操作电压FET(因为其与辅助装置的高电压信号介接的能力)两者。如此，FET装置包含核心阱(例如，用于低操作电压)与输入/输出(I/O)阱(例如，用于高操作电压)的横向安置。随着横向安置的技术移动到7nm且超出7nm，浅沟槽隔离质量由于较低温度退火而恶化，从而引起导致更大驱动电流降级(起源于干涉状态的升高密度)的更差热载子注入。
发明内容
根据本发明的一方面，揭示一种半导体装置，其包括：衬底，其具有包括第一掺杂剂的第一阱区域及包括第二掺杂剂的第二阱区域；一或多个半导体鳍结构，其形成于所述衬底上，所述一或多个半导体鳍结构具有沿着沟道轴线穿过所述第一阱区域的沟道区域；漏极区域，其形成于所述一或多个半导体鳍结构上；源极区域，其形成于所述一或多个半导体鳍结构上，所述第一阱区域及所述漏极区域经形成而以第一操作电压来操作，所述第二阱区域及所述源极区域经形成而以小于所述第一操作电压的第二操作电压来操作；栅极结构，其安置于所述一或多个半导体鳍结构的至少一部分上；及虚设栅极，其安置于所述一或多个半导体鳍结构的至少一部分上，所述虚设栅极安置于所述栅极结构与所述漏极区域之间。
根据本发明的另一方面，揭示一种半导体装置，其包括：衬底；第一阱区域，其在所述衬底中，所述第一阱区域包括第一掺杂剂；第二阱区域，其在所述衬底中，所述第二阱区域包括第二掺杂剂，所述第二阱区域沿着沟道轴线从所述第一阱区域横向定位；一或多个半导体鳍结构，其形成于所述衬底上，所述一或多个半导体鳍结构具有穿过所述第一阱区域的沟道区域；漏极区域，其形成于所述一或多个半导体鳍结构上；源极区域，其形成于所述一或多个半导体鳍结构上，所述第一阱区域及所述漏极区域经形成而以第一操作电压来操作，所述第二阱区域及所述源极区域经形成而以小于所述第一操作电压的第二操作电压来操作；栅极结构，其安置于所述一或多个半导体鳍结构的至少一部分上；及虚设栅极，其安置于所述一或多个半导体鳍结构的至少一部分上，所述虚设栅极安置于所述栅极结构与所述漏极区域之间。
附图说明
在所附权利要求书中陈述本揭示内容的特定特征。然而，出于阐释目的，在以下各图中陈述本揭示内容的数个实施方案。
图1A及1B图解说明根据一或多个实施方案的横向扩散半导体装置的平面视图及横向扩散半导体装置沿着B-B'的横截面视图。
图2A到2C图解说明根据一或多个实施方案的横向扩散半导体装置的平面视图及横向扩散半导体装置分别沿着B-B'及C-C的横截面视图。
图3图解说明根据一或多个实施方案的用于形成FinFET横向扩散半导体装置的顺序制作过程。
图4图解说明根据本发明技术的一或多个实施方案的采用本发明技术的特征的无线通信装置的实例。
具体实施方式
下文所陈述的详细说明打算作为对本发明技术的各种配置的说明且不打算表示其中可实践本发明技术的仅有配置。附图并入本文中且构成详细说明的一部分。出于提供对本发明技术的透彻理解的目的，详细说明包含具体细节。然而，所属领域的技术人员将清楚且明了，本发明技术不限于本文中所陈述的具体细节且可使用一或多个实施方案来实践。
如本文中所使用，术语“衬底”是指为通过各种过程操作转变成所要微电子配置的基本工件的物体。用于制造集成电路的典型衬底为晶片。晶片可由半导电材料(例如，块状硅)、非半导电材料(例如，玻璃)或半导电材料与非半导电材料的组合(例如，绝缘体上硅(SOI))制成。在半导体工业中，块状硅晶片通常用于制造集成电路。
如本文中所使用，术语“栅极结构”是指FET装置的绝缘栅极端子。栅极端子的物理结构称为栅极电极。“源极/漏极(S/D)端子”是指FET装置的端子，在所述端子之间，继由于施加到FET装置的栅极端子的电压而在电场的影响下发生半导体表面的反相之后在电场的影响下发生导电。一般来说，制作FET的源极及漏极端子，使得源极及漏极端子为几何对称的。在几何对称源极及漏极端子的情况下，这些端子可简称为源极/漏极端子。芯片设计者通常在将施加到所述端子(当在电路中操作FET装置时)的电压的基础上将特定源极/漏极端子指定为“源极”或“漏极”。
本发明揭示内容提供包含衬底的半导体装置，所述衬底具有包括第一掺杂剂的第一阱区域及包括第二掺杂剂的第二阱区域。所述半导体装置包含形成于所述衬底上的一或多个半导体鳍结构。在一些方面中，所述至少一个半导体鳍结构具有沿着沟道轴线穿过所述第一阱区域的沟道区域。所述半导体装置包含形成于所述一或多个半导体鳍结构上的漏极区域。所述半导体装置包含形成于所述一或多个半导体鳍结构上的源极区域。在一些方面中，所述第一阱区域及所述漏极区域经形成而以第一操作电压来操作。在一些方面中，所述第二阱区域及所述源极区域经形成而以小于所述第一操作电压的第二操作电压来操作。所述半导体装置包含安置于所述一或多个半导体鳍结构的至少一部分上的栅极结构。所述半导体装置包含安置于所述一或多个半导体鳍结构的至少一部分上的虚设栅极。在一些方面中，所述虚设栅极安置于所述栅极结构与所述漏极区域之间。
图1A及1B图解说明根据一或多个实施方案的横向扩散半导体装置100的平面视图及横向扩散半导体装置沿着B-B'的横截面视图。然而，可需要并非所有所描绘的组件，且一或多个实施方案可包含图中未展示的额外组件。可在不背离如本文中所陈述的权利要求书的范围的情况下做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。在任一实施方案中，所展示的一个材料层(例如，电介质层、金属层等等)可与多个材料层一起实现，其中每一层可具有不同于邻近层的厚度及/或材料。
横向扩散半导体装置100包含衬底102(例如，P型衬底(Psub))，在衬底102中形成P阱区域128及N阱区域126。P阱区域128形成横向扩散半导体装置100的源极区域且N阱区域126形成漏极区域。栅极结构形成于半导体鳍结构110上。源极触点104及漏极触点106(例如，硅化物)分别形成于半导体鳍结构110及112的经重掺杂n+区域上。浅沟槽隔离(STI)区域120使得能够在N阱126中形成较长长度耗尽区域，因为耗尽区域可形成在STI区域120的侧(例如，壁及底部侧)周围。形成STI区域122、124以达成对横向扩散半导体装置100的隔离及保护。
横向扩散半导体装置100形成到一个导电类型的衬底102上。举例来说，横向扩散半导体装置100可形成于具有p型材料的衬底102中。衬底102表示其上形成有横向扩散半导体装置100的物理材料。p型材料包含能够接受电子的受体类型的杂质原子，例如但不限于硼或铟(提供一些实例)。根据一或多个实施方案，还可在过程中利用例如砷化镓、锗化硅以及所属领域的技术人员可识别的其它适合衬底材料的其它材料。或者，横向扩散半导体装置100可形成于具有n型材料的衬底102中。
第一半导体鳍结构形成于第一阱区域(例如，p阱)上方。所述半导体鳍结构可为具有与衬底102基本上相反的导电性的经重掺杂区域，所述经重掺杂区域表示横向扩散半导体装置100的源极区域104。在此实施例中，源极区域104表示半导体装置100的n型源极端子。在一或多个实施方案中，源极区域104含有具有与衬底102基本上相同的导电性的经重掺杂区域，从而形成p型源极端子。
第一经特殊植入p型区域与低操作电压相关联；因此称为核心阱区域128。核心阱区域128可定位于源极区域104及栅极结构107下面。如图1A中所展示，核心阱区域128可包含与I/O阱区域126的第一侧接触的第一侧。核心阱区域128可从核心阱区域128的定位于栅极结构107的至少一部分下面的第一侧延伸到核心阱区域128的定位于第一半导体鳍结构110的至少一部分下面的第二侧，使得核心阱区域128在源极区域104的基本上全部下面延伸。可用p型材料对衬底102进行植入以形成核心阱区域128。
第二半导体鳍结构112形成于第二阱区域(例如，n阱)上方。第二半导体鳍结构112可为具有与衬底102基本上相反导电性的经重掺杂区域，所述经重掺杂区域表示横向扩散半导体装置100的漏极区域106。在此实施例中，漏极区域106表示半导体装置100的n型漏极端子。在一或多个实施方案中，漏极区域106含有具有与衬底102基本上相同的导电性的经重掺杂区域，从而形成p型漏极端子。
第二经特殊植入n型区域与高操作电压相关联；因此称作I/O阱区域126。I/O阱区域126可定位于漏极区域106及栅极结构107(的一部分)下面。可用n型材料对衬底102进行植入以形成I/O阱区域126。I/O阱区域126可从I/O阱区域126的定位于栅极结构107的至少一部分下面的第一侧延伸到I/O阱区域126的定位于第二半导体鳍结构112的至少一部分下面的第二侧，使得I/O阱区域126在漏极区域106的基本上全部下面延伸。
栅极结构107沉积于衬底102及半导体鳍结构110的一部分上方以在源极区域104与漏极区域106之间形成沟道区域。实际上，栅极结构107跨越或环绕半导体鳍结构110。栅极结构107定位于源极区域104与漏极区域106之间。栅极结构107可称为“有源”栅极，因为在经完成芯片的操作期间，栅极结构107接收控制源极区域104与漏极区域106之间的导电的信号。在操作期间，电流沿着半导体鳍结构110的栅控侧壁表面从漏极区域106流动到源极区域104。在一或多个实施方案中，横向扩散半导体装置100包含在栅极结构107外侧形成的外延生长结构，分别称为源极区域104及漏极区域106。所述外延生长结构与沟道区域相比较可为重掺杂的。
间隔件130沉积于半导体鳍结构(例如，110、112)及衬底102的一部分上方，在衬底102中定位有STI 120、122、124。与栅极结构107一样，间隔件130跨越或环绕半导体鳍结构110、112。间隔件130经定位使得间隔件130隔离原位外延生长与半导体鳍结构110、112的其余部分。间隔件130可包含若干侧壁。
一般来说，植入大致在大约5×1018个原子/cm3到大约1×1019个原子/cm3的范围内的比较小数目个原子是指低或轻的植入。类似地，植入在大约1×1019个原子/cm3到大约5×1020个原子/cm3的范围内的比较大数目个原子是指高或重的植入。
源极区域104及漏极区域106可已原位N+掺杂、外延生长或植入有N+材料以分别形成与源极区域104对应的第一N+区域及与漏极区域106对应的第二N+区域。“+”指示区域植入有比未由“+”指定的区域高的载子浓度。举例来说，N+区域一般具有数目大于n型区域的过多载子电子。P+区域通常具有数目大于p型衬底的过多载子空穴。n型材料包含能够供给电子的供体类型的杂质原子，例如但不限于磷、砷或锑(提供一些实例)。
第一浅沟槽隔离(STI)区域120及第二/第三STI区域122、124提供横向扩散半导体装置100与和衬底102集成在一起及/或形成于衬底102上的相邻有源及无源元件的隔离及/或对横向扩散半导体装置100的保护。第一STI可邻近于核心阱区域128(或n阱)及/或与核心阱区域128(或n阱)接触地定位。同样地，第三STI 124可邻近于核心阱区域128及/或与核心阱区域128接触地定位。第二STI 122可邻近于I/O阱区域126(或p阱)及/或与I/O阱区域126(或p阱)接触地定位。可使用例如SiO2的电介质材料形成STI 120、122及124，尽管可使用任何适合材料。
核心晶体管(例如，在核心区域中操作的晶体管)可以高速度(或高频率)来切换但以低电压来操作，然而I/O晶体管(例如，在I/O区域中操作的晶体管)可以高电压来操作但以较低速度来切换。本文中揭示具有唯一性质组合的FET的结构，所述FET可操作以与相对高电压信号介接且同时以相对高截止频带(fT)来操作。注意，fT是指晶体管的小信号增益降到一的频率。
p-n结为通过组合n型材料与p型材料而形成的电势势垒。衬底102与源极区域104之间的第一界面可表示第一p-n结。同样地，衬底102与漏极区域106之间的第二界面可表示第二p-n结。所述第一p-n结及/或所述第二p-n结可在施加从漏极区域106到源极区域104的电压后即刻阻止从漏极区域106到源极区域104的电流传导。另一方面，将例如正直流电(DC)电压(提供一实例)的第一电势施加到栅极结构107且将例如接地电势(提供一实例)的第二电势施加到源极区域104可致使电压出现在栅极结构107与源极区域104之间。栅极结构107上的第一电势拒斥在栅极结构107下面的带正电荷载子空穴，从而在横向扩散半导体装置100中的源极区域104与漏极区域106之间形成沟道区域。
沟道区域可定义为从漏极区域106、穿过I/O阱区域126、到STI 120下面、沿着半导体鳍结构110的侧壁且到达源极区域104的电流路径。穿过STI边界的电流流动形成降低穿过沟道区域的驱动电流的高界面状态密度。就此来说，当在STI 120下方注入电流时形成缺陷。本发明揭示内容提供绕过STI边缘的电流且避免形成阻碍驱动电流穿过传统横向扩散半导体装置的沟道区域的界面陷阱。
图2A到2C图解说明根据一或多个实施方案的横向扩散半导体装置200的平面视图、横向扩散半导体装置沿着B-B'的横截面视图及横向扩散半导体装置沿着C-C'的横截面视图。然而，可需要并非所有所描绘的组件，且一或多个实施方案可包含图中未展示的额外组件。可在不背离如本文中所陈述的权利要求书的范围的情况下做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
由于图1A及1B中所描绘的特征类似于图2A及2B的特征，因此将参考图2A及2B仅描绘图之间的差异。出于简化目的，将主要参考栅极结构107、源极区域104及漏极区域106论述图2A及2B中所描绘的实施方案。
横向扩散半导体装置200包含衬底102，例如硅(Si)衬底。横向扩散半导体装置200还包含源极区域104、漏极区域106、栅极结构107、STI 122及124、I/O阱区域(n阱)126、核心阱区域(p阱)128及间隔件130。间隔件130可具有大致在大约50nm到80nm的范围内的间隔件高度及大致在大约5nm到20nm的范围内的间隔件宽度。
在此实施例中，横向扩散半导体装置200代替图1B的半导体鳍结构110及112而包含半导体鳍结构202。另外，横向扩散半导体装置200包含安置于半导体鳍结构202上的虚设栅极204。在一或多个实施方案中，虚设栅极204安置于半导体鳍阵列上方(参见图2A)。横向扩散半导体装置200包含导电触点210、212及214。导电触点210用作源极区域104的源极触点，导电触点212用作栅极结构107的栅极触点，且导电触点214用作漏极区域106的漏极触点。
在图2B中，横向扩散半导体装置200包含安置于衬底102上且横向于核心阱区域128及I/O阱区域126且与核心阱区域128及I/O阱区域126直接接触地定位的深n阱层206。在一些方面中，深n阱层206安置于核心阱区域128及I/O阱区域126正下方，使得核心阱区域128横向于I/O阱区域126且与I/O阱区域126直接接触地定位。在一些实施方案中，作为离子植入操作的一部分，在衬底102内形成深n阱层206。举例来说，可在衬底102的掺杂之后植入深n阱层206。在其它实施方案中，可在不背离揭示内容的范围的情况下从横向扩散半导体装置200省略深n阱206。在一或多个实施方案中，在不背离揭示内容的范围的情况下，横向扩散半导体装置200包含p阱(例如，I/O阱区域126)及深n阱206同时省略核心阱区域128。
在其它实施方案中，在不背离揭示内容的范围的情况下，横向扩散半导体装置200包含横向于核心阱区域128且与核心阱区域128直接接触地定位的I/O阱区域126。在又其它实施方案中，在不背离揭示内容的范围的情况下，横向扩散半导体装置200包含安置于衬底102上方的I/O阱区域126同时省略核心阱区域128及深n阱206。可在n型FET装置及p型FET装置中实施关于图2A及2B的实施方案。举例来说，对于n型FET装置的n型晶体管(例如，源极及漏极)，衬底及阱(例如，核心及I/O)可为p型。或者，对于p型FET装置的p型阱晶体管，衬底可为p型且阱可为n型。
在一或多个实施方案中，源极区域104经形成而以比漏极区域106的操作电压小的操作电压来操作。举例来说，源极区域104经形成而以大约1.8V的操作电压来操作，但可取决于实施方案而将其它适合操作电压施加到源极区域104。在另一实例中，漏极区域106经形成而以大约5.0V的操作电压来操作，但可取决于实施方案而将其它适合操作电压施加到漏极区域106。
在一或多个实施方案中，半导体鳍结构202未经掺杂，还称为本征掺杂。在一或多个实施方案中，半导体鳍结构202为经轻掺杂区域，还称为LDD区域。一般来说，轻掺杂浓度大致在大约1×1016个原子/cm3到大约1×1018个原子/cm3的范围内。半导体鳍结构202可具有大致在大约30nm到70nm的范围内的鳍高度及大致在大约5nm到20nm的范围内的鳍宽度。
虚设栅极204用作浮动栅极以阻止定位于虚设栅极204下方的半导体鳍202发生经高度掺杂外延生长。在晶片代工厂过程中，不具有栅极覆盖的所有经暴露半导体鳍结构将具有n型或p型经高度掺杂外延生长(例如，216、218)。因此，浮动栅极充当外延阻止层。外延生长结构216、218可具有大致在大约80nm到120nm的范围内的宽度。一般来说，高掺杂浓度大致在大约5×l019个原子/cm3到大约l×1021个原子/cm3的范围内。如图2A及2B中所展示，栅极结构107小于虚设栅极204，因为依赖于虚设栅极204来调适漏极区域106与源极区域104之间的电压降。在一或多个实施方案中，虚设栅极204的大小取决于漏极区域106与源极区域104之间所需要的电压降量。就此来说，形成于半导体鳍结构202中的电阻量可为其长度、其宽度或其组合的函数。
为了增加从横向形成的半导体装置的漏极(例如，106)穿过半导体鳍(例如，202)到达源极(例如，104)的驱动电流且借此促进横跨沟道区域足够大的电压降，替代形成STI而在源极与漏极之间形成虚设栅极。就此来说，驱动电流直接横跨半导体鳍202的轴向长度在漏极与源极之间流动，借此避免形成阻碍驱动电流的任何界面陷阱。相比之下，当在STI(例如，120)下方注入驱动电流时在横向扩散半导体装置100中形成缺陷，且因此不利地影响漏极与源极之间的驱动电流。在图2B中，电压降发生在穿过核心阱区域128(或n阱)及深n阱206的沟道区域中。
由于图2B中所描绘的特征类似于图2C的特征，因此将参考图2C仅描绘图之间的差异。为减小形成于半导体鳍结构202中的“接通”状态电阻，半导体鳍结构202可以更大掺杂浓度(例如，更接近于重掺杂浓度)进行掺杂。就此来说，可在不需要额外掩模层的情况下重新使用用于阈值电压(Vt)移位的相同掩模。
图3图解说明根据一或多个实施方案的用于形成图2A到2C的横向扩散半导体装置200的顺序制作过程300。进一步出于阐释目的，顺序制作过程300的框在本文中经描述为串行地或以线性方式发生。然而，顺序制作过程300的多个框可并行发生。另外，不需要以所展示的次序执行顺序制作过程300的框及/或不需要执行顺序制作过程300的框中的一或多者。而且，可引入其它制作操作。
在此实施例中，顺序制作过程300涉及制作包含FinFET装置的横向扩散半导体装置。顺序制作过程300包含提供衬底(301)。
顺序制作过程300包含图案化衬底以在衬底上形成一或多个半导体鳍结构(302)。在一或多个实施方案中，使用半导体制作技术沉积且图案化硬掩模材料以在衬底102的顶部表面上形成硬掩模心轴(未展示)。在一或多个实施方案中，使用侧壁图像转移(SIT)执行图案化。通过实例而非限制方式，硬掩模材料可为氧化物(例如，氧化硅)或氮化物(例如，氮化硅)。
在一或多个实施方案中，对衬底102执行蚀刻以基于硬掩模心轴的位置而移除衬底102的一或多个部分。就此来说，通过蚀刻操作图案化衬底102以形成衬底102中的凹陷区域的一或多个行，在此之后移除硬掩模心轴。
可接着将半导体材料安置到相应凹陷区域中以形成一或多个半导体鳍结构。此后，可使电介质材料凹陷以暴露半导体鳍结构中的每一者的一部分。图案化可包含通过沟道植入在经暴露半导体材料上植入掺杂剂以形成沟道区域。
顺序制作过程300包含在衬底中形成阱区域(303)。在一或多个实施方案中，可执行掺杂以将掺杂剂安置到衬底102上未被掩模层覆盖的区域中且借此形成阱区域。具体来说，衬底102的在顶部表面下方的若干部分经掺杂以形成衬底102的相应经掺杂部分。可使用一或多个掺杂操作(例如扩散或具有经定义离子剂量的离子植入)执行掺杂以在衬底102的所植入区域中产生特定掺杂浓度。如果使用离子植入，那么离子植入可以特定倾斜角度来施加且在特定旋转范围内为可调整的。掺杂可取决于实施方案而为n型掺杂或p型掺杂。在制作横向扩散半导体装置200中，衬底102取决于目标半导体装置的类型而通过离子植入接纳n型掺杂剂或p型掺杂剂。
在离子植入之前，在衬底102上形成一或多个掩模层。可使用半导体制作技术沉积且图案化例如光致抗蚀剂的掩蔽材料层以界定受掩蔽材料保护的区域及未受掩蔽材料保护的区域。可图案化掩模层使得阻止衬底102的区段进行打算施加第一类型的掺杂剂(或具有第一掺杂浓度的掺杂剂)的第一离子植入。就此来说，在第一离子植入期间的经阻止区段将不接纳任何阱植入掺杂剂。相反地，可图案化第二掩模层使得现在阻止衬底102的先前未经阻止区段进行打算施加第二类型的掺杂剂(或具有第二掺杂浓度的掺杂剂)的第二离子植入。
如图2B中所展示，衬底102具有通过第一离子植入用第一掺杂剂进行植入的第一阱区域及通过第二离子植入用第二掺杂剂进行植入的第二阱区域。在此实施例中，用p型材料对第一阱区域进行植入且用n型材料对第二阱区域进行植入。在一或多个实施方案中，执行蚀刻以移除用于在第一及第二离子植入期间阻挡衬底102的不同部分的掩模层。应注意，尽管图2A及2B中未展示，但还可在阱区域(例如，126、128)外侧的区域中执行掺杂，其中掺杂可(但未必)不同于在阱区域(例如，126、128)中执行的掺杂。在一或多个实施方案中，掺杂可利用原位保形掺杂源极(例如，材料在生长时经掺杂)，例如经掺杂氧化物。
顺序制作过程300还包含在衬底上形成栅极结构(304)。栅极结构107可安置于半导体鳍结构202的至少一部分上且在核心阱区域128正上面。栅极结构107可作为分裂栅极半导体装置200的最终栅极结构保持在适当位置中，或可移除且用替代栅极电介质及/或栅极电极材料替换栅极结构107。栅极替换过程(举例来说，高k金属栅极(HKMG))为半导体制造领域中众所周知的且未在本文中进一步描述。
顺序制作过程300还包含在衬底上形成虚设栅极(305)。横向扩散半导体装置200可包含在半导体鳍结构202上的虚设栅极以隔离及/或限定外延生长结构216、218在漏极区域106与源极区域104之间的外延生长。可使用电介质材料(例如SiO2)形成虚设栅极，尽管可使用任何适合材料。
顺序制作过程300包含通过外延生长在半导体鳍结构上形成源极及漏极区域(306)。在一或多个实施方案中，半导体鳍结构202接纳掩模成层使得源极/漏极区域经暴露以接纳与第一及第二离子植入的掺杂材料不同的掺杂材料，因此形成源极区域104及漏极区域106，举例来说。可通过结晶覆层的沉积接纳掺杂材料以用于半导体材料(例如，Si)的结晶掺杂层的受控制生长。
横向扩散半导体装置可包含在半导体鳍结构202上且邻近于源极区域104及漏极区域106的间隔件(例如，130)。可使用电介质材料(例如SiO2)形成间隔件130，尽管可使用任何适合材料。另外，可使用不同电介质材料形成侧壁及间隔件(例如，插置在侧壁之间)的主体。
顺序制作过程300可包含在衬底102上形成深n阱层206。在此实施例中，可在衬底上安置且此后蚀刻深n阱层206以在深n阱层206上方及周围形成阱区域(例如，126、128)。深n阱可通过与经执行以形成阱区域(例如，126、128)的离子植入分开的离子植入来形成。
顺序制作过程300可包含在p阱(例如，128)及n阱(例如，126)周围形成浅沟槽隔离区域。在一些方面中，浅沟槽隔离区域可安置到形成于衬底102中的凹陷区域中。举例来说，第一浅沟槽隔离区域可邻近于至少核心阱区域128且与至少核心阱区域128接触地安置且第二浅沟槽隔离区域可邻近于I/O阱区域126且与I/O阱区域126接触地安置。此后使用蚀刻操作(例如，湿式蚀刻或干式蚀刻)使第一及第二浅沟槽隔离区域凹陷以与核心阱区域128及I/O阱区域126形成保形表面。
在一或多个实施方案中，浅沟槽隔离区域包含高k电介质材料及/或氧化物绝缘体材料的一或多个层。举例来说，将一或多个氧化物材料层沉积到凹陷区域中。作为STI过程的一部分，可使一或多个氧化物材料层凹陷。取决于实施方案，凹陷氧化物材料的厚度可介于30nm与300nm之间。高k电介质材料可包含但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化钇、铌锌酸铅以及所属领域的技术人员可识别的其它高k电介质材料。
在一或多个实施方案中，可利用分子气相沉积(MVD)过程沉积氧化物材料，尽管可利用其它适合沉积过程。氧化物材料可为适合用于填充经形成(或经图案化)半导体鳍结构之间的沟槽的氧化物。氧化物材料可具有低蚀刻速率(例如低氢氟酸蚀刻速率)。二氧化硅(SiO2)一般用作氧化物材料，尽管可使用其它适合氧化物。可利用例如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、分子层沉积(MLD)以及其它的过程沉积氧化物材料。
图4图解说明根据本发明技术的一或多个实施方案的采用本发明技术的特征的无线通信装置400的实例。无线通信装置400包含无线电频率(RF)天线410、接收器420、发射器430、基带处理模块440、存储器450、处理器460、本机振荡器产生器(LOGEN)470、电力供应器480及传感器模块490。在本发明技术的各种实施例中，图4中所表示的块中的一或多者可集成于一或多个半导体衬底上。举例来说，可在单个芯片或单个芯片上系统中实现或可在多芯片芯片集中实现块420到470。
RF天线410可适合用于在宽广范围的频率内发射及/或接收RF信号(例如，无线信号)。尽管图解说明单个RF天线410，但本发明技术不如此受限制。
接收器420包括可为可操作的以接收并处理来自RF天线410的信号的适合逻辑电路及/或代码。接收器420可(举例来说)为可操作的以放大及/或降频转换所接收无线信号。在本发明技术的各种实施例中，接收器420可操作以取消所接收信号中的噪声且可在宽广范围的频率内为线性的。以此方式，接收器420适合用于根据各种无线标准(例如Wi-Fi、WiMAX、蓝牙及各种蜂窝式标准)接收信号。
发射器430包括可为可操作的以处理并发射来自RF天线410的信号的适合逻辑电路及/或代码。发射器430可(举例来说)为可操作的以将基带信号升频转换为RF信号且放大RF信号。在本发明技术的各种实施例中，发射器430可操作以升频转换且放大根据各种无线标准处理的基带信号。此些标准的实例包含Wi-Fi、WiMAX、蓝牙及各种蜂窝式标准。在本发明技术的各种实施例中，发射器430可操作以提供信号以由一或多个功率放大器进一步放大。
在一些实施方案中，发射器430包含RF功率放大器，所述RF功率放大器可为使用本发明技术的LDMOS装置(例如如图2到2C中所展示)制作的高电压功率放大器。
双工器412在发射频带中提供隔离以避免接收器420或接收器420的损坏部分的饱和，且放松接收器420的一或多个设计要求。此外，双工器412可使接收频带中的噪声衰减。双工器可在各种无线标准的多个频带中操作。
基带处理模块440包括可为可操作以执行基带信号的处理的适合逻辑、电路、接口及/或代码。基带处理模块440可(举例来说)分析所接收信号且产生控制及/或反馈信号以用于配置无线通信装置400的各种组件，例如接收器420。基带处理模块440可操作以根据一或多个无线标准对数据进行编码、解码、转码、调制、解调、加密、解密、加扰、解扰及/或以其它方式处理数据。
处理器460包括可使得能够处理数据及/或控制无线通信装置400的操作的适合逻辑、电路及/或代码。就此来说，使得处理器460能够将控制信号提供到无线通信装置400的各种其它部分。处理器460还可控制数据在无线通信装置400的各种部分之间的传送。另外，处理器460可使得能够实施操作系统或以其它方式执行代码以管理无线通信装置400的操作。
存储器450包括可使得能够存储各种类型的信息(例如所接收数据、所产生数据、代码及/或配置信息)的适合逻辑、电路及/或代码。存储器450包含(举例来说)RAM、ROM、快闪及/或磁性存储器。在本发明技术的各种实施例中，存储器450可包含RAM、DRAM、SRAM、T-RAM、Z-RAM、TTRAM或任何其它存储媒体。
在一些实施方案中，存储器450包含存储器芯片(例如，图4的400)，所述存储器芯片包含位单元过程监视器(例如，图4的420)，所述位单元过程监视器将包含过程拐点的过程变化信息提供到存储器芯片的辅助电路(例如，图4的414)。辅助电路可使用过程拐点以及温度监视器所提供的温度拐点以(举例来说)通过达成存储器450的操作的低电压模式(其引起存储器450的较低功率消耗及较长寿命)来改进存储器450的性能。
本机振荡器产生器(LOGEN)470包括可为可操作的以产生一或多个频率的一或多个振荡信号的适合逻辑、电路、界面及/或代码。LOGEN 470可为可操作的以产生数字及/或模拟信号。以此方式，LOGEN 470可为可操作的以产生一或多个时钟信号及/或正弦信号。可基于来自(举例来说)处理器460及/或基带处理模块440的一或多个控制信号确定振荡信号的特性(例如频率及工作循环)。
在操作中，处理器460可基于无线标准而配置无线通信装置400的各种组件，期望根据所述无线标准来接收信号。可经由RF天线410接收无线信号且由接收器420放大并降频转换无线信号。基带处理模块440可执行基带信号的噪声估计及/或噪声取消、解码及/或解调。以此方式，可以适当方式恢复且利用所接收信号中的信息。举例来说，信息可为将呈现给无线通信装置的用户的音频及/或视频、将存储到存储器450的数据及/或影响及/或达成无线通信装置400的操作的信息。基带处理模块440可根据各种无线标准对将由发射器430发射的音频、视频及/或控制信号进行调制、编码且执行其它处理。
在一些实施方案中，传感器模块490包含一或多个传感器，例如从无线通信装置400的触摸屏接收触摸信号的触摸传感器。在一些方面中，触摸传感器模块490包含传感器电路(举例来说，包含传感器驱动器)及使用本发明技术的高击穿电压LDMOS的其它电路。
如本文中所使用，术语“芯片”、“裸片”、“集成电路”、“半导体装置”可适用于本发明技术，因为可在电子器件的领域中互换地使用这些术语。关于芯片，功率、接地及各种信号可经由物理导电连接耦合在其与其它电路元件之间。此连接点可称为输入、输出、输入/输出(I/O)、端子、线路、引脚、垫、端口、接口或类似变体及组合。尽管可通过电导体进行芯片之间的连接，但可或者借助于(但不限于)光学、机械、磁性、静电及电磁接口耦合芯片与其它电路元件。
在晶片代工厂及无晶片公司的半导体工业环境中，晶片代工厂开发、规定且提供设计者用来实施其设计的物理结构。晶片代工厂将制造服务提供到许多无晶片半导体公司，但为有利益地操作，其必须优化其制造过程以实现高合格率。此些优化通常需要对可由特定制造过程产生的各种结构施加限制。晶片代工厂通常提供打算涵盖宽广范围的电路应用的有限晶体管结构集合。
由一或多个集成电路(例如专用集成电路(ASIC)或现场可编程门阵列(FPGA)执行一或多个实施方案。在一或多个实施方案中，此些集成电路执行存储于电路自身上的指令。术语“集成电路”或“半导体装置”可包含但不限于：设计工具输出文件，其作为囊括集成电路或半导体装置的总体物理设计的二进制代码；数据文件，其用表示集成电路或半导体装置、经封装集成电路或半导体装置或者未经封装裸片的总体物理设计的代码来编码。数据文件可包含集成电路或半导体装置的元件、所述元件的互连及所述元件的定时特性(包含元件的寄生现象)。
本文中所描述的各种说明性块、元件、组件及方法可实施为电子硬件。各种说明性块、元件、组件及方法已大体按照其功能性在上文进行描述。此功能性是否实施为硬件取决于特定应用及强加于总体系统的设计约束。所属领域的技术人员可针对每一特定应用以变化方式实施所描述功能性。各种组件及块可在不背离本发明技术的范围的情况下全部以不同方式来布置(例如，以不同次序来布置或以不同方式来分割)。
例如“顶部”、“底部”“上面”、“下面”、“下方”、“侧”、“水平”、“垂直”等等术语是指任意参考系，而非普通重力参考系。因此，此术语可在重力参考系中向上、向下、对角线地或水平地延伸。
例如方面、所述方面、另一方面、一些方面、一或多个方面、实施方案、所述实施方案、另一实施方案、一些实施方案、一或多个实施方案、实施例、所述实施例、另一实施例、一些实施例、一或多个实施例、配置、所述配置、另一配置、一些配置、一或多个配置、本发明技术、揭示内容、本发明揭示内容、其其它变化形式等等的短语是为了方便且不暗示与此些短语有关的揭示内容为本发明技术必要的或此揭示内容适用于本发明技术的所有配置。与此些短语有关的揭示内容可适用于所有配置或者一或多个配置。此揭示内容可提供一或多个实例。例如方面的短语可是指一或多个方面且反之亦然，且此类似地适用于其它短语。
在本文中经描述为“实例”的任何实施方案不必解释为相比于其它实施方案为优选或有利的。此外，就在说明或权利要求书中使用术语“包含”、“具有”等来说，此术语打算以类似于术语“包括”在“包括”用作权利要求中的过渡词时所解释的意义的方式为包含性。
所属领域的技术人员已知的或后来知晓的在此揭示内容通篇描述的各种方面的要素的所有结构及功能等效物明确地以引用的方式并入本文中且打算由权利要求书囊括。此外，本文中所揭示的内容均不打算贡献于社会大众，不管此揭示内容是否在权利要求书中明确地陈述。权利要求元件不应依据35U.S.C.§112的条款(第六段落)来解释，除非使用短语“用于…的构件”明确地陈述所述元件，或在方法请求项的情形中使用短语“用于…的步骤”来陈述元件。
提供先前说明以使得所属领域的技术人员能够实践本文中所描述的各种方面。所属领域的技术人员将容易明了对这些方面的各种修改，且本文中所定义的通用原理可适用于其它方面。因此，权利要求书不打算限于本文中所展示的方面，而是被赋予与语言权利要求书一致的完全范围，其中对单数形式的元件的提及不打算意味“一个且仅一个”，除非如此具体陈述，而是打算意味“一或多个”。除非另外具体陈述，否则术语“一些”是指一或多个。男性代词(例如，他的)包含女性及中性(例如，她的及它的)且反之亦然。标题及子标题(如果存在)仅为了方便而使用且不限制本发明揭示内容。

Claims (16)

1.一种半导体装置，其包括：
衬底，其具有包括第一掺杂剂的第一阱区域及包括第二掺杂剂的第二阱区域；
一或多个半导体鳍结构，其形成于所述衬底上，所述一或多个半导体鳍结构具有沿着沟道轴线穿过所述第一阱区域的沟道区域；
漏极区域，其形成于所述一或多个半导体鳍结构上；
源极区域，其形成于所述一或多个半导体鳍结构上，所述第一阱区域及所述漏极区域经形成而以第一操作电压来操作，所述第二阱区域及所述源极区域经形成而以小于所述第一操作电压的第二操作电压来操作；
栅极结构，其安置于所述一或多个半导体鳍结构的至少一部分上；
虚设栅极，其安置于所述一或多个半导体鳍结构的至少一部分上，所述虚设栅极安置于所述栅极结构与所述漏极区域之间；及
多个外延生长结构，其形成于所述一或多个半导体鳍结构上，其中所述虚设栅极安置于所述多个外延生长结构中的两个外延生长结构之间且邻近于所述两个外延生长结构，且其中所述多个外延生长结构包括具有比所述第一掺杂剂或所述第二掺杂剂中的至少一者的掺杂浓度大的掺杂浓度的掺杂材料。
2.根据权利要求1所述的半导体装置，其中所述虚设栅极具有与所述虚设栅极沿着所述沟道轴线的长度成正比的电阻。
3.根据权利要求1所述的半导体装置，其中所述多个外延生长结构中的第一外延生长结构形成于所述栅极结构与所述虚设栅极之间且邻近于所述栅极结构及所述虚设栅极，且其中所述多个外延生长结构中的第二外延生长结构形成于所述虚设栅极与所述漏极区域之间且邻近于所述虚设栅极及所述漏极区域。
4.根据权利要求3所述的半导体装置，其进一步包括安置于所述一或多个半导体鳍结构上的间隔件，其中所述间隔件安置于所述第二外延生长结构与所述漏极区域之间且邻近于所述第二外延生长结构及所述漏极区域。
5.根据权利要求1所述的半导体装置，其中所述虚设栅极具有比所述栅极结构沿着所述沟道轴线的长度大的长度。
6.根据权利要求1所述的半导体装置，其中所述一或多个半导体鳍结构的位于所述虚设栅极正下方的至少一部分包括具有比所述第一掺杂剂或所述第二掺杂剂中的至少一者的掺杂浓度小的掺杂浓度的掺杂材料。
7.根据权利要求6所述的半导体装置，其中所述一或多个半导体鳍结构的位于所述栅极结构或所述漏极区域正下方的至少一部分具有比所述一或多个半导体鳍结构的位于所述虚设栅极正下方的具有所述掺杂材料的所述至少一部分的掺杂浓度小的掺杂浓度。
8.根据权利要求1所述的半导体装置，其进一步包括与所述衬底接触的深n阱层，其中所述深n阱层横向邻近于所述第一阱区域及所述第二阱区域安置。
9.一种半导体装置，其包括：
衬底；
第一阱区域，其在所述衬底中，所述第一阱区域包括第一掺杂剂；
第二阱区域，其在所述衬底中，所述第二阱区域包括第二掺杂剂，所述第二阱区域沿着沟道轴线从所述第一阱区域横向定位；
一或多个半导体鳍结构，其形成于所述衬底上，所述一或多个半导体鳍结构具有穿过所述第一阱区域的沟道区域；
漏极区域，其形成于所述一或多个半导体鳍结构上；
源极区域，其形成于所述一或多个半导体鳍结构上，所述第一阱区域及所述漏极区域经形成而以第一操作电压来操作，所述第二阱区域及所述源极区域经形成而以小于所述第一操作电压的第二操作电压来操作；
栅极结构，其安置于所述一或多个半导体鳍结构的至少一部分上；
虚设栅极，其安置于所述一或多个半导体鳍结构的至少一部分上，所述虚设栅极安置于所述栅极结构与所述漏极区域之间；及
多个外延生长结构，其形成于所述一或多个半导体鳍结构上，其中所述虚设栅极安置于所述多个外延生长结构中的两个外延生长结构之间且邻近于所述两个外延生长结构，且其中所述多个外延生长结构包括具有比所述第一掺杂剂或所述第二掺杂剂中的至少一者的掺杂浓度大的掺杂浓度的掺杂材料。
10.根据权利要求9所述的半导体装置，其中所述虚设栅极具有与所述虚设栅极沿着所述沟道轴线的长度成正比的电阻。
11.根据权利要求9所述的半导体装置，其中所述多个外延生长结构中的第一外延生长结构形成于所述栅极结构与所述虚设栅极之间且邻近于所述栅极结构及所述虚设栅极，且其中所述多个外延生长结构中的第二外延生长结构形成于所述虚设栅极与所述漏极区域之间且邻近于所述虚设栅极及所述漏极区域。
12.根据权利要求11所述的半导体装置，其进一步包括安置于所述一或多个半导体鳍结构上的间隔件，其中所述间隔件安置于所述第二外延生长结构与所述漏极区域之间且邻近于所述第二外延生长结构及所述漏极区域。
13.根据权利要求9所述的半导体装置，其中所述虚设栅极具有比所述栅极结构沿着所述沟道轴线的长度大的长度。
14.根据权利要求9所述的半导体装置，其中所述一或多个半导体鳍结构的位于所述虚设栅极正下方的至少一部分包括具有比所述第一掺杂剂或所述第二掺杂剂中的至少一者的掺杂浓度小的掺杂浓度的掺杂材料。
15.根据权利要求14所述的半导体装置，其中所述一或多个半导体鳍结构的位于所述栅极结构或所述漏极区域正下方的至少一部分具有比所述一或多个半导体鳍结构的位于所述虚设栅极正下方的具有所述掺杂材料的所述至少一部分的掺杂浓度小的掺杂浓度。
16.根据权利要求9所述的半导体装置，其进一步包括与所述衬底接触的深n阱层，其中所述深n阱层横向邻近于所述第一阱区域及所述第二阱区域安置。
CN201810872869.3A 2017-10-30 2018-08-02 Finfet共源共栅横向扩散半导体装置 Active CN109728094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/798,310 US10396159B2 (en) 2017-10-30 2017-10-30 FinFET cascode laterally-diffused semiconductor device
US15/798,310 2017-10-30

Publications (2)

Publication Number Publication Date
CN109728094A CN109728094A (zh) 2019-05-07
CN109728094B true CN109728094B (zh) 2021-04-20

Family

ID=66243237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810872869.3A Active CN109728094B (zh) 2017-10-30 2018-08-02 Finfet共源共栅横向扩散半导体装置

Country Status (2)

Country Link
US (2) US10396159B2 (zh)
CN (1) CN109728094B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741685B2 (en) * 2018-09-21 2020-08-11 Globalfoundries Inc. Semiconductor devices having a fin channel arranged between source and drift regions and methods of manufacturing the same
US10971622B2 (en) * 2018-10-05 2021-04-06 Avago Technologies International Sales Pte. Limited Transistor structures
US11183591B2 (en) * 2019-10-30 2021-11-23 Avago Technologies International Sales Pte. Ltd. Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities
CN111370491B (zh) * 2020-04-22 2024-01-19 上海华虹宏力半导体制造有限公司 开关ldmos器件及制造方法
US11158624B1 (en) * 2020-04-24 2021-10-26 Globalfoundries U.S. Inc. Cascode cell
CN113903806B (zh) * 2020-07-06 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109371A (zh) * 2010-08-02 2013-05-15 超威半导体公司 集成鳍式场效应晶体管（finfet）及其制作方法
CN105097935A (zh) * 2014-05-23 2015-11-25 美国博通公司 具有无掺杂本体块的鳍式场效应晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5114844B2 (ja) * 2005-02-14 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8890602B2 (en) * 2013-01-16 2014-11-18 Freescale Semiconductor, Inc. Well-biasing circuit for integrated circuit
US9105724B2 (en) * 2013-09-18 2015-08-11 Broadcom Corporation Field effect transistor structure having one or more fins
US9379236B2 (en) * 2014-06-04 2016-06-28 Broadcom Corporation LDMOS device and structure for bulk FinFET technology
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN105448983B (zh) * 2014-07-30 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9472615B2 (en) * 2014-12-22 2016-10-18 Broadcom Corporation Super junction LDMOS finFET devices
US9698148B2 (en) * 2015-07-17 2017-07-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced footprint LDMOS structure for finFET technologies
EP3188248B1 (en) * 2015-12-30 2018-11-28 IMEC vzw High voltage tolerant ldmos

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109371A (zh) * 2010-08-02 2013-05-15 超威半导体公司 集成鳍式场效应晶体管（finfet）及其制作方法
CN105097935A (zh) * 2014-05-23 2015-11-25 美国博通公司 具有无掺杂本体块的鳍式场效应晶体管

Also Published As

Publication number Publication date
US20190333995A1 (en) 2019-10-31
US20190131402A1 (en) 2019-05-02
US10396159B2 (en) 2019-08-27
CN109728094A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN109728094B (zh) Finfet共源共栅横向扩散半导体装置
Schulz et al. Short-channel vertical sidewall MOSFETs
KR101748920B1 (ko) FinFET을 형성하는 방법
CN103000671B (zh) Mosfet及其制造方法
US7528453B2 (en) Field effect transistor with local source/drain insulation and associated method of production
US8686511B2 (en) Source/drain extension control for advanced transistors
US20190189793A1 (en) Semiconductor structure and associated fabricating method
US8298895B1 (en) Selective threshold voltage implants for long channel devices
JP2009540579A (ja) 自己整合ゲートｊｆｅｔ構造及びその製造方法
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
JP2009540619A (ja) 微細な線幅のｊｆｅｔ用のスケーリング可能プロセス及び構造
US20170018612A1 (en) Split-gate devices
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
US10756214B2 (en) Fin profile for bulk based silicon-on-insulation FinFET device
US8097930B2 (en) Semiconductor devices with trench isolations
KR100864631B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
US20230215916A1 (en) Circuit Structure and Method for Reducing Electronic Noises
US9875944B2 (en) Method to improve HCI performance for FinFET
US20180366579A1 (en) Laterally diffused field effect transistor in soi configuration
US10121878B1 (en) LDMOS finFET structures with multiple gate structures
US9478542B1 (en) Multi-gate device with planar channel
CN102842603A (zh) Mosfet及其制造方法
KR100848242B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100486643B1 (ko) 모스전계효과 트랜지스터의 제조 방법
CN102842617A (zh) Mosfet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant