CN109727740A - 一种高精度高可靠性叠层热敏电阻芯片及其制作方法 - Google Patents

Abstract

本发明涉及一种高精度高可靠性叠层热敏电阻芯片的制作方法，该制作方法包括如下步骤：(1)制备热敏电阻陶瓷粉体；(2)将制得的热敏电阻陶瓷粉体压制成锭子，再经过高温烧结得到陶瓷体；(3)对陶瓷体进行切片，得到熟基片；(4)在熟基片上印刷内电极；(5)将印刷好内电极的熟基片层叠后烧结，得到热敏电阻；(6)将热敏电阻切割成粒，然后进行倒角；(7)在步骤(6)得到的半成品上制备端电极，制得热敏电阻芯片。本发明的制作方法制得的热敏电阻芯片不易开裂，内部各层间相容性好、不易扩散，电阻性能稳定可靠，并达到高精度。

Description

一种高精度高可靠性叠层热敏电阻芯片及其制作方法

技术领域

本发明涉及电子元件技术领域，特别是涉及一种高精度高可靠性叠层热敏电阻芯片及其制作方法。

背景技术

随着现代电子技术和通信技术的飞速发展，对电子装备小型化、轻型化、高速化、多功能、高精度、高可靠性的要求日益提高，现代电子元件包括热敏电子芯片正逐步向片式化、集成化、低阻化的方向发展。

现有的片式层叠电子元件一般采用内电极与陶瓷素坯共烧的制作方法，例如，现有叠层热敏电阻芯片采用流延印刷叠层共烧制作方法，如图1所示，其步骤为：粉体浆料制备→流延成膜→印刷内电极→层叠→压合→切割→排胶与烧结→制备端电极→测试。

然而，由于片式叠层电子元件采用内电极与陶瓷素坯共烧，为了保证陶瓷的高温烧结，必须使用钯(Pb)、铂(Pt)等高温电极材料制作内电极，从而提高了生产成本。同时，片式叠层电子元件的内电极与陶瓷素坯之间存在相容性问题，其中的各层陶瓷与陶瓷之间、陶瓷与内电极之间的烧结膨胀率存在差异，容易发生相互扩散的问题，从而造成片式叠层电子元件产品的电阻性能不稳定。

发明内容

基于此，本发明的目的在于，提供一种高精度高可靠性叠层热敏电阻芯片的制作方法，其制得的热敏电阻芯片不易开裂，内部各层间相容性好、不易扩散，电阻性能稳定可靠，并达到高精度。

本发明采取的技术方案如下：

一种高精度高可靠性叠层热敏电阻芯片的制作方法，包括如下步骤：

(1)制备热敏电阻陶瓷粉体；

(2)将制得的热敏电阻陶瓷粉体压制成锭子，再经过高温烧结得到陶瓷体；

(3)对陶瓷体进行切片，得到熟基片；

(4)在熟基片上印刷内电极；

(5)将印刷好内电极的熟基片层叠后烧结，得到热敏电阻；

(6)将热敏电阻切割成粒，然后进行倒角；

(7)在步骤(6)得到的半成品上制备端电极，制得热敏电阻芯片。

本发明的制作方法具有如下有益效果：

1)采取将热敏电阻陶瓷粉体压制成型后高温烧结，再切成熟基片的步骤，解决了现有技术之流延成膜法所得陶瓷素坯内的有机或无机汚染，及其高温烧结时挥发、产生分层、裂纹、空洞等危害，避免这些内在缺陷导致叠层热敏电阻在使用中出现漏电、发热，或严重时出现开裂、爆炸、燃烧等严重后果。

2)采取在熟基片上印刷内电极的方式，解决了内电极与陶瓷素坯共同高温烧结时的相容性问题，克服各层陶瓷与陶瓷之间、陶瓷与内电极之间的烧结膨胀率差异大，并相互扩散的问题，避免内电极质量下降，从而保证热敏电阻芯片的性能稳定可靠，同时提高其阻值精度。

3)可以得到小型化、高精度、高稳定、高可靠、低阻性能的热敏电阻芯片。

进一步地，步骤(2)中，将制得的热敏电阻陶瓷粉体装入模具中预压成型后，再置于等静压机中用250Mpa压力压制成锭子。

进一步地，步骤(2)中，高温烧结的温度为1300℃。

进一步地，步骤(3)中，采用高精度切片机对陶瓷体进行切片。

进一步地，步骤(4)中，采用丝网印刷法并使用银浆在熟基片上印刷内电极。

进一步地，步骤(5)中，烧结温度为900℃。可使用低成本的银电极在920℃以下烧结，从而与熟基片结合，既保证了可靠性导电，又避免陶瓷素坯与内电极共烧时使用1300℃左右高温，从而不必采用贵金属Pt、Pd制备电极，节约了制造成本。

进一步地，步骤(6)中，采用高精度切片机将热敏电阻切割成粒。

进一步地，还包括步骤(8)测试分选。

本发明还提供上述任一项所述的制作方法制得的热敏电阻芯片。

为了更好地理解和实施，下面结合附图详细说明本发明。

附图说明

图1为现有的叠层热敏电阻芯片的制作方法的流程示意图；

图2为本发明的高精度高可靠性叠层热敏电阻芯片的制作方法的流程示意图；

图3为本发明制得的热敏电阻芯片的结构示意图。

具体实施方式

请参阅图2，本发明的高精度高可靠性叠层热敏电阻芯片的制作方法，包括如下步骤：

(1)制备热敏电阻陶瓷粉体：

根据NTC热敏陶瓷粉料配方，按质量百分比，使用30％～40％Mn₃O₄(氧化锰)、25％～35％Co₃O₄(氧化钴)、25％～35％Fe₂O₃(氧化铁)、5％～10％NiO(氧化镍)、0.3％～3％％SrCO₃(碳酸锶)、0.3％～3％ZrO(氧化锆)等几种原材料制作热敏电阻陶瓷粉体。

在粉料配方中添加SrCO₃(碳酸锶)和ZrO(氧化锆)作为联合稳定剂，可增强制得的NTC热敏电阻电性能的稳定性和可靠性。

(2)制锭烧结：

将制得的热敏电阻陶瓷粉体压制成锭子，再经过高温烧结得到陶瓷体。

具体地，将制好的热敏电阻陶瓷粉料装入模具中预压成型，然后取出并用多层薄膜将其包住，再将其置于等静压机中，用250Mpa压力进行压制。按工艺要求保压完成后取出成型的热敏电阻粉体锭，然后将热敏电阻锭粉体放入烧结炉，设置1300℃左右高温按工艺要求烧结，从而获得具有NTC热敏电阻性能的陶瓷体。

(3)切片：

对步骤(2)烧结得到的陶瓷体进行切片，得到熟基片。

具体地，采用高精度切片机对陶瓷体进行切片，得到熟基片。具体检测出陶瓷体的电阻率(ρ)，并根据热敏电阻芯片设计要求的标称电阻值、每层熟基片有效面积和熟基片总层数计算出熟基片厚度。

(4)印刷内电极：

在步骤(3)切片得到熟基片上印刷内电极。

具体地，采用丝网印刷法，并用银浆在熟基片上印刷符合设计要求厚度、形状和尺寸的内电极。

(5)叠片烧结：

将步骤(4)印刷好内电极的多层熟基片层叠后烧结，得到热敏电阻。

具体地，把印刷好内电极的多层熟基片，按符合热敏电阻芯片的设计要求的层数相互交错层叠，然后将其放入烧结炉，以900℃左右的温度烧结内电极，使内电极与熟基片紧密结合。

(6)切割与倒角：

将步骤(5)烧结得到的热敏电阻切割成粒，然后进行倒角。

具体地，采用高精度切片机对烧结好内电极的热敏电阻切割成粒，然后进行倒角。

(7)制备端电极：

在步骤(6)得到的半成品上制备端电极，制得热敏电阻芯片。具体包括如下步骤：

①将切割成粒的半成品按点阵排列在胶板上，并用封端工艺在电极端涂上保护层，再用喷涂法在瓷体表面涂上薄薄的一层玻璃浆料，然后以700～800℃的温度烧结玻璃，同时除去电极端的保护层，烧成后半成品中除电极端以外的表面形成了一层玻璃保护层；

②采取类似MLCC独石电容的端电极的制备方法，即通过封端、烧端、端处(电镀Ni层和Sn层)在半成品的电极端制备端电极。

(8)测试分选：

使用电阻测试仪对得到的热敏电阻芯片逐个进行电阻值测试，将不符合要求的产品分选淘汰。

如图3所示，本发明制得的热敏电阻芯片具有类似MLCC独石电容器的结构，包括端电极1、玻璃保护层2、内电极3和热敏电阻陶瓷体4。所述热敏电阻陶瓷体4由多层陶瓷层组成，最上面和最下面一层陶瓷层为保护层，主要防止内电极被氧化，中间的陶瓷层为介质层，电子主要通过介质层传导。所述内电极3在热敏陶瓷电阻陶瓷体4的内部交错间隔排列，并从其两端引出，从而不同的介质层之间形成了并联结构，此种结构能极大地降低热敏电阻芯片的电阻。

在图3所示的热敏电阻芯片中，有效并联九个热敏电阻单元；如果每层介质层厚度为介质层总厚度的1/N，N为介质层的总层数，并假设内电极的面积和陶瓷层的面积基本一致，理论上该热敏电阻芯片的阻值将为采用相同尺寸陶瓷层的单层热敏电阻芯片的1/9。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (9)

1.一种高精度高可靠性叠层热敏电阻芯片的制作方法，包括如下步骤：

(1)制备热敏电阻陶瓷粉体；

(2)将制得的热敏电阻陶瓷粉体压制成锭子，再经过高温烧结得到陶瓷体；

(3)对陶瓷体进行切片，得到熟基片；

(4)在熟基片上印刷内电极；

(5)将印刷好内电极的熟基片层叠后烧结，得到热敏电阻；

(6)将热敏电阻切割成粒，然后进行倒角；

(7)在步骤(6)得到的半成品上制备端电极，制得热敏电阻芯片。

2.根据权利要求1所述的制作方法，其特征在于：步骤(2)中，将制得的热敏电阻陶瓷粉体装入模具中预压成型后，再置于等静压机中用250Mpa压力压制成锭子。

3.根据权利要求1所述的制作方法，其特征在于：步骤(2)中，高温烧结的温度为1300℃。

4.根据权利要求1所述的制作方法，其特征在于：步骤(3)中，采用高精度切片机对陶瓷体进行切片。

5.根据权利要求1所述的制作方法，其特征在于：步骤(4)中，采用丝网印刷法并使用银浆在熟基片上印刷内电极。

6.根据权利要求5所述的制作方法，其特征在于：步骤(5)中，烧结温度为900℃。

7.根据权利要求1所述的制作方法，其特征在于：步骤(6)中，采用高精度切片机将热敏电阻切割成粒。

8.根据权利要求1所述的制作方法，其特征在于：还包括步骤(8)测试分选。

9.权利要求1-8任一项所述的制作方法制得的热敏电阻芯片。