CN102122553B - 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法 - Google Patents

Abstract

一种卧式结构的低阻值片式负温度系数热敏电阻及其制造方法，包括多层叠片坯体的制作，其自下而上依次叠片的步骤如下：1)叠放一枚印刷有切割尺寸线的生坯膜片；2)叠放由n1枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的下基板；3)叠放m组由n2枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的m层中间隔层，m由设定的热敏电阻阻值决定；4)叠放由n3枚空白生坯膜片组成的上基板。本发明产品呈现卧式结构，通过设定内电极面积、印刷有内电极的生坯膜片层数，以及中间隔层的总厚度，可以灵活调整热敏电阻的阻值在低阻值范围，适用于制造低阻值多层叠片式NTC热敏电阻。

Description

卧式结构的低阻值片式负温度系数热敏电阻及其制造方法

技术领域

本发明涉及热敏电阻，特别是涉及采用叠层工艺的一种卧式结构的低阻值片式负温度系数热敏电阻及其制造方法。

背景技术

广泛应用于微型精细电路的低阻值片式负温度系数(NegativeTemperature Coefficient，缩略词为NTC)热敏电阻，现有制作方法大多是通过掺杂其它元素调整材料配方，以降低材料电阻率。通过印刷内电极可以降低电阻值，但是至今尚未见有通过印刷内电极制作低阻值多层叠片式NTC热敏电阻的相关报道。

发明内容

本发明所要解决的一个技术问题是弥补上述现有技术的缺陷，提供一种卧式结构的低阻值片式负温度系数热敏电阻。

本发明所要解决的另一个技术问题是弥补上述现有技术的缺陷，提供一种卧式结构的低阻值片式负温度系数热敏电阻制作方法。

本发明的卧式结构的低阻值片式负温度系数热敏电阻技术问题通过以下技术方案予以解决。

这种卧式结构的低阻值片式负温度系数热敏电阻，采用印制线路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片和端电极。

这种卧式结构的低阻值片式负温度系数热敏电阻的特点是：

所述NTC热敏电阻芯片是叠层片式NTC热敏电阻芯片，其坯体是由生胚膜片和印刷有内电极的生坯膜片反复叠层压合成的多层叠片坯体。

所述多层叠片坯体自下而上依次为；

一枚印刷有切割尺寸线(mark)的生坯膜片；

由n1{≥1的正整数}枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的下基板，所述n1由设定的热敏电阻阻值决定；

M{≥1的正整数}组由n2{≥1的正整数}枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的m层中间隔层，所述n2、m分别由设定的热敏电阻阻值决定，m越大，叠层压合的印刷有内电极生坯膜片的层数越多，即中间隔层总厚度越大，热敏电阻阻值也越大，反之亦反；

由n3{≥1的正整数}枚空白生坯膜片组成的上基板，所述n3由设定的热敏电阻阻值决定。

本发明的卧式结构的低阻值片式负温度系数热敏电阻技术问题通过以下进一步的技术方案予以解决。

所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。

所述印刷有内电极图形的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有设定面积的内电极图形的生坯膜片。

所述导电银浆是掺有钯(Pd)的银(Ag)浆料，所述钯与所述银的质量比为(0～0.8)∶1。

所述内电极是多边形片内电极，所述内电极的面积由设定的NTC热敏电阻阻值决定。

优选的是，所述内电极是长方形片内电极。

优选的是，所述n3＝n1。

本发明的卧式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以下技术方案予以解决。

这种卧式结构的低阻值片式负温度系数热敏电阻制造方法，采用印制线路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片制作方法和端电极制作方法。

这种卧式结构的低阻值片式负温度系数热敏电阻制造方法的特点是：

所述NTC热敏电阻芯片制作方法是叠层片式NTC热敏电阻芯片制作方法，包括多层叠片坯体的制作，其自下而上依次叠片的步骤如下；

1)叠放一枚印刷有切割尺寸线(mark)的生坯膜片；

2)叠放由n1{≥1的正整数}枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的下基板，所述n1由设定的热敏电阻阻值决定；

3)叠放m{≥1的正整数}组由n2{≥1的正整数}枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的m层中间隔层，所述n2、m分别由设定的热敏电阻阻值决定；

4)叠放由n3{≥1的正整数}枚空白生坯膜片组成的上基板，所述n3由设定的热敏电阻阻值决定。

本发明的卧式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以下进一步的技术方案予以解决。

所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。

所述印刷有内电极图形的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有设定面积的内电极图形的生坯膜片。

所述导电银浆是掺有钯的银浆料，所述钯与所述银的质量比为(0～0.8)∶1。

所述内电极是多边形片内电极，所述内电极的面积由设定的NTC热敏电阻阻值决定。

优选的是，所述内电极是长方形片内电极。

优选的是，所述n3＝n1。

本发明的卧式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以下再进一步的技术方案予以解决。

所述印刷有切割尺寸线的生坯膜片，是依据产品的设计尺寸要求用普通内电极银浆在所述空白生坯膜片表面印刷有切割尺寸线的生坯膜片，所述普通内电极银浆是包括银粉颗粒、粘合剂、增塑剂、高沸点溶剂以及流变助剂的银浆。

所述热敏电阻芯片制作方法，还包括切割步骤，所述切割步骤是在所述多层叠片坯体通过等静压处理后进行叠层焙烧前采用轧刀或滚刀方式按照所述生坯膜片的切割尺寸线将所述多层叠片坯体切割成单个独立的产品生坯。

本发明与现有技术对比的有益效果是：

本发明的NTC热敏电阻芯片由空白生坯膜片和印刷有内电极的生坯膜片反复叠压合成的叠片结构，切割之后的产品呈现卧式结构，通过设定内电极面积、增加或减少印刷有内电极的生坯膜片层数，以及增加或减少中间隔层的总厚度，可以灵活调整多层叠片式NTC热敏电阻的阻值在低阻值范围。适用于制造长度为0.5～10.0mm、宽度为0.25～8.00mm、厚度为0.25～8.00mm、阻值为1Ω～10KΩ的低阻值多层叠片式NTC热敏电阻。

附图说明

图1是本发明具体实施方式的空白生坯膜片示意图；

图2是本发明具体实施方式的印刷有内电极图形的生坯膜片示意图；

图3是本发明具体实施方式的印刷有切割尺寸线的生坯膜片示意图；

图4是本发明具体实施方式的端电极电镀后的单个独立产品示意图。

具体实施方式

下面结合具体实施方式并对照附图对本发明进行说明。

一种如图1～4所示的卧式结构的低阻值片式负温度系数热敏电阻，采用印制线路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片和端电极4。其制作方法包括NTC热敏电阻芯片制作方法和端电极制作方法。

NTC热敏电阻芯片制作方法包括多层叠片坯体的制作，其自下而上依次叠片的步骤如下；

1)叠放一枚印刷有切割尺寸线的生坯膜片3；

2)叠放由n1＝9枚空白生坯膜片1和末尾一枚空白生坯膜片1表面的一枚印刷有内电极的生坯膜片2组成的下基板，n1＝9由设定的热敏电阻阻值决定；

3)叠放m＝4组由n2＝3枚空白生坯膜片1和末尾一枚空白生坯膜片1表面的一枚印刷有内电极的生坯膜片2组成的4层中间隔层，n2＝3和m＝4分别由设定的热敏电阻阻值决定；

4)叠放由n3＝9枚空白生坯膜片1组成的上基板，n3＝9由设定的热敏电阻阻值决定。

空白生坯膜片1由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。

印刷有内电极图形的生坯膜片2是采用掺有钯的银导电银浆在空白生坯膜片表面印刷有设定面积的内电极图形的生坯膜片，导电浆料中钯与银的质量比为0.5∶1。

印刷有切割尺寸线的生坯膜片3，是依据产品的设计尺寸要求用普通内电极银浆在所述空白生坯膜片表面印刷有切割尺寸线的生坯膜片，普通内电极银浆是包括银粉颗粒、粘合剂、增塑剂、高沸点溶剂以及流变助剂的银浆。

热敏电阻芯片制作方法还包括等静压处理、切割、排胶、烧结、倒角步骤。

等静压处理是将叠片完成后制得的多层叠片坯体在60～80℃下温水均压，使得生坯膜片之间紧密结合，形成有一定机械强度和硬度的坯体。

切割是在多层叠片坯体通过等静压处理后进行叠层焙烧前采用轧刀或滚刀方式按照生坯膜片的切割尺寸线将多层叠片坯体切割成单个独立的产品生坯。

排胶是在温度为250～500℃下将单个独立的产品生坯中残留的有机胶体成份分解、挥发排除；

烧结是在温度1100～1250℃下将排胶后的产品生坯中的磁粉或瓷粉相互熔合，使产品致密化形成独立结构；

倒角是通过与氧化铝磨介相互研磨将烧结后的热敏电阻芯片棱角变得圆滑。

端电极制作方法是在倒角之后的热敏电阻芯片两个端头的表面采用沾银的方法制作端电极4。

在制作整体端电极后还有电镀步骤。

电镀是在端电极4的银表面先电镀一层镍，后电镀一层锡，以提高产品的可焊接性能。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (4)

1.一种卧式结构的低阻值片式负温度系数热敏电阻制造方法，采用印制线路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片制作方法和端电极制作方法，其特征在于：

所述NTC热敏电阻芯片制作方法是叠层片式NTC热敏电阻芯片制作方法，包括多层叠片坯体的制作，其自下而上依次叠片的步骤如下；

1）叠放一枚印刷有切割尺寸线的生坯膜片；

2）叠放由n1枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的下基板，其中n1为≥1的正整数，所述n1由设定的热敏电阻阻值决定；

3）叠放m组由n2枚空白生坯膜片和末尾一枚空白生坯膜片表面的一枚印刷有内电极的生坯膜片组成的m层中间隔层，其中m为≥1的正整数，n2为≥1的正整数，所述n2、m分别由设定的热敏电阻阻值决定；

4）叠放由n3枚空白生坯膜片组成的上基板，其中n3为≥1的正整数，所述n3由设定的热敏电阻阻值决定。

2.如权利要求1所述的卧式结构的低阻值片式负温度系数热敏电阻制造方法，其特征在于：

所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。

3.如权利要求1或2所述的卧式结构的低阻值片式负温度系数热敏电阻制造方法，其特征在于：

所述印刷有内电极图形的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有设定面积的内电极图形的生坯膜片；

所述导电银浆是掺有钯的银浆料，所述钯与所述银的质量比为（0～0.8）:1。

4.如权利要求3所述的卧式结构的低阻值片式负温度系数热敏电阻制造方法，其特征在于：

所述内电极是多边形片内电极，所述内电极的面积由设定的NTC热敏电阻阻值决定。

Images