CN109671815B - 发光二极管的外延片及其制作方法、发光二极管 - Google Patents

发光二极管的外延片及其制作方法、发光二极管 Download PDF

Info

Publication number
CN109671815B
CN109671815B CN201811352072.7A CN201811352072A CN109671815B CN 109671815 B CN109671815 B CN 109671815B CN 201811352072 A CN201811352072 A CN 201811352072A CN 109671815 B CN109671815 B CN 109671815B
Authority
CN
China
Prior art keywords
layer
blocking layer
type
light emitting
defect blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811352072.7A
Other languages
English (en)
Other versions
CN109671815A (zh
Inventor
张武斌
王坤
周盈盈
曹阳
乔楠
吕蒙普
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811352072.7A priority Critical patent/CN109671815B/zh
Publication of CN109671815A publication Critical patent/CN109671815A/zh
Application granted granted Critical
Publication of CN109671815B publication Critical patent/CN109671815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制作方法、发光二极管,属于光电子制造技术领域。该外延片包括衬底和依次形成在衬底上的AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层,缺陷阻断层为InxAlyGa1‑x‑yN层。由于GaN的晶格常数介于AlN晶格常数与InN晶格常数之间,InxAlyGa1‑x‑yN的晶格常数也介于AlN晶格常数与InN晶格常数之间,因此采用InxAlyGa1‑x‑yN制作缺陷阻断层,可以降低缺陷阻断层与n型层之间的晶格失配,缺陷密度也会随之减少,从而减少因缺陷在发光层产生的非辐射复合中心,提高了发光效率。

Description

发光二极管的外延片及其制作方法、发光二极管
技术领域
本发明涉及光电子制造技术领域,特别涉及一种发光二极管的外延片及其制作方法、发光二极管。
背景技术
LED(Light Emitting Diode,发光二极管)具有体积小、寿命长、功耗低等优点,目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
目前GaN基LED外延片通常包括衬底和在衬底上依次生长的AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层。LED通电后,载流子(包括n型层的电子和p型层的空穴)会向发光层迁移,并在发光层中复合发光。缺陷阻断层为AlGaN层,可以阻断底层缺陷向上延伸。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于制作材料存在晶格失配,在AlGaN层和n型层的界面会产生新的缺陷,这些缺陷会一直延伸到发光层,形成非辐射复合中心,降低发光层的发光效率。
发明内容
本发明实施例提供了一种发光二极管的外延片及其制作方法、发光二极管,能够提高发光层的发光效率。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管的外延片,所述外延片包括衬底和依次形成在所述衬底上的AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层,所述缺陷阻断层为InxAlyGa1-x-yN层,其中,0<x<1,0<y<1,x+y<1。
可选地,所述缺陷阻断层的厚度为7.5nm~8.5nm。
可选地,x和y满足以下条件中的一种:
x和y均为定值;
x和y中的一个为定值,x和y中的另一个沿所述缺陷阻断层的厚度方向渐变;
x和y均沿所述缺陷阻断层的厚度方向渐变。
可选地,0.01<x<0.05,0.05<y<0.25。
可选地,还包括p型电子阻挡层,所述p型电子阻挡层位于所述发光层和所述p型层之间。
另一方面,本发明实施例还提供了一种发光二极管,包括采用如前所述的外延片制成的发光二极管芯片。
又一方面,本发明实施例还提供了一种发光二极管的外延片的制作方法,所述制作方法包括:
提供一衬底;
在所述衬底上依次外延生长AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层,其中,所述缺陷阻断层为InxAlyGa1-x-yN层,其中,0<x<1,0<y<1,x+y<1。
可选地,所述缺陷阻断层的生长温度为850℃~950℃。
可选地,所述缺陷阻断层的生长温度沿所述缺陷阻断层的厚度方向渐变。
可选地,所述缺陷阻断层的生长压力为50torr~150torr。
本发明实施例提供的技术方案带来的有益效果是:通过在u型GaN层和n型层之间形成缺陷阻断层,缺陷阻断层为InxAlyGa1-x-yN层,由于GaN的晶格常数介于AlN晶格常数与InN晶格常数之间,InxAlyGa1-x-yN的晶格常数也介于AlN晶格常数与InN晶格常数之间,因此采用InxAlyGa1-x-yN制作缺陷阻断层,可以降低缺陷阻断层与n型层之间的晶格失配,缺陷密度也会随之减少,从而减少因缺陷在发光层产生的非辐射复合中心,提高了发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图;
图2是本发明实施例提供的一种发光层的结构示意图;
图3是本发明实施例提供的一种发光二极管的外延片的制作方法流程图;
图4是本发明实施例提供的另一种发光二极管的外延片的制作方法的流程图;
图5~11是本发明实施例提供的一种发光二极管的外延片的制备过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图。如图1所示,该外延片包括衬底10和依次形成在衬底10上的AlN缓冲层20、u型GaN层30、缺陷阻断层40、n型层50、应力释放层60、发光层70和p型层80。缺陷阻断层40为InxAlyGa1-x-yN层,其中,0<x<1,0<y<1,x+y<1。
本发明实施例通过在u型GaN层和n型层之间形成缺陷阻断层,缺陷阻断层为InxAlyGa1-x-yN层,由于GaN的晶格常数介于AlN晶格常数与InN晶格常数之间,InxAlyGa1-x-yN的晶格常数也介于AlN晶格常数与InN晶格常数之间,因此采用InxAlyGa1-x-yN制作缺陷阻断层,可以降低缺陷阻断层与n型层之间的晶格失配,缺陷密度也会随之减少,从而减少因缺陷在发光层产生的非辐射复合中心,提高了发光效率。
可选地,衬底10可以为蓝宝石衬底,蓝宝石衬底为一种常用衬底,技术成熟,成本低。在其他实施例中,也可以为Si衬底和SiC衬底。衬底10可以为PSS(Patterned SapphireSubstrate,图形化蓝宝石衬底)。
AlN缓冲层20的厚度可以为1.0~1.5μm。生长的AlN缓冲层20的厚度不同,最终形成的外延层的质量也会不同,若AlN缓冲层20的厚度过薄,则会导致AlN缓冲层20的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,随着AlN缓冲层20厚度的增加,AlN缓冲层20的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若AlN缓冲层20的厚度过厚,则会导致AlN缓冲层20的表面过于致密,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
可选地,u型GaN层30的厚度可以为1.0μm~1.5μm,在本实施例中,u型GaN层30的厚度为1.2μm。当衬底10为PSS时,若u型GaN层30的厚度过小,可能会导致无法填平衬底10的图形,若u型GaN层30的厚度过大,则会延长生长周期,增加原材料的用量。
可选地,缺陷阻断层40的厚度可以为7.5nm~8.5nm。在本实施例中,缺陷阻断层40的厚度为8nm。缺陷阻断层40太薄对减小缺陷阻断层40与n型层50之间的晶格失配作用不明显,缺陷阻断层40太厚则会延长生长周期,增加原材料的用量。
可选地,0.01<x<0.05,0.05<y<0.25。InxAlyGa1-x-yN层中,x和y会影响InxAlyGa1-x-yN的晶格常数,将x设置在0.01~0.05之间,y设置在0.05~0.25之间,可以使缺陷阻断层40的晶格常数与n型层50之间的晶格失配较小,对发光效率的提升有较好的效果。
可选地,x和y均可以为定值。示例性地,x=0.03,y=0.15。即在缺陷阻断层40中的任意位置,In的含量和Al的含量均为恒定的,不随着位置的不同而变化。这样可以方便缺陷阻断层40的制作。
可替代地,也可以x和y中的一个为定值,x和y中的另一个沿缺陷阻断层40的厚度方向渐变。例如,x为恒定,y沿缺陷阻断层40的厚度方向逐渐增加。示例性地,x=0.03,y沿缺陷阻断层40的厚度方向逐渐由0.05增大到0.25。即随着缺陷阻断层40的生长,Al的含量逐渐增大,而In的含量保持不变。或者,也可以y为恒定,x沿缺陷阻断层40的厚度方向逐渐增加。示例性地,y=0.15,x沿缺陷阻断层40的厚度方向逐渐由0.01增大到0.05。即随着缺陷阻断层40的生长,In的含量逐渐增大,而Al的含量保持不变。此外,还可以x和y均沿缺陷阻断层40的厚度方向渐变。示例性地,x沿缺陷阻断层40的厚度方向逐渐由0.01增大到0.05,y沿缺陷阻断层40的厚度方向逐渐由0.05增大到0.25。即随着缺陷阻断层40的生长,In的含量逐渐增大,Al的含量也逐渐增大。在缺陷阻断层40中,In的含量增加会增大InxAlyGa1-x-yN的晶格常数,Al的含量增大则会减小InxAlyGa1-x-yN的晶格常数,例如在极限情况下,InN(可以视为x值为1,y值为0)的晶格常数a=3.548,c=5.76,AlN(可以视为x值为0,y值为1)的晶格常数a=3.112,c=4.982,GaN(可以视为x值为0,y值为0)的晶格常数a=3.189,c=5.185。通过将Al和In中的至少一个的含量设置为沿缺陷阻断层40的厚度方向渐变,使InxAlyGa1-x-yN的晶格常数逐渐变化,这样能够使在外延片厚度方向上,不同层结构之间的晶格常数变化更平缓,有利于减小晶格失配,降低缺陷密度。
可选地,n型层50为n型GaN层,n型层50的厚度可以为1.0μm~1.8μm,在本实施例中,n型层50的厚度为1.5μm。n型层50的厚度如果过小,则无法达到作为掺杂层的效果,n型层50的厚度如果过大,不仅会延长生长周期,而且还会增加原材料的用量。
n型层50中的Si的掺杂浓度可以为1019~9×1019cm-3
如图1所示,应力释放层60可以包括交替层叠的InGaN层61和GaN层62。InGaN层61的层数和GaN层62的层数均可以为3~10层(图1中仅示例性地示出了其中的2层InGaN层61和2层GaN层62),其中,直接生长在n型层50上的为一层InGaN层61。通过多层InGaN层61和多层GaN层62的交替层叠,可以逐渐降低外延片中的应力,有利于后续发光层的生长,提高最终的外延片的晶体质量。
可选地,应力释放层60的厚度可以为50nm~200nm。其中,GaN层62的厚度可以大于InGaN层61。例如InGaN层61的厚度可以为15nm,GaN层62的厚度可以为45nm。这里InGaN层61和GaN层62的厚度均仅为示例,在实际设置时,也可以设置为其他厚度。
图2是本发明实施例提供的一种发光层的结构示意图,如图2所示,发光层70可以包括交替层叠的10~15个周期的InGaN层71和GaN层72,其中,InGaN层71的厚度可以为2nm~4nm,GaN层72的厚度可以为9nm~16nm。一层InGaN层71和一层GaN层72的厚度之和可以为13nm~18nm。本实施例中,InyGa1-yN层71的厚度为3nm,GaN层72的厚度为11nm。
需要说明的是,图2中所示出的InGaN层71和GaN层72的层数仅为示意,并不用以限制其各自的层数。
可选地,该外延片还可以包括p型电子阻挡层90,p型电子阻挡层90位于发光层70和p型层80之间。p型电子阻挡层90可以是GaN/AlGaN的超晶格结构。p型电子阻挡层90可以包括多层GaN层和多层AlGaN层,GaN层的层数均可以为10~15层,示例性地,p型电子阻挡层90包括12层GaN层和12层AlGaN层构成的GaN/AlGaN的超晶格结构。
可选地,p型层80可以是p型GaN层,p型层80的厚度可以为100nm~500nm,在本实施例中,p型层80的厚度为200nm。若p型层80过薄,会导致载流子数过少,正向电压过高;若p型层80过厚,会增加p型层80对光线的吸收,降低LED的亮度。
本发明实施例还提供了一种发光二极管,该发光二极管包括如图1所示的外延片制成的发光二极管芯片。
图3是本发明实施例提供的一种发光二极管的外延片的制作方法流程图,用于制作如图1所示的外延片,如图3所示,该制作方法包括:
S11:提供一衬底。
本实施例中,选用蓝宝石衬底。优选为PSS。
S12:在衬底上依次外延生长AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层。
其中,其中,缺陷阻断层为InxAlyGa1-x-yN层,0<x<1,0<y<1,x+y<1。
本发明实施例通过在u型GaN层和n型层之间形成缺陷阻断层,缺陷阻断层为InxAlyGa1-x-yN层,由于GaN的晶格常数介于AlN晶格常数与InN晶格常数之间,InxAlyGa1-x-yN的晶格常数也介于AlN晶格常数与InN晶格常数之间,因此采用InxAlyGa1-x-yN制作缺陷阻断层,可以降低缺陷阻断层与n型层之间的晶格失配,缺陷密度也会随之减少,从而减少因缺陷在发光层产生的非辐射复合中心,提高了发光效率。
图4是本发明实施例提供的另一种发光二极管的外延片的制作方法的流程图,下面结合附图5~11对图4提供的制作方法进行详细说明:
S21:提供一衬底。
实现时,该衬底可以是蓝宝石衬底,蓝宝石衬底是一种常见的衬底,技术成熟,成本低。优选为PSS。
在步骤S21中,可以对蓝宝石衬底进行预处理,具体可以包括在氢气气氛中对蓝宝石衬底进行退火8分钟,退火温度为1000~1200℃,再对蓝宝石衬底进行氮化处理。
S22:在衬底上外延生长AlN缓冲层。
如图5所示,在衬底10上生长有AlN缓冲层20。
其中,AlN缓冲层20的厚度可以为1.0~1.5μm。生长的AlN缓冲层20的厚度不同,最终形成的外延层的质量也会不同,若AlN缓冲层20的厚度过薄,则会导致AlN缓冲层20的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,随着AlN缓冲层20厚度的增加,AlN缓冲层20的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若AlN缓冲层20的厚度过厚,则会导致AlN缓冲层20的表面过于致密,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
S23:在AlN缓冲层上生长u型GaN层。
如图6所示,在AlN缓冲层20上生长有u型GaN层30。u型GaN层30的厚度可以为1.0μm~1.5μm,在本实施例中,u型GaN层30的厚度为1.2μm。
u型GaN层30的生长温度可以为1080~1120℃,生长压力可以为100torr~500torr。本实施例中,u型GaN层30的生长温度为1100℃,生长压力为300torr。
S24:在u型GaN层上生长缺陷阻断层。
如图7所示,在u型GaN层30上生长有缺陷阻断层40。
缺陷阻断层40的厚度可以为7.5nm~8.5nm,本实施例中,u型GaN层30上生长有厚度为8nm的缺陷阻断层40。
缺陷阻断层40可以在高温低压环境下生长。
具体地,缺陷阻断层40的生长温度可以为850℃~950℃,生长压力可以为50torr~150torr。采用高温低压环境生长缺陷阻断层40,有利于Al和In的并入,从而有利于缺陷阻断层40的生长,且较低的压力有利于缺陷阻断层40的二维生长。在本实施例中,缺陷阻断层40的生长温度为930℃,生长压力为100torr。
可选地,缺陷阻断层40的生长温度可以沿缺陷阻断层40的厚度方向渐变。例如,随着生长的进行,缺陷阻断层40的生长温度可以逐渐升高,示例性地,随着生长的进行,缺陷阻断层40的生长温度可以从860℃逐渐升高到930℃。缺陷阻断层40中x和y均可以为定值,但也可以x和y中的一个为定值,x和y中的另一个沿缺陷阻断层40的厚度方向渐变,或者x和y均沿缺陷阻断层40的厚度方向渐变。缺陷阻断层40中Al和In的含量可能会变化,采用渐变的温度更有利于缺陷阻断层40的生长。
S25:在缺陷阻断层上生长n型层。
如图8所示,在缺陷阻断层40上生长有n型层50。
实现时,n型层50为n型GaN层,n型层50的厚度可以为1.0μm~1.8μm,在本实施例中,n型层50的厚度为1.5μm。n型层50中的Si的掺杂浓度可以为1019~9×1019cm-3
n型层50的生长温度可以为1050~1100℃,生长压力可以为100torr~500torr。
需要说明的是,n型层50还可以采用其他掺杂,例如Ge。
S26:在n型层上生长应力释放层。
如图9所示,在n型层50上生长有应力释放层60。
应力释放层60可以包括交替层叠的InGaN层61和GaN层62。InGaN层61的层数和GaN层62的层数均可以为3~10层(图9中仅示例性地示出了其中的2层InGaN层61和2层GaN层62),其中,直接生长在n型层50上的为一层InGaN层61。通过多层InGaN层61和多层GaN层62的交替层叠,可以逐渐降低外延片中的应力,有利于后续发光层的生长,提高最终的外延片的晶体质量。
InGaN层61和GaN层62的生长温度均可以为830~870℃,本实施例中,InGaN层61和GaN层62的生长温度均控制在850℃。
S27:在应力释放层上生长发光层。
如图10所示,在应力释放层60上生长有发光层70。
具体地,发光层70可以包括交替层叠的10~15个周期的InGaN层71和GaN层72。
可选地,InGaN层71的厚度可以为2nm~4nm,GaN层72的厚度可以为9nm~16nm。一层InGaN层71和一层GaN层72的厚度之和可以为13nm~18nm。本实施例中,InGaN层71的厚度为3nm,GaN层72的厚度为11nm。
实现时,InGaN层71的生长温度可以为780~820℃,生长压力可以为100~500torr。GaN层72的生长温度可以为910~950℃,生长压力可以为100~500torr。在本实施例中,InGaN层71的生长温度设置为800℃,GaN层72的生长温度设置为930℃,InGaN层71和GaN层72的生长压力均为300torr。
需要说明的是,图10中所示出的InGaN层71和GaN层72的层数仅为示意,并不用以限制其各自的层数。
S28:在发光层上生长p型电子阻挡层。
参照图11,在发光层70上生长有p型电子阻挡层90。
可选地,p型电子阻挡层90可以是GaN/AlGaN的超晶格结构。p型电子阻挡层90可以包括多层GaN层和多层AlGaN层,GaN层的层数均可以为10~15层,示例性地,p型电子阻挡层90包括12层GaN层和12层AlGaN层构成的GaN/AlGaN的超晶格结构。
p型电子阻挡层90的生长温度可以为850~1080℃,生长压力可以为200~500torr。
S29:在p型电子阻挡层上生长p型层。
参照图1,在p型电子阻挡层90上生长有p型层80。p型层80可以是p型GaN层,p型层80的厚度可以为100nm~500nm。
p型层80的生长温度可以为850~1080℃,生长压力可以为100~300torr。
在完成步骤S29后可以对外延片进行后续加工,以完成LED芯片的制作。
在具体实现时,本发明实施例可以采用金属有机化合物化学气相沉淀(Metal-Organic Chemical Vapor Deposition,简称MOCVD)的方法,以三甲基(或三乙基)镓作为镓源,高纯NH3作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂选用硅烷,p型掺杂选用二茂镁。可以采用金属有机化学气相沉积设备,例如北方华创磁控溅射PVD,型号iTopA230的设备,或者其他设备完成外延片的生长。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种发光二极管的外延片,其特征在于,所述外延片包括衬底和依次形成在所述衬底上的AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层,所述缺陷阻断层为InxAlyGa1-x-yN层,所述缺陷阻断层的厚度为7.5nm~8.5nm,其中,0.01<x<0.05,0.05<y<0.25,x和y满足以下条件中的一种:
x为定值,y沿所述缺陷阻断层的厚度方向渐变;
x和y均沿所述缺陷阻断层的厚度方向渐变。
2.根据权利要求1所述的外延片,其特征在于,还包括p型电子阻挡层,所述p型电子阻挡层位于所述发光层和所述p型层之间。
3.一种发光二极管,其特征在于,包括采用如权利要求1或2所述的外延片制成的发光二极管芯片。
4.一种发光二极管的外延片的制作方法,其特征在于,所述制作方法包括:
提供一衬底;
在所述衬底上依次外延生长AlN缓冲层、u型GaN层、缺陷阻断层、n型层、应力释放层、发光层和p型层,其中,所述缺陷阻断层为InxAlyGa1-x-yN层,所述缺陷阻断层的厚度为7.5nm~8.5nm,其中,0.01<x<0.05,0.05<y<0.25,x和y满足以下条件中的一种:
x为定值,y沿所述缺陷阻断层的厚度方向渐变;
x和y均沿所述缺陷阻断层的厚度方向渐变。
5.根据权利要求4所述的制作方法,其特征在于,所述缺陷阻断层的生长温度为850℃~950℃。
6.根据权利要求4所述的制作方法,其特征在于,所述缺陷阻断层的生长温度沿所述缺陷阻断层的厚度方向渐变。
7.根据权利要求4~6任一项所述的制作方法,其特征在于,所述缺陷阻断层的生长压力为50torr~150torr。
CN201811352072.7A 2018-11-14 2018-11-14 发光二极管的外延片及其制作方法、发光二极管 Active CN109671815B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811352072.7A CN109671815B (zh) 2018-11-14 2018-11-14 发光二极管的外延片及其制作方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811352072.7A CN109671815B (zh) 2018-11-14 2018-11-14 发光二极管的外延片及其制作方法、发光二极管

Publications (2)

Publication Number Publication Date
CN109671815A CN109671815A (zh) 2019-04-23
CN109671815B true CN109671815B (zh) 2021-04-06

Family

ID=66141704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811352072.7A Active CN109671815B (zh) 2018-11-14 2018-11-14 发光二极管的外延片及其制作方法、发光二极管

Country Status (1)

Country Link
CN (1) CN109671815B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906574A (zh) * 2019-06-10 2022-01-07 苏州晶湛半导体有限公司 半导体结构和半导体结构的制备方法
CN113270525A (zh) * 2021-04-30 2021-08-17 广东德力光电有限公司 一种绿光外延结构的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476754B2 (ja) * 2000-07-28 2003-12-10 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
CN201667345U (zh) * 2010-04-23 2010-12-08 山东华光光电子有限公司 一种适合激光剥离的大功率GaN基LED外延结构
CN102522471A (zh) * 2011-12-29 2012-06-27 湘能华磊光电股份有限公司 Led外延片
CN103337571B (zh) * 2013-06-07 2016-08-10 合肥彩虹蓝光科技有限公司 改善GaN基外延片内波长集中度的外延结构及生长方法
CN105428482B (zh) * 2015-12-30 2018-09-11 厦门市三安光电科技有限公司 一种led外延结构及制作方法

Also Published As

Publication number Publication date
CN109671815A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
CN108091740B (zh) 一种发光二极管外延片及其制造方法
CN109873061B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN108110098B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN107195739B (zh) 一种发光二极管及其制造方法
CN109920896B (zh) 氮化镓基发光二极管外延片及其制造方法
CN115799416A (zh) 一种深紫外发光二极管外延片及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN114597293B (zh) 发光二极管外延片及其制备方法
CN114792749A (zh) 一种GaN基发光二极管外延片及其制备方法
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN109671815B (zh) 发光二极管的外延片及其制作方法、发光二极管
CN115312643A (zh) 一种具有插入层的led外延片及其制备方法
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN112802929A (zh) 发光二极管的外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant