CN109659282A - 一种封装结构及封装方法 - Google Patents

一种封装结构及封装方法 Download PDF

Info

Publication number
CN109659282A
CN109659282A CN201710942440.2A CN201710942440A CN109659282A CN 109659282 A CN109659282 A CN 109659282A CN 201710942440 A CN201710942440 A CN 201710942440A CN 109659282 A CN109659282 A CN 109659282A
Authority
CN
China
Prior art keywords
metal
wiring layer
chip
cmos image
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710942440.2A
Other languages
English (en)
Inventor
何志宏
林正忠
林章申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710942440.2A priority Critical patent/CN109659282A/zh
Publication of CN109659282A publication Critical patent/CN109659282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种封装结构及封装方法，所述封装结构包括：重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，所述重新布线层包括介质层以及金属布线层；金属凸块，所述金属凸块形成于所述重新布线层第一面上；CMOS图像传感器芯片与逻辑芯片，所述CMOS图像传感器芯片及所述逻辑芯片正面具有金属焊点，所述金属焊点装设于所述重新布线层第二面上与所述重新布线层实现相互之间的电连接；封装材料，形成于所述重新布线层的第二面上，所述CMOS图像传感器芯片背面裸露于所述封装材料；本发明封装结构具有封装体积小，组装工艺简单，封装费用低，且不需要外部连线从而提高结构的稳定性，同时提高最终器件结构的成品率。

Description

一种封装结构及封装方法
技术领域
本发明涉及一种半导体封装领域，特别是涉及一种集成CMOS图像传感器与逻辑芯片的晶圆级封装结构及封装方法。
背景技术
CMOS(Complementary Metal-Oxide Semiconductor)中文的全称为互补氧化金属半导体，是用于记录光线变化的元件，是最常用的感光器件之一，CMOS被称之为数码相机的大脑。
数码相机的本质，从专业的角度来看，就是把光能转化为信息储存起来。大致分为以下三个流程：成像→光电转换→记录，即镜头拍摄主体反射的光线通过镜头进入相机后聚焦，形成清晰图像，图像落在CMOS光电器材上，通过光电转换形成电信号，然后把信号记录在磁带或储存卡上。而光电转换的核心部件是传感器，传感器的作用就是把传到它身上的不同强度的光线进行光电转换，转换成电压信息最终生成我们想要的数字图片。
CMOS图像传感器(CMOS image sensor)分正面照明类型和背面照明类型两种。背面照明类型最大的优化之处在于将元件内部的结构改变了，其将感光层的元件调转方向，让光能从背面直射进去，避免了传统CMOS图像传感器结构中，光线会受到微透镜和光电二极管之间的电路和晶体管的影响，从而显著提高光的效能，大大改善低光照条件下的拍摄效果。
因此，CMOS图像传感器芯片，通常需要搭配逻辑芯片集成使用，现有的制作方法是将单独封装好的CMOS图像传感器芯片通过外部连线与逻辑芯片进行电性连接。这种封装方法使得器件的体积较大，组装工艺过程较为复杂，单独封装费用高，且需要外部连线使得结构的稳定性大大降低，严重影响最终器件结构的成品率。
基于以上所述，提供一种可以有效集成CMOS图像传感器芯片及逻辑芯片，并有效降低封装结构体积、简化封装工艺、降低成本以及提高器件稳定性，且具有高成品率的封装结构及封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种封装结构及封装方法，用于解决现有技术中CMOS图像传感器芯片及逻辑芯片的封装体积较大，器件稳定性低以及产品良率较低的问题。
为实现上述目的及其他相关目的，本发明提供一种封装结构，所述封装结构包括：
重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，所述重新布线层包括介质层以及金属布线层；
金属凸块，所述金属凸块形成于所述重新布线层第一面上；
CMOS图像传感器芯片与逻辑芯片，所述CMOS图像传感器芯片及所述逻辑芯片正面具有金属焊点，所述金属焊点装设于所述重新布线层第二面上与所述重新布线层实现相互之间的电连接；
封装材料，形成于所述重新布线层的第二面上，所述CMOS图像传感器芯片背面裸露于所述封装材料。
优选地，所述介质层的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述重新布线层包括N层金属布线层，N≥1。
优选地，所述金属凸块包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
优选地，所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
优选地，所述CMOS图像传感器芯片包括前照式、背照式CMOS图像传感器芯片中的一种或两种以上组合。
优选地，所述背照式CMOS图像传感器芯片自上而下包括玻璃层、微透镜、彩色滤光镜、光电二极管和电路层。
优选地，所述金属焊点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
优选地，所述CMOS图像传感器芯片和所述逻辑芯片均与所述重新布线层之间具有间隙，所述间隙中形成有保护层，所述保护层填充所述间隙，所述保护层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
本发明还提供一种封装方法，所述封装方法包括：
1)提供晶圆级硅衬底；
2)于所述晶圆级硅衬底上形成重新布线层，所述重新布线层包括介质层以及金属布线层；
3)提供CMOS图像传感器芯片及逻辑芯片，所述CMOS图像传感器芯片及所述逻辑芯片正面具有金属焊点；
4)将所述CMOS图像传感器芯片及所述逻辑芯片正面朝下粘附于所述重新布线层第二面上；
5)采用封装材料对所述CMOS图像传感器芯片及所述逻辑芯片进行封装，所述CMOS图像传感器芯片背面裸露于所述封装材料；
6)去除所述晶圆级硅衬底；
7)于所述重新布线层第一面的金属布线层上形成金属凸块；
8)切割所述步骤7)中产生的晶圆级封装结构，得到多个集成有所述CMOS图像传感器芯片及所述逻辑芯片的封装结构。
优选地，步骤2)中制作所述重新布线层包括步骤：
2-1)采用化学气相沉积工艺或物理气相沉积工艺于所述硅衬底表面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
2-2)采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
优选地，步骤3)中所述CMOS图像传感器芯片包括前照式、背照式CMOS图像传感器芯片中的一种或两种以上组合。
优选地，所述正面具有金属焊点的背照式CMOS图像传感器芯片制作步骤包括：
①提供晶圆级感应芯片及衬底，将所述晶圆级感应芯片固定于所述衬底上；
②于所述晶圆级感应芯片中形成光电二极管并减薄所述晶圆级感应芯片；
③于所述晶圆级感应芯片上表面形成彩色滤光镜及微透镜；
④于所述微透镜上方形成玻璃层；
⑤去除所述晶圆级衬底；
⑥于背照式CMOS图像传感器芯片晶圆正面形成金属焊点；
⑦切割步骤⑥中产生的晶圆级芯片，得到所述具有金属焊点的背照式CMOS图像传感器芯片。
优选地，步骤5)中采用封装材料封装所述图像传感器芯片及所述逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
优选地，步骤7)中所述金属凸块的制作方法包括步骤：
a)采用电镀法于所述金属布线层表面形成所述焊料凸点或形成金属柱及焊料凸点；
b)采用高温回流工艺形成所述金属凸块。
如上所述，本发明的一种封装结构及封装方法，具有以下有益效果：本发明采用晶圆级封装方法，在一次封装过程中得到多个集成所述CMOS图像传感器芯片及所述逻辑芯片的封装结构；采用重新布线层实现所述CMOS图像传感器芯片及所述逻辑芯片与所述重新布线层之间的电连接；该封装结构具有封装体积小，组装工艺简单，封装费用低，且不需要外部连线从而提高结构的稳定性，同时提高最终器件结构的成品率。
附图说明
图1～图6显示为本发明的集成CMOS图像传感器芯片及逻辑芯片的封装方法各步骤所呈现的结构示意图。
元件标号说明
100 晶圆级硅衬底
200 重新布线层
201 介质层
202 金属布线层
300 CMOS图像传感器芯片
400 逻辑芯片
500 金属焊点
600 封装材料
700 金属凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图6所示，本实施例提供一种封装方法，所述封装方法包括步骤：
如图1所示，首先进行步骤1)，提供晶圆级硅衬底100。
如图2所示，进行步骤2)，于所述晶圆级硅衬底100上形成重新布线层200，所述重新布线层200包括介质层201以及金属布线层202。
作为示例，步骤2)中制作所述重新布线层200包括步骤：
进行步骤2-1)，采用化学气相沉积工艺或物理气相沉积工艺于所述晶圆级硅衬底100表面形成介质层201，并对所述介质层201进行刻蚀形成图形化的介质层201。
作为示例，所述介质层201的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层201选用为氧化硅。
进行步骤2-2)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层201表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层202。
作为示例，所述金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层202的材料选用为铜。
作为示例，所述重新布线层200包括N层金属布线层202，N≥1。依据连线需求，通过对各介质层201进行图形化或者制作通孔实现各层金属布线层202之间的互连，以实现不同功能的连线需求。
如图3所示，进行步骤3)，提供CMOS图像传感器芯片300及逻辑芯片400，所述CMOS图像传感器芯片300及所述逻辑芯片400正面具有金属焊点500。
作为示例，所述CMOS图像传感器芯片300包括前照式、背照式CMOS图像传感器芯片中的一种或两种以上组合。在本实施例中，所述CMOS图像传感器芯片300选用为背照式CMOS图像传感器芯片。背照式CMOS图像传感器芯片较之前照式CMOS图像传感器芯片其光电二极管可以接收到更多光线(开口率更大)，使CMOS图像传感器具有更高灵敏度和信噪比，改善成像质量；配套电路无需再和光电二极管争抢面积，更大规模的电路有助于提高速度，实现超高速连拍、超高清短片拍摄等功能。
作为示例，所述正面具有金属焊点的背照式CMOS图像传感器芯片制作步骤包括：
①提供晶圆级感应芯片及衬底，将所述晶圆级感应芯片固定于所述衬底上；
②于所述晶圆级感应芯片中形成光电二极管并减薄所述晶圆级感应芯片；
③于所述晶圆级感应芯片上表面形成彩色滤光镜及微透镜；
④于所述微透镜上方形成玻璃层；
⑤去除所述晶圆级衬底；
⑥于背照式CMOS图像传感器芯片晶圆正面形成金属焊点；
⑦切割步骤⑥中产生的晶圆级芯片，得到所述具有金属焊点的背照式CMOS图像传感器芯片。
作为示例，步骤①中所述晶圆级感应芯片背面涂覆有起粘合作用的金属薄膜或金属粘合胶，包括紫外固化胶，所述晶圆级感应芯片通过所述金属薄膜或金属粘合胶临时粘贴于所述衬底上。步骤④中于所述微透镜上方形成玻璃层的方法包括粘合及焊接。其他步骤为本领域常规技术手段此处不再赘述。
作为示例，所述金属焊点500包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。本实施例中，所述金属焊点500选用为锡球。
具体的，具有金属焊点500的所述逻辑芯片400制作方法包括步骤：
步骤a)采用电镀法于逻辑芯片晶圆背面形成锡球；
步骤b)采用高温回流工艺形成所述金属焊点500；
步骤c)对具有金属焊点500的逻辑芯片晶圆进行切割，形成具有金属焊点500的所述逻辑芯片400。
如图3所示，接着进行步骤4)，将所述CMOS图像传感器芯片300及所述逻辑芯片400正面朝下粘附于所述重新布线层200第二面上。
具体的，步骤4)还包括填充保护层于所述CMOS图像传感器芯片300及所述逻辑芯片400与所述重新布线层200之间的间隙的步骤，所述保护层填充所述间隙。
具体的，所述保护层材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。包括点胶或者模压的方式形成于所述CMOS图像传感器芯片300及所述逻辑芯片400与所述重新布线层200之间的间隙。所述保护层可有效保护所述CMOS图像传感器芯片300及所述逻辑芯片400，例如，可以防止水汽等进入所述CMOS图像传感器芯片300及所述逻辑芯片400，同时，可以作为如撞击等的缓冲结构。本实施例中，采用后续填充的封装材料填充所述间隙，起到保护层的作用。
如图4所示，接着进行步骤5)，采用封装材料600对所述CMOS图像传感器芯片300及所述逻辑芯片400进行封装，所述CMOS图像传感器芯片300背面裸露于所述封装材料600。
具体的，所述封装材料600包括聚酰亚胺、硅胶以及环氧树脂中的一种。采用封装材料600封装所述CMOS图像传感器芯片300及所述逻辑芯片400的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种
如图5所示，接着进行步骤6)，去除所述晶圆级硅衬底100。
具体的，去除所述晶圆级硅衬底100的方法为研磨方式。露出所述重新布线层200第一面的金属布线层201。所述研磨的具体方法为本领域技术人员所熟知，此处不再赘述。
如图6所示，接着进行步骤7)，于所述重新布线层200第一面的金属布线层201上形成金属凸块700。
具体的，所述金属凸块700包括焊料凸点；或者所述金属凸块700包括金属柱以及位于金属柱上方的焊料凸点。所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
具体的，步骤7)所述金属凸块700的制作方法包括步骤：
a)采用电镀法于所述金属布线层201表面形成所述焊料凸点或形成金属柱及焊料凸点；
b)采用高温回流工艺形成所述金属凸块700。
如图6所示，接着进行步骤8)切割所述步骤7)中产生的晶圆级封装结构，得到多个集成有所述CMOS图像传感器芯片300及所述逻辑芯片400的封装结构。
具体的，所述切割的具体方法为本领域技术人员所熟知，此处不再赘述。
如图6所示，本实施例还提供一种封装结构，所述封装结构包括：重新布线层200、金属凸块700、CMOS图像传感器芯片300与逻辑芯片400及封装材料600，其中：所述重新布线层200包括第一面以及与所述第一面相对的第二面，所述重新布线层200包括介质层201以及金属布线层202；所述金属凸块700形成于所述重新布线层200第一面上；所述CMOS图像传感器芯片300及所述逻辑芯片400正面具有金属焊点500，所述金属焊点500装设于所述重新布线层200第二面上与所述重新布线层200实现相互之间的电连接；所述封装材料600形成于所述重新布线层200的第二面上，所述CMOS图像传感器芯片300背面裸露于所述封装材料600。
具体的，所述介质层201的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
具体的，所述重新布线层200包括N层金属布线层202，N≥1。
具体的，所述金属凸块700包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
具体的，所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
具体的，所述CMOS图像传感器芯片300包括前照式、背照式CMOS图像传感器芯片中的一种或两种以上组合。
具体的，所述背照式CMOS图像传感器芯片自上而下包括玻璃层、微透镜、彩色滤光镜、光电二极管和电路层。
具体的，所述金属焊点500的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
具体的，所述CMOS图像传感器芯片300和所述逻辑芯片400均与所述重新布线层200之间具有间隙，所述间隙中形成有保护层，所述保护层填充所述间隙，所述保护层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
具体的，所述封装材料600包括聚酰亚胺、硅胶以及环氧树脂中的一种。
综上所述，本发明的一种封装结构及封装方法具有以下有益效果：本发明采用晶圆级封装方法，在一次封装过程中得到多个集成所述CMOS图像传感器芯片与所述逻辑芯片的封装结构；采用重新布线层实现所述CMOS图像传感器芯片及所述逻辑芯片与所述重新布线层之间的电连接；该封装结构具有封装体积小，组装工艺简单，封装费用低，且不需要外部连线从而提高结构的稳定性，同时提高最终器件结构的成品率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种封装结构，其特征在于，所述封装结构包括：
重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，所述重新布线层包括介质层以及金属布线层；
金属凸块，所述金属凸块形成于所述重新布线层第一面上；
CMOS图像传感器芯片与逻辑芯片，所述CMOS图像传感器芯片及所述逻辑芯片正面具有金属焊点，所述金属焊点装设于所述重新布线层第二面上与所述重新布线层实现相互之间的电连接；
封装材料，形成于所述重新布线层的第二面上，所述CMOS图像传感器芯片背面裸露于所述封装材料。
2.根据权利要求1所述的封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
3.根据权利要求1所述的封装结构，其特征在于：所述重新布线层包括N层金属布线层，N≥1。
4.根据权利要求1所述的封装结构，其特征在于：所述金属凸块包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
5.根据权利要求4所述的封装结构，其特征在于：所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
6.根据权利要求1所述的封装结构，其特征在于：所述CMOS图像传感器芯片包括前照式、背照式CMOS图像传感器芯片中的一种或两种以上组合。
7.根据权利要求6所述的封装结构，其特征在于：所述背照式CMOS图像传感器芯片自上而下包括玻璃层、微透镜、彩色滤光镜、光电二极管和电路层。
8.根据权利要求1所述的封装结构，其特征在于：所述金属焊点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
9.根据权利要求1所述的封装结构，其特征在于：所述CMOS图像传感器芯片和所述逻辑芯片均与所述重新布线层之间具有间隙，所述间隙中形成有保护层，所述保护层填充所述间隙，所述保护层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
10.根据权利要求1所述的封装结构，其特征在于：所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
11.一种封装方法，其特征在于，所述封装方法包括：
1)提供晶圆级硅衬底；
2)于所述晶圆级硅衬底上形成重新布线层，所述重新布线层包括介质层以及金属布线层；
3)提供CMOS图像传感器芯片及逻辑芯片，所述CMOS图像传感器芯片及所述逻辑芯片正面具有金属焊点；
4)将所述CMOS图像传感器芯片及所述逻辑芯片正面朝下粘附于所述重新布线层第二面上；
5)采用封装材料对所述CMOS图像传感器芯片及所述逻辑芯片进行封装，所述CMOS图像传感器芯片背面裸露于所述封装材料；
6)去除所述晶圆级硅衬底；
7)于所述重新布线层第一面的金属布线层上形成金属凸块；
8)切割所述步骤7)中产生的晶圆级封装结构，得到多个集成有所述CMOS图像传感器芯片与所述逻辑芯片的封装结构。
12.根据权利要求11所述的封装方法，其特征在于：步骤2)中制作所述重新布线层包括步骤：
2-1)采用化学气相沉积工艺或物理气相沉积工艺于所述硅衬底表面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
2-2)采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
13.根据权利要求11所述的封装方法，其特征在于：步骤3)中所述CMOS图像传感器芯片包括前照式、背照式CMOS图像传感器芯片中的一种或两种以上组合。
14.根据权利要求11与13所述的封装方法，其特征在于：所述正面具有金属焊点的背照式CMOS图像传感器芯片制作步骤包括：
①提供晶圆级感应芯片及衬底，将所述晶圆级感应芯片固定于所述衬底上；
②于所述晶圆级感应芯片中形成光电二极管并减薄所述晶圆级感应芯片；
③于所述晶圆级感应芯片上表面形成彩色滤光镜及微透镜；
④于所述微透镜上方形成玻璃层；
⑤去除所述晶圆级衬底；
⑥于背照式CMOS图像传感器芯片晶圆正面形成金属焊点；
⑦切割步骤⑥中产生的晶圆级芯片，得到所述具有金属焊点的背照式CMOS图像传感器芯片。
15.根据权利要求11所述的封装方法，其特征在于：步骤5)中采用封装材料封装所述图像传感器芯片及所述逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
16.根据权利要求11所述的封装方法，其特征在于：步骤7)中所述金属凸块的制作方法包括步骤：
a)采用电镀法于所述金属布线层表面形成所述焊料凸点或形成金属柱及焊料凸点；
b)采用高温回流工艺形成所述金属凸块。
CN201710942440.2A 2017-10-11 2017-10-11 一种封装结构及封装方法 Pending CN109659282A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710942440.2A CN109659282A (zh) 2017-10-11 2017-10-11 一种封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710942440.2A CN109659282A (zh) 2017-10-11 2017-10-11 一种封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN109659282A true CN109659282A (zh) 2019-04-19

Family

ID=66109618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710942440.2A Pending CN109659282A (zh) 2017-10-11 2017-10-11 一种封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN109659282A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087738A (ko) * 2005-05-24 2005-08-31 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN106981467A (zh) * 2017-05-15 2017-07-25 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN107146778A (zh) * 2017-06-30 2017-09-08 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN207250494U (zh) * 2017-10-11 2018-04-17 中芯长电半导体（江阴）有限公司 一种封装结构
CN109560091A (zh) * 2017-09-27 2019-04-02 中芯长电半导体（江阴）有限公司 一种封装结构及封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087738A (ko) * 2005-05-24 2005-08-31 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN106981467A (zh) * 2017-05-15 2017-07-25 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN107146778A (zh) * 2017-06-30 2017-09-08 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN109560091A (zh) * 2017-09-27 2019-04-02 中芯长电半导体（江阴）有限公司 一种封装结构及封装方法
CN207250494U (zh) * 2017-10-11 2018-04-17 中芯长电半导体（江阴）有限公司 一种封装结构

Similar Documents

Publication Publication Date Title
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN103515252B (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
CN103000648B (zh) 大芯片尺寸封装及其制造方法
CN107579049A (zh) 半导体封装及其制造方法
WO2015176601A1 (zh) 图像传感器结构及其封装方法
CN105140253B (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN105185795A (zh) 使用晶片级封装的光传感器
CN103681702A (zh) 用于传感器模块的方法和装置
US10243014B2 (en) System-in-package image sensor
JP2010283380A (ja) 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
CN103000649A (zh) 一种cmos图像传感器封装结构及其制造方法
KR20080035387A (ko) 이미지 센서용 칩 패키지 및 그 제조방법
US20130292786A1 (en) Integrated optical sensor module
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
CN109274876A (zh) 感光组件及其封装方法、镜头模组、电子设备
CN207250494U (zh) 一种封装结构
KR20190072319A (ko) 팬-아웃 센서 패키지
CN105097862A (zh) 影像传感器封装结构及其封装方法
JP2001185657A (ja) 半導体パッケージ及びその製造方法
CN102938410A (zh) 一种cmos图像传感器制造方法
CN101996898A (zh) Cmos图像传感器及其制造方法
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN105070732A (zh) 高像素影像传感器封装结构及其制作方法
CN109560091A (zh) 一种封装结构及封装方法
CN204905258U (zh) 影像传感器封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information