CN109643562A - 每cpu插座具有附加存储器模块插槽的扩展平台 - Google Patents

每cpu插座具有附加存储器模块插槽的扩展平台 Download PDF

Info

Publication number
CN109643562A
CN109643562A CN201780053620.3A CN201780053620A CN109643562A CN 109643562 A CN109643562 A CN 109643562A CN 201780053620 A CN201780053620 A CN 201780053620A CN 109643562 A CN109643562 A CN 109643562A
Authority
CN
China
Prior art keywords
memory
printed circuit
circuit board
dimm
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780053620.3A
Other languages
English (en)
Other versions
CN109643562B (zh
Inventor
B·奎尔巴赫
P·D·沃格特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109643562A publication Critical patent/CN109643562A/zh
Application granted granted Critical
Publication of CN109643562B publication Critical patent/CN109643562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185—Mounting of expansion boards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716—Coupling device provided on the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Abstract

描述了包括被配置为接纳CPU和存储器模块的印刷电路板的电子装置和方法。一种设备包括印刷电路板，所述印刷电路板包括安置于第一组和第二组双列直插式存储器模块(DIMM)之间的第一CPU。所述印刷电路板还包括第二行元件，所述第二行元件包括安置于第三组和第四组DIMM之间的第二CPU。所述设备还包括具有第五组DIMM的第三行元件，其中，所述第二行元件安置于所述第一行元件和所述第三行元件之间。还描述了其他实施例并要求对其予以保护。

Description

每CPU插座具有附加存储器模块插槽的扩展平台
技术领域
实施例总体上涉及电子装置中的计算机平台配置，其包括印刷电路板以及位于其上的元件。
背景技术
在高级计算机平台的开发中，存储器带宽的优化变得越来越重要。一种类型的计算机平台包括服务器平台中的具有堆叠母板的堆叠母板设置，所述设置包括上板和下板。母板均可以包括两个中央处理单元(CPU)，它们均位于CPU插座中，其中，CPU位于用于容纳诸如双列直插式存储器模块(DIMM)的存储器的多个存储器模块插槽(也成为插座)的组之间。多个存储器模块插槽的每个组可以包括多达四个DIMM，以使每个CPU可以耦合至多达八个DIMM。母板上的其他特征可以包括常规特征，例如，风扇以及输入/输出连接。计算机平台还包括位于与堆叠母板的端部相邻的硬盘驱动器托架中的硬盘驱动器组。
本领域需要提高存储器带宽，以改善计算机性能。
附图说明
将参考附图以举例的方式描述实施例，其中，类似的附图标记可以指代类似的元件。
图1示出了根据某些实施例的包括印刷电路板的计算机平台配置。
图2示出了根据某些实施例的CPU和存储器模块架构。
图3示出了根据某些实施例的具有包括位于其上的CPU和DIMM的元件的母板。
图4示出了根据某些实施例的包括两个由堆叠母板构成的组的系统配置。
图5示出了根据某些实施例的操作的流程图。
图6示出了根据某些实施例的系统配置。
图7示出了根据某些实施例的操作的流程图。
具体实施方式
上文的背景技术部分中讨论的堆叠母板计算机平台配置包括与板的端部相邻的硬盘驱动器托架。位于托架中的硬盘驱动器可以被尺寸设定为具有与两个堆叠板(具有位于其上的CPU和DIMM)的高度大致相同的高度。某些实施例利用可以延伸到在早前的常规系统中应当是驱动器托架的位置中的印刷电路板(PCB)(例如，母板)。通过扩展母板，可以将附加的存储器模块插槽(例如，DIMM插槽)安置于母板上，并且使用该附加的存储器模块插槽来提供附加的存储器带宽。
在说明书中提到“实施例”、“某些实施例”等指示所描述的实施例可包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这种短语未必指代同一实施例。某些实施例涉及平台配置。实施例既包括装置又包括方法。
某些实施例涉及包括印刷电路板的计算机平台，所述印刷电路板被配置为包括较高数量的用于接纳存储器部件(例如，DIMM)的存储器模块插槽。较高数量的DIMM的使用能够得到较大的存储器带宽和提高的性能。某些实施例包括使用延伸到计算机平台中的在常规系统中限定硬盘驱动器托架的位置中的板。这种板则包括多个附加的用于接纳存储器部件(例如，DIMM)的存储器模块插槽。附加的存储器插槽使板上的每个CPU能够利用更多的DIMM，并且提高存储器带宽和性能。
某些实施例包括使用包括三行元件的PCB(例如，母板)，所述三行元件中包括的第一行元件包括安置于存储器模块插槽的两组之间的CPU插座。母板还包括第二行元件，第二行元件包括安置于存储器模块插槽的两组之间的CPU插座。母板还包括第三行元件，第三行元件包括存储器模块插槽的更大的组。第三行元件可以不包括任何CPU，并且可以包括被配置为与第一行CPU插座相互作用的一些存储器模块插槽、以及被配置为与第二行CPU插座相互作用的其他存储器模块插槽。CPU可以被插入到CPU插座中，并且存储器模块(例如，DIMM)可以被插入到存储器模块插槽中。
某些实施例中可以利用包括各种各样的DIMM的存储器模块。在某些实施例中，使用高速输入/输出(HSIO)链路(即，互连、总线等)将数据从存储器模块传输至CPU。
某些实施例涉及设备配置，并且某些实施例涉及工艺操作。
下文将参考附图，其中，可以为类似的结构提供类似的附图标记。为了最清楚地示出各种实施例的结构，本文包括的附图包括对某些结构的示意性表示。因而，所制作的结构的实际外观可能看起来不同，但是仍然并入了所例示的实施例的所要求保护的结构。此外，附图可能仅示出了理解所例示的实施例所需的结构。为了保持附图的清楚性，可能未包括本领域已知的附加结构。
图1示出了在计算机组件中使用的印刷电路板(PCB)10的实施例。PCB 10限定了端部2和端部4之间的长度，并且限定了侧面6和侧面8之间的宽度。图1中的PCB 10具有大于宽度的长度。PCB 10包括被配置为在其中接纳CPU的第一和第二中央处理单元(CPU)插座12a、12b。PCB 10还包括多个存储器模块插槽14a1-14a8、14b1-14b8以及14c1-14c16。在某些实施例中，CPU插座12a、12b中的每者可以与十六个存储器模块插槽相互作用。图1所示的PCB 10配置在侧面6和侧面8之间包括处于PCB 10的第一区域中的第一行元件，所述第一行元件包括被安置于CPU插座12a的左侧的存储器模块插槽14a1-14a4以及被安置于CPU插座12a的右侧的存储器模块插槽14a5-14a8。类似地，PCB 10的第二区域中的第二行元件在侧面6和侧面8之间包括被安置于CPU插座12b的左侧的存储器模块插槽14b1-14b4以及被安置于CPU插座12b的右侧的存储器模块插槽14b5-14b8。PCB 10的第三区域中的第三行元件在侧面6和侧面8之间包括存储器模块插槽14c1-14c16。第二行元件被安置于第一行元件和第三行元件之间。
CPU插座12a可以电耦合至八个存储器模块插槽，例如，安置于第一行元件中的存储器模块插槽14a1-14a8以及来自第三行元件的存储器模块插槽中的八个存储器模块插槽(例如，存储器模块插槽14c1-14c8)。CPU插座12b可以类似地电耦合至被安置于第一行元件中的八个存储器模块插槽14b1-14b8以及来自第三行元件的存储器模块插槽中的八个存储器模块插槽(例如，存储器模块插槽14c9-14c16)。
PCB 10还可以包括接近PCB 10的端部的其中可以制作诸如外部输入/输出连接的其他特征的位置16、18。这种输入/输出连接可以包括任何连接，包括但不限于以太网连接、USB连接和视频连接。在PCB 10上还可以存在其他类型的特征，包括但不限于板管理硬件和布线。
图2示出了根据某些实施例的示出与图1中的PCB 10类似的PCB 20上的第一和第二CPU与存储器模块(例如，DIMM)的相互作用的框图。从图2所示的实施例中可以看出，PCB可以包括三行元件，其中，第一行包括第一CPU 22a以及多个DIMM 24a1-24a8，第二行元件包括第二CPU 22b以及多个DIMM 24b1-24b8，并且第三行元件包括多个DIMM 24c1-24c16。
DIMM 24a1-24a16通过链路28a耦合至存储器控制器26a，并且DIMM 24b1-24b16通过链路28b耦合至存储器控制器26b。链路28a、28b可以包括一条或多条信道，可以通过所述信道输送数据。在某些实施例中，存储器控制器26a、26b可以被集成到CPU 22a、22b。在某些实施例中，链路28a、28b可以在数据到达存储器控制器26a、26b之前将数据从DIMM发送至另一DIMM。在某些实施例中，可以使用菊链配置。某些实施例还可以利用链路28a、28b以使得来自DIMM的数据在其被传输至存储器控制器26a、26b时不通过任何其他DIMM。应当认识到，DIMM与CPU之间的电连接可以与图2所示的电连接存在差异，并且可以包括多条通道，所述通道中的每者能够在存储器模块和CPU之间运输数据。此外，可以通过穿过PCB20并且耦合(通过包括但不限于引脚连接和/或球栅阵列连接的多种连接)至CPU的三维通路中的各个层对DIMM和CPU之间的连接进行布线。
如上文所指出的，在某些实施例中，可以通过能够实现每秒数千兆比特的每引脚传送速率的HSIO链路来实现存储器模块和CPU之间的链路。当前，HSIO链路能够实现每秒至少5千兆比特的每引脚传送速率。在某些实施例中，使用每秒至少10千兆比特的每引脚传送速率。某些实施例可以利用大约每秒10千兆比特到大约每秒50千兆比特的每引脚传送速率。HSIO链路可以通过在某些实施例中可以安置于CPU 24、26中的每者中的HSIO接口29a、29b通信耦合至CPU。HSIO接口29a、29b可以是存储器控制器26a、26b的部分或者可以与之分开。HSIO接口技术的示例包括但不限于PCI-Express接口、完全缓冲的DIMM接口、可缩放存储器接口(SMI)以及点对点接口，例如，的QuickPath技术以及的UltraPath技术。在某些实施例中，HSIO链路可以是包括多条通道的高速串行接口，所述通道中的每者可以在存储器模块和CPU之间运输数据。HSIO链路可以使用发射器和接收器处的时钟不同步的串行通信。例如，时钟可以是从数据流中导出的，假设有足够的编码。HSIO可以使用差分信号发送，其中，发送具有相反极性的信号+和信号-。这样做有助于当在接收器处只感测到信号差异(差分)时去除共模噪声。HSIO链路可以在发射器和接收器中的任一者或两者处使用多级放大器以及多重均衡。
在某些实施例中，可以使用相同类型的输入/输出链路将所有的存储器模块耦合至CPU。类似地，在某些实施例中，可以将相同类型的存储器模块安置于存储器模块插槽中。实施例也可以在存储器模块插槽中包括不同类型的输入/输出链路和/或不同类型的存储器模块。输入/输出链路和/或存储器模块的这种混合可能带来某些设计复杂性，而这些复杂性在为所有的存储器模块使用相同类型的输入/输出链路和存储器模块时是不存在的。
实施例可以利用各种各样的存储器类型，包括但不限于各种各样的DIMM(具有变化的引脚尺寸)并且使用各种各样的技术，包括但不限于诸如DRAM(动态随机存取存储器)的易失性存储器技术(例如，JEDEC DDR4)和非易失性存储器(例如，可字节寻址的三维交叉点存储器)。
易失性存储器需要电力来保持由介质存储的数据的状态。易失性存储器的示例可以包括但不限于各种类型的随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。可以在如DIMM的存储器模块中使用的DRAM的类型是同步动态随机存取存储器(SDRAM)。在某些实施例中，至少一些存储器模块的DRAM可以符合JEDEC颁布的标准，例如，针对双数据率(DDR)SDRAM的JESD79F、针对DDR2SDRAM的JESD79-2F、针对DDR3SDRAM的JESD79-3F或者针对DDR4SDRAM的JESD79-4A(可在www.jedec.org获得这些标准)。
非易失性存储器不需要电力来保持由介质存储的数据的状态。非易失性存储器的示例可以包括但不限于下述选项中的一者或多者：固态存储器(例如，平面或者3D NAND闪速存储器或NOR闪速存储器)、三维交叉点存储器、磁阻随机存取存储器(MRAM)、使用硫系化物相变材料(例如，硫系玻璃)的存储装置、可字节寻址的非易失性存储器装置、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器(例如，铁电聚合物存储器)、铁电晶体管随机存取存储器(Fe-TRAM)、奥氏存储器、纳米线存储器、电可擦可编程只读存储器(EEPROM)、其他各种类型的非易失性随机存取存储器(RAM)和磁存储存储器。上文列举的存储器类型中的某些类型可以与所列举的其他存储器类型重叠。
在某些实施例中，三维交叉点存储器可以包括无晶体管可堆叠交叉点架构，其中，存储器单元落在字线和位线的相交处，并且可单独寻址。所述架构可以形成具有被叠置成多层的存储器单元的三维结构。比特存储可以基于体电阻的变化。
在某些实施例中，利用非易失性存储器的一个或多个存储器模块可以符合电子器件工程联合委员会(JEDEC)公布的一种或多种标准，例如JESD218、JESD219、JESD220-1、JESD223B、JESD223-1或者其他适当标准(可在www.jedec.org获得文中引用的JEDEC标准)。
某些实施例可以利用每CPU插座16个DIMM。某些实施例可以包括全部为相同存储器类型(例如，全部为包括但不限于DDR4的易失性存储器，或者全部为包括但不限于三维交叉点存储器的非易失性存储器)的DIMM，或者可以包括不同种类。在某些实施例中，离CPU较远的DIMM由于DIMM与CPU之间的距离的原因而可以使用上文讨论的HSIO。例如，在一个实施例中，图2中的DIMM可以被配置为具有是DDR4存储器的DIMM 24a1-24a8和24b1-24b8、以及是三维交叉点存储器的DIMM 24c1-24c16。在另一个实施例中，所有的DIMM可以是三维交叉点存储器。在另一个实施例中，所有的DIMM可以是诸如DDR4的DRAM。DIMM类型的其他组合也是可能的。
与常规DRAM和DDR4存储器技术不同，由非易失性存储器技术(例如，三维交叉点存储器)形成的DIMM可以被配置为既充当存储装置，又充当存储器。结果，可以从系统中去除常规硬盘驱动器技术等(例如，固态驱动器(SSD))，从而扩充空间来提供附加的DIMM，附加的DIMM提供像硬盘驱动器一样的存储装置，并且还提供附加的主存储器。
如图1所示，某些实施例可以包括被安置为全部三行元件以相互平行(并且基本上平行于侧面6、8)的方式沿长度方向延伸的存储器模块插槽(以及诸如DIMM的存储器模块)，其中，存储器模块插槽14a1-14a4以及14a5-14a8按照相互平行的方式、并且还按照与存储器模块插槽14b1-14b4、14b5-14b8和14c1-14c16平行的方式沿长度方向延伸。此外，在某些实施例中，可以使存储器模块插槽的组相互对齐。例如，如图1所示，存储器模块插槽14a1-14a4沿长度方向与存储器模块插槽14b1-14b4以及存储器模块插槽14c1-14c4对齐。类似地，存储器模块插槽14a5-14a8沿长度方向与存储器模块插槽14b5-14b8以及存储器模块插槽14c13-14c16对齐。此外，在某些实施例中，CPU插座12a和12b(以及CPU)可以沿长度方向对齐。元件对齐的这种配置允许空气(或者其他气体)有效率地流动，从而在操作期间使元件冷却。例如，如图1所示，可以将气流15引导为沿第三行元件的长度方向、之后沿第二行元件和第一行元件的长度方向流动。元件之间的间隙允许空气有效率地流动通过系统。
图3示出了包括与PCB 10类似的母板30的实施例，所述母板30包括被布置成三行的CPU和DIMM元件。第一行包括安置于母板30的中央部分中、在DIMM 34a1-34a4和DIMM34a5-34a8之间的CPU 32a。第二行包括安置于母板30的中央部分中、在DIMM 34b1-34b4和DIMM 34b5-34b8之间的CPU 32b。第三行包括DIMM 34c1-34c16并且没有CPU位于该行中。实施例可以在各行的每者中包括与图3所示的不同数量的DIMM或CPU。例如，第三行可以被配置为包括安置于母板30的中央部分中、与CPU 32a和32b对齐的CPU，其中，DIMM被安置于第三行中的CPU的两侧。母板30还可以包括其他特征，例如，安置于母板30的端部附近的外部输入/输出连接36、38。这样的输入/输出连接可以包括任何连接，其包括但不限于以太网连接、USB连接和视频连接。在母板30上还可以存在其他类型的特征，包括但不限于板管理硬件和布线。
此外，图3的实施例包括按照与图1中的存储器模块插槽和CPU插座类似的方式沿长度方向对齐的DIMM和CPU，其中，CPU 32a和32b沿母板30的长度方向对齐。DIMM 34a1-34a4、34b1-34b4以及34c1-34c4沿长度方向相互对齐，DIMM 34a5-34a8、34b5-34b8以及34c13-34c16也沿长度方向相互对齐。此外，在图3的实施例中，所有的DIMM都可以相互平行。
图4示出了可以在(例如)计算系统中利用的被配置为具有两组各由两个母板构成的堆叠体的四个母板40a、40b、40c和40d的实施例。母板40a-40d可以包括与上文联系图3描述的类似的元件布局。在某些实施例中，母板40a-40d可以是半宽母板，因而它们在诸如2U(两单元)服务器机架(机箱)的常规机箱中能够横跨装配两个，并且沿高度装配两个。两组堆叠母板40a、40b、40c和40d可以如图4中被并排安置，并且可以通过间隙41分开，诸如电源的部件可以被安置在间隙41中。其他配置也是可能的。在某些实施例中，母板可以具有大约26英寸到大约30英寸的长度，更具体而言可以具有大约27.5英寸到大约29英寸的长度。某些实施例可以具有大约6英寸到大约9英寸的宽度，更具体而言，可以具有大约6.5英寸到大约7.5英寸的宽度。
图5示出了根据某些实施例的包括在计算系统中使用的PCB的形成的操作的流程图。方框51是将第一CPU插座安置于PCB的第一区域中的第一存储器区和第二存储器区之间。方框53是将第二CPU插座安置于PCB的第二区域中的第三存储器区和第四存储器区之间，例如，如图1中所示。方框55是将第五存储器区安置于第三区域中，并且第二区域位于第一区域和第三区域之间。所有的存储器区可以被配置为包括存储器模块插槽，所述存储器模块插槽被配置为接收存储器模块(例如，DIMM)。CPB上的区域被安置为使得第二区域位于第一区域和第三区域之间。在某些实施例中，第三区域可以包括存储器模块插槽并且不包括CPU插座，例如，如图1中所示。这种配置允许第三区域包括比第一区域或第二区域更多的存储器模块插槽。方框57是将CPU安置于第一CPU插座中，以及将CPU安置于第二CPU插座中。方框59是将DIMM模块安置于第一、第二、第三、第四和第五存储器区中。各种实施例可以省略某些操作，或者可以添加附加的和/或修改的操作。
例如，在某些实施例中，所有的三个区域处于PCB上。在其他实施例中，有可能第三区域被安置于另一PCB上或者其他支持结构上并与所述PCB的第二区域相邻。例如，如图6所示，PCB 60包括位于其上的两行元件，其中，每一行包括被安置于区64之间的区62，区62包括处于插座中的CPU，区64包括处于存储器模块插槽中的DIMM。可以是另一PCB的结构61被设置为与PCB 60相邻，并且包括包含处于存储器模块插槽中的DIMM的区64。可以使用各种各样的适当连接将结构61联接至PCB 60。
图7示出了根据某些实施例的用于形成计算机系统的操作的流程图。方框71包括提供多个母板，每个母板包括第一行、第二行和第三行，第一行包括安置于DIMM的两组之间的CPU，第二行包括安置于DIMM的两组之间的CPU，第三行包括DIMM。母板的配置可以与上文描述的那些类似。方框73包括提供具有用于插入多个PCB的开口的计算系统，例如，具有单元开口的服务器机架。方框75包括将四个PCB安置于所述开口中作为两个各由两个堆叠母板构成的组。图4中示出了可以插入到计算系统的开口中的四个PCB的示例。各种实施例可以省略某些操作，或者可以向所述过程添加附加的操作。
示例
下文的示例涉及进一步的实施例。
示例1是一种用于容纳存储器模块的设备，其包括：包括第一行元件、第二行元件和第三行元件的印刷电路板(PCB)；所述第一行元件包括被配置为容纳第一CPU的第一CPU插座、被配置为容纳至少一个存储器模块的第一存储器区、以及被配置为容纳至少一个存储器模块的第二存储器区，所述第一CPU插座被安置于所述第一存储器区和所述第二存储器区之间；所述第二行元件包括被配置为容纳第二CPU的第二CPU插座、被配置为容纳至少一个存储器模块的第三存储器区以及被配置为容纳至少一个存储器模块的第四存储器区，所述第二CPU插座被安置于所述第三存储器区和所述第四存储器区之间；并且所述第三行元件包括被配置为容纳至少一个存储器模块的第五存储器区；其中，所述第二行元件被安置于所述第一行元件和所述第三行元件之间。
在示例2中，示例1以及3-8中的任何一者的主题可以任选包括，被配置为容纳至少一个存储器模块的存储器区中的每者包括多个存储器模块插槽。
在示例3中，示例1-2以及4-8中的任何一者的主题可以任选包括，与第一存储器区、第二存储器区、第三存储器区或第四存储器区相比，所述第五存储器区包括更大数量的存储器模块插槽。
在示例4中，示例1-3以及5-8中的任何一者的主题可以任选包括，其中，第一存储器区、第二存储器区、第三存储器区和第四存储器区均被配置为接纳4个DIMM；并且其中，第五存储器区被配置为接纳16个DIMM。
在示例5中，示例1-4以及6-8中的任何一者的主题可以任选包括，其中，第一、第二、第三、第四和第五存储器区中的每者中的任何存储器模块插槽沿相互平行的方向在长度方向上延伸。
在示例6中，示例1-5以及7-8中的任何一者的主题可以任选包括，其中，所述印刷电路板包括半宽母板。
在示例7中，示例1-6以及8中的任何一者的主题可以任选包括，其中，所述印刷电路板包括处于第一CPU插座和第二CPU插座中的至少一个与第五存储器区之间的高速输入/输出(HSIO)链路，所述HSIO链路包括每引脚每秒至少5千兆比特的传送速率。
在示例8中，示例1-7中的任何一者的主题可以任选包括：被安置于存储器区中的每者中的至少一个DIMM。
示例9是一种用于将印刷电路板配置为容纳存储器模块的方法，所述方法包括：将第一CPU插座安置于印刷电路板的第一区域的第一存储器区和第二存储器区之间，第一存储器区和第二存储器区被配置为接纳存储器模块；将第二CPU插座安置于所述印刷电路板的第二区域中的第三存储器区和第四存储器区之间，第三存储器区和第四存储器区被配置为接纳存储器模块；以及将第五存储器区安置于所述印刷电路板的第三区域中，所述第五存储器区被配置为接纳存储器模块；其中，所述印刷电路板的第二区域被安置于所述印刷电路板的所述第一区域和所述印刷电路板的所述第三区域之间。
在示例10中，示例9和示例11-14中的任何一者的主题可以任选包括，将第一、第二、第三、第四和第五存储器区配置为包括存储器模块插槽，其中，与第一存储器区、第二存储器区、第三存储器区或第四存储器区相比，所第五存储器区包括更大数量的存储器模块插槽。
在示例11中，示例9-10以及12-14中的任何一者的主题可以任选包括，将存储器区配置为使得：第一存储器区、第二存储器区、第三存储器区和第四存储器区均被配置为接纳4个DIMM；并且所述第五存储器区被配置为接纳16个DIMM。
在示例12中，示例9-11以及13-14中的任何一者的主题可以任选包括，将第一、第二、第三、第四和第五存储器区配置为包括沿相互平行的方向在长度方向上延伸的存储器模块插槽。
在示例13中，示例9-12以及14中的任何一者的主题可以任选包括，将所述印刷电路板配置为包括处于第一CPU插座和第二CPU插座中的至少一个与第五存储器区之间的高速输入/输出(HSIO)链路，所述HSIO链路包括每引脚每秒至少5千兆比特的传送速率。
在示例14中，示例9-13中的任何一者的主题可以任选包括将至少一个DIMM安置于所述存储器区中的每者中。
示例15是一种用于安置双列直插式存储器模块的设备，其包括：印刷电路板(PCB)；处于所述印刷电路板上的第一行元件，其包括安置于双列直插式存储器模块(DIMM)的第一组和第二组之间的第一CPU；处于所述印刷电路板上的第二行元件，其包括安置于DIMM的第三组和第四组之间的第二CPU；以及包括DIMM的第五组的第三行元件，其中，所述第二行元件被安置于所述第一行元件和所述第三行元件之间。
在示例16中，示例15以及17-24中的任何一者的主题可以任选包括，其中，所述第三行元件包括比所述第一行元件数量更大数量的双列直插式存储器模块(DIMM)，并且其中，所述第三行元件包括比所述第二行元件数量更大数量的DIMM。
在示例17中，示例15-16以及18-24中的任何一者的主题可以任选包括，其中，双列直插式存储器模块(DIMM)的第一组和第二组均包括4个DIMM；DIMM的第三组和第四组均包括4个DIMM；并且DIMM的第五组包括16个DIMM。
在示例18中，示例15-17以及19-24中的任何一者的主题可以任选包括，其中，双列直插式存储器模块(DIMM)的第一、第二、第三、第四和第五组中的每一组中的DIMM沿相互平行的方向在长度方向上延伸。
在示例19中，示例15-18以及20-24中的任何一者的主题可以任选包括，其中，所述印刷电路板包括半宽母板。
在示例20中，示例15-19以及21-24中的任何一者的主题可以任选包括：处于所述第一CPU与双列直插式存储器模块(DIMM)的第五组中的DIMM的第一子组之间的第一高速输入/输出(HSIO)链路，所述HSIO链路包括每引脚每秒至少5千兆比特的传送速率。
在示例21中，示例15-20以及22-24中的任何一者的主题可以任选包括，其中，第一行、第二行和第三行元件被安置于所述印刷电路板上。
在示例22中，示例1-21以及23-27中的任何一者的主题可以任选包括，其中，所述印刷电路板具有处于26英寸到30英寸的范围内的长度以及处于6英寸到9英寸的范围内的宽度。
在示例23中，示例1-22以及24-27中的任何一者的主题可以任选包括，其中，所述印刷电路板具有处于27.5英寸到29英寸的范围内的长度。
在示例24中，示例15-23中的任何一者的主题可以任选包括一种系统，其包括如示例15-23中的任何一者的设备，其中，所述印刷电路板是第一印刷电路板，所述系统包括：第二、第三和第四印刷电路板，它们均包括：处于所述印刷电路板上的第一行元件，其包括安置于双列直插式存储器模块(DIMM)的第一组和第二组之间的第一CPU；处于所述印刷电路板上的第二行元件，其包括安置于DIMM的第三组和第四组之间的第二CPU；以及包括DIMM的第五组的第三行元件，其中，所述第二行元件被安置于所述第一行元件和所述第三行元件之间；
包括堆叠在所述第二印刷电路板上的第一印刷电路板的第一堆叠体；以及包括堆叠在所述第四印刷电路板上的第三印刷电路板的第二堆叠体；其中，所述第一堆叠体和所述第二堆叠体被并排安置。
在示例25中，示例1-8中的任何一者的主题可以任选包括，其中，所述PCB限定了长度和宽度，所述长度大于所述宽度，并且其中，所述第二行元件沿所述PCB的长度被安置于所述第一行元件和所述第三行元件之间。
在示例26中，示例9-14中的任何一者的主题可以任选包括，其中，执行安置以使得所述印刷电路板的第二区域沿所述PCB的长度被安置于所述印刷电路板的第一区域和所述印刷电路板的第三区域之间。
在示例27中，示例15-24中的任何一者的主题可以任选包括，其中，所述PCB限定了长度和宽度，所述长度大于所述宽度，并且其中，所述第二行元件沿所述PCB的长度被安置于所述第一行元件和所述第三行元件之间。
示例28是一种设备，包括：用于将第一CPU插座安置于印刷电路板的第一区域中的第一存储器区和第二存储器区之间的单元，第一存储器区和第二存储器区被配置为接纳存储器模块；用于将第二CPU插座安置于所述印刷电路板的第二区域中的第三存储器区和第四存储器区之间的单元，第三存储器区和第四存储器区被配置为接纳存储器模块；以及用于将第五存储器区安置于所述印刷电路板的第三区域中的单元，所述第五存储器区被配置为接纳存储器模块；并且其中，所述印刷电路板的第二区域处于所述印刷电路板的所述第一区域和所述印刷电路板的所述第三区域之间。
示例29是一种设备，包括用以执行如任何前述示例所述的方法的单元。
可以联系其他实施例(既包括设备实施例，又包括方法实施例)实施上文描述的实施例的各种特征。可以在一个或多个实施例中的任何地方使用所述示例中的细节。
在前文的描述中，出于使本公开简洁的目的，将各种特征组合到一起。不应将本公开的该方法解释为反映这样的意图，即，所主张保护的本发明的实施例需要比每个权利要求中所明确陈述的更多的特征。相反，如下述权利要求所反映的，本发明的主题所依托的特征可以少于单个所公开实施例的所有特征。因而，在此将下述权利要求并入到具体实施方式部分中，其中，每一权利要求本身代表单独的实施例。
虽然在上文中描述了并且在附图中示出了某些示例性实施例，但应当理解，这样的实施例仅仅为示例性的而非限制的，并且实施例不限于所示和所述的具体构造和布置，因为本领域的普通技术人员可以想到各种修改。在本文中可能使用诸如“第一”、“第二”等术语，其未必表示任何特定顺序、量或者重要性，而是用于将一个元件与另一元件区分开。诸如“上”、“下”、“顶部”、“底部”等的术语可以仅用于描述性目的，而不应被解释为具有限制性。可以按照各种位置和取向来制造、使用和包含实施例。

Claims (25)

1.一种用于容纳存储器模块的设备，包括：
印刷电路板，其包括第一行元件、第二行元件和第三行元件；
所述第一行元件包括被配置为容纳第一CPU的第一CPU插座、被配置为容纳至少一个存储器模块的第一存储器区、以及被配置为容纳至少一个存储器模块的第二存储器区，所述第一CPU插座安置于所述第一存储器区和所述第二存储器区之间；
所述第二行元件包括被配置为容纳第二CPU的第二CPU插座、被配置为容纳至少一个存储器模块的第三存储器区、以及被配置为容纳至少一个存储器模块的第四存储器区，所述第二CPU插座安置于所述第三存储器区和所述第四存储器区之间；并且
所述第三行元件包括被配置为容纳至少一个存储器模块的第五存储器区；
其中，所述第二行元件安置于所述第一行元件和所述第三行元件之间。
2.根据权利要求1所述的设备，其中，被配置为容纳至少一个存储器模块的所述存储器区中的每者包括多个存储器模块插槽。
3.根据权利要求2所述的设备，其中，与所述第一存储器区、所述第二存储器区、所述第三存储器区或所述第四存储器区相比，所述第五存储器区包括更大数量的存储器模块插槽。
4.根据权利要求1、2和3中的任何一项所述的设备，
其中，所述第一存储器区、所述第二存储器区、所述第三存储器区和所述第四存储器区均被配置为接纳4个DIMM；并且
其中，所述第五存储器区被配置为接纳16个DIMM。
5.根据权利要求2和3中的任何一项所述的设备，其中，所述第一存储器区、所述第二存储器区、所述第三存储器区、所述第四存储器区和所述第五存储器区中的每者中的存储器模块插槽沿相互平行的方向在长度方向上延伸。
6.根据权利要求1、2和3中的任何一项所述的设备，其中，所述印刷电路板包括半宽母板。
7.根据权利要求1、2和3中的任何一项所述的设备，其中，所述印刷电路板包括处于所述第一CPU插座和所述第二CPU插座中的至少一个与所述第五存储器区之间的高速输入/输出(HSIO)链路，所述HSIO链路包括每引脚每秒至少5千兆比特的传送速率。
8.根据权利要求1、2和3中的任何一项所述的设备，还包括被安置于所述存储器区中的每者中的至少一个DIMM。
9.一种用于将印刷电路板配置为容纳存储器模块的方法，所述方法包括：
将第一CPU插座安置于印刷电路板的第一区域中的第一存储器区和第二存储器区之间，所述第一存储器区和所述第二存储器区被配置为接纳存储器模块；
将第二CPU插座安置于所述印刷电路板的第二区域中的第三存储器区和第四存储器区之间，所述第三存储器区和所述第四存储器区被配置为接纳存储器模块；以及
将第五存储器区安置于所述印刷电路板的第三区域中，所述第五存储器区被配置为接纳存储器模块；并且
其中，所述印刷电路板的所述第二区域处于所述印刷电路板的所述第一区域和所述印刷电路板的所述第三区域之间。
10.根据权利要求9所述的方法，还包括将所述第一存储器区、所述第二存储器区、所述第三存储器区、所述第四存储器区和所述第五存储器区配置为包括存储器模块插槽，其中，与所述第一存储器区、所述第二存储器区、所述第三存储器区或所述第四存储器区相比，所述第五存储器区包括更大数量的存储器模块插槽。
11.根据权利要求9和10中的任何一项所述的方法，还包括将所述存储器区配置为使得：
所述第一存储器区、所述第二存储器区、所述第三存储器区和所述第四存储器区均被配置为接纳4个DIMM；并且
所述第五存储器区被配置为接纳16个DIMM。
12.根据权利要求9和10中的任何一项所述的方法，还包括将所述第一存储器区、所述第二存储器区、所述第三存储器区、所述第四存储器区和所述第五存储器区配置为包括沿相互平行的方向在长度方向上延伸的存储器模块插槽。
13.根据权利要求9和10中的任何一项所述的方法，还包括将所述印刷电路板配置为包括处于所述第一CPU插座和所述第二CPU插座中的至少一个与所述第五存储器区之间的高速输入/输出(HSIO)链路，所述HSIO链路包括每引脚每秒至少5千兆比特的传送速率。
14.根据权利要求9和10中的任何一项所述的方法，还包括将至少一个DIMM安置于所述存储器区中的每者中。
15.一种用于安置双列直插式存储器模块的设备，包括：
印刷电路板(PCB)；
所述印刷电路板上的第一行元件，其包括安置于双列直插式存储器模块(DIMM)的第一组和第二组之间的第一CPU；
所述印刷电路板上的第二行元件，其包括安置于DIMM的第三组和第四组之间的第二CPU；以及
包括DIMM的第五组的第三行元件，其中，所述第二行元件安置于所述第一行元件和所述第三行元件之间。
16.根据权利要求15所述的设备，其中，所述第三行元件包括比所述第一行元件更大数量的双列直插式存储器模块(DIMM)，并且其中，所述第三行元件包括比所述第二行元件更大数量的DIMM。
17.根据权利要求15所述的设备，其中：
双列直插式存储器模块(DIMM)的所述第一组和所述第二组均包括4个DIMM；
DIMM的所述第三组和所述第四组均包括4个DIMM；并且
DIMM的所述第五组包括16个DIMM。
18.根据权利要求15、16和17中的任何一项所述的设备，其中，双列直插式存储器模块(DIMM)的所述第一组、所述第二组、所述第三组、所述第四组和所述第五组中的每组中的所述DIMM沿相互平行的方向在长度方向上延伸。
19.根据权利要求15、16和17中的任何一项所述的设备，其中，所述印刷电路板包括半宽母板。
20.根据权利要求15、16和17中的任何一项所述的设备，还包括处于所述第一CPU与双列直插式存储器模块(DIMM)的所述第五组中的DIMM的第一子组之间的第一高速输入/输出(HSIO)链路，所述HSIO链路包括每引脚每秒至少5千兆比特的传送速率。
21.根据权利要求15所述的设备，其中，所述第一行元件、所述第二行元件和所述第三行元件安置于所述印刷电路板上。
22.根据权利要求1、2、3、15、16、17和21中的任何一项所述的设备，其中，所述印刷电路板具有处于26英寸到30英寸的范围内的长度以及处于6英寸到9英寸的范围内的宽度。
23.根据权利要求1、2、3、15、16、17和21中的任何一项所述的设备，其中，所述印刷电路板具有处于27.5英寸到29英寸的范围内的长度。
24.一种系统，包括根据权利要求15、16、17和21中的任何一项所述的设备，其中，所述印刷电路板是第一印刷电路板，所述系统包括：
第二印刷电路板、第三印刷电路板和第四印刷电路板，所述第二印刷电路板、所述第三印刷电路板和所述第四印刷电路板均包括：
所述印刷电路板上的第一行元件，其包括安置于双列直插式存储器模块(DIMM)的第一组和第二组之间的第一CPU；
所述印刷电路板上的第二行元件，其包括安置于DIMM的第三组和第四组之间的第二CPU；以及
包括DIMM的第五组的第三行元件，其中，所述第二行元件安置于所述第一行元件和所述第三行元件之间；
包括堆叠在所述第二印刷电路板上的所述第一印刷电路板的第一堆叠体；以及
包括堆叠在所述第四印刷电路板上的所述第三印刷电路板的第二堆叠体；
其中，所述第一堆叠体和所述第二堆叠体被并排安置。
25.一种设备，包括：
用于将第一CPU插座安置于印刷电路板的第一区域中的第一存储器区和第二存储器区之间的单元，所述第一存储器区和所述第二存储器区被配置为接纳存储器模块；
用于将第二CPU插座安置于所述印刷电路板的第二区域中的第三存储器区和第四存储器区之间的单元，所述第三存储器区和所述第四存储器区被配置为接纳存储器模块；以及
用于将第五存储器区安置于所述印刷电路板的第三区域中的单元，所述第五存储器区被配置为接纳存储器模块；并且
其中，所述印刷电路板的所述第二区域处于所述印刷电路板的所述第一区域和所述印刷电路板的所述第三区域之间。
CN201780053620.3A 2016-09-30 2017-09-28 每cpu插座具有附加存储器模块插槽的扩展平台 Active CN109643562B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/283,167 US9818457B1 (en) 2016-09-30 2016-09-30 Extended platform with additional memory module slots per CPU socket
US15/283,167 2016-09-30
PCT/US2017/054186 WO2018064421A1 (en) 2016-09-30 2017-09-28 Extended platform with additional memory module slots per cpu socket

Publications (2)

Publication Number Publication Date
CN109643562A true CN109643562A (zh) 2019-04-16
CN109643562B CN109643562B (zh) 2023-08-15

Family

ID=60255753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053620.3A Active CN109643562B (zh) 2016-09-30 2017-09-28 每cpu插座具有附加存储器模块插槽的扩展平台

Country Status (7)

Country Link
US (2) US9818457B1 (zh)
JP (1) JP7200466B2 (zh)
KR (1) KR20190050772A (zh)
CN (1) CN109643562B (zh)
BR (1) BR112019003959A2 (zh)
DE (1) DE112017004965T5 (zh)
WO (1) WO2018064421A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
US9818457B1 (en) 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket
US10849223B2 (en) 2019-03-06 2020-11-24 Cisco Technology, Inc. Multi-socket server assembly
US11004476B2 (en) * 2019-04-30 2021-05-11 Cisco Technology, Inc. Multi-column interleaved DIMM placement and routing topology
TWI763103B (zh) * 2020-10-28 2022-05-01 宜鼎國際股份有限公司 記憶體插槽的扣環裝置
TWI793757B (zh) * 2021-09-09 2023-02-21 緯創資通股份有限公司 浸沒式冷卻系統及冷卻裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US20050018495A1 (en) * 2004-01-29 2005-01-27 Netlist, Inc. Arrangement of integrated circuits in a memory module
CN1855291A (zh) * 2004-12-10 2006-11-01 因芬尼昂技术股份公司 用于多列双列直插式存储模块（dimm）的存储列解码器
US20070019390A1 (en) * 2005-07-22 2007-01-25 Peterson Eric C Flexible cell configuration for multi-processor systems
US20080055868A1 (en) * 2006-08-29 2008-03-06 Peterson Eric C Cabled module, multi-processor system architecture
US20110149501A1 (en) * 2009-12-21 2011-06-23 International Business Machines Corporation Rotating hard drive installation in a computer chassis
CN105900039A (zh) * 2014-02-19 2016-08-24 英特尔公司 为多个存储器技术提供平台支持的设备、系统和方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656605A (en) 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
US7024518B2 (en) 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6643752B1 (en) 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US6721195B2 (en) * 2001-07-12 2004-04-13 Micron Technology, Inc. Reversed memory module socket and motherboard incorporating same
US6717823B2 (en) 2001-07-23 2004-04-06 Intel Corporation Systems having modules with buffer chips
US20040083196A1 (en) * 2002-10-29 2004-04-29 Jason Reasor Hardware property management system and method
US7130229B2 (en) 2002-11-08 2006-10-31 Intel Corporation Interleaved mirrored memory systems
US6793408B2 (en) 2002-12-31 2004-09-21 Intel Corporation Module interface with optical and electrical interconnects
US7127629B2 (en) 2003-06-03 2006-10-24 Intel Corporation Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal
US7200787B2 (en) 2003-06-03 2007-04-03 Intel Corporation Memory channel utilizing permuting status patterns
US7194581B2 (en) 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
US7165153B2 (en) 2003-06-04 2007-01-16 Intel Corporation Memory channel with unidirectional links
US8171331B2 (en) 2003-06-04 2012-05-01 Intel Corporation Memory channel having deskew separate from redrive
US7340537B2 (en) 2003-06-04 2008-03-04 Intel Corporation Memory channel with redundant presence detect
US7386768B2 (en) 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US7539909B2 (en) 2003-09-30 2009-05-26 Intel Corporation Distributed memory initialization and test methods and apparatus
US7243205B2 (en) 2003-11-13 2007-07-10 Intel Corporation Buffered memory module with implicit to explicit memory command expansion
US7219294B2 (en) 2003-11-14 2007-05-15 Intel Corporation Early CRC delivery for partial frame
US7143207B2 (en) 2003-11-14 2006-11-28 Intel Corporation Data accumulation between data path having redrive circuit and memory device
US7447953B2 (en) 2003-11-14 2008-11-04 Intel Corporation Lane testing with variable mapping
US20050195629A1 (en) 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
US20050268061A1 (en) 2004-05-31 2005-12-01 Vogt Pete D Memory channel with frame misalignment
US7212423B2 (en) 2004-05-31 2007-05-01 Intel Corporation Memory agent core clock aligned to lane
US7383399B2 (en) 2004-06-30 2008-06-03 Intel Corporation Method and apparatus for memory compression
US20060004953A1 (en) 2004-06-30 2006-01-05 Vogt Pete D Method and apparatus for increased memory bandwidth
US7369634B2 (en) 2004-09-07 2008-05-06 Intel Corporation Training pattern for a biased clock recovery tracking loop
US7542322B2 (en) 2004-09-30 2009-06-02 Intel Corporation Buffered continuous multi-drop clock ring
US7464241B2 (en) 2004-11-22 2008-12-09 Intel Corporation Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding
US7366931B2 (en) 2004-12-30 2008-04-29 Intel Corporation Memory modules that receive clock information and are placed in a low power state
US7417883B2 (en) 2004-12-30 2008-08-26 Intel Corporation I/O data interconnect reuse as repeater
US7183638B2 (en) 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
FR2882857B1 (fr) * 2005-03-04 2007-04-13 Bull Sa Sa Dispositif de connexion permettant de connecter une carte principale a une carte memoire du type a deux series de modules memoire
US7827462B2 (en) 2005-03-31 2010-11-02 Intel Corporation Combined command and data code
US20060288132A1 (en) 2005-05-31 2006-12-21 Mccall James A Memory single-to-multi load repeater architecture
US7702874B2 (en) 2005-06-22 2010-04-20 Intel Corporation Memory device identification
US7650558B2 (en) 2005-08-16 2010-01-19 Intel Corporation Systems, methods, and apparatuses for using the same memory type for both error check and non-error check memory systems
US7516349B2 (en) 2005-12-29 2009-04-07 Intel Corporation Synchronized memory channels with unidirectional links
WO2008014494A2 (en) * 2006-07-28 2008-01-31 Drc Computer Corporation Fpga co-processor for accelerated computation
US8943245B2 (en) 2006-09-28 2015-01-27 Virident Systems, Inc. Non-volatile type memory modules for main memory
US7890811B2 (en) 2007-06-29 2011-02-15 Intel Corporation Method and apparatus for improved memory reliability, availability and serviceability
US9015399B2 (en) * 2007-08-20 2015-04-21 Convey Computer Multiple data channel memory module architecture
US8782452B2 (en) * 2009-07-27 2014-07-15 Hewlett-Packard Development Company, L.P. Method and system for power-efficient and non-signal-degrading voltage regulation in memory subsystems
US8914568B2 (en) 2009-12-23 2014-12-16 Intel Corporation Hybrid memory architectures
US8612809B2 (en) * 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
US9176544B2 (en) 2010-06-16 2015-11-03 Hewlett-Packard Development Company, L.P. Computer racks
US8972620B2 (en) * 2010-07-02 2015-03-03 Dell Products L.P. Methods and systems to simplify population of modular components in an information handling system
WO2013101038A1 (en) 2011-12-29 2013-07-04 Intel Corporation Heterogeneous memory die stacking for energy efficient computing
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
WO2014203383A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置
US9261925B1 (en) * 2013-09-25 2016-02-16 Emc Corporation Optimized server design using dense DIMM spacing, wide heatsink, improved routing channels, and improved air delivery to rear devices
BR112016009230B1 (pt) * 2013-11-27 2022-07-26 Intel Corporation Sistema de computador, módulo de memória multiportas e método de manutenção para arquitetura de servidor
US9286216B2 (en) * 2014-01-16 2016-03-15 Carnegie Mellon University 3DIC memory chips including computational logic-in-memory for performing accelerated data processing
US20160378151A1 (en) 2015-06-26 2016-12-29 Intel Corporation Rack scale architecture (rsa) and shared memory controller (smc) techniques of fast zeroing
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
US9818457B1 (en) 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US20050018495A1 (en) * 2004-01-29 2005-01-27 Netlist, Inc. Arrangement of integrated circuits in a memory module
CN1855291A (zh) * 2004-12-10 2006-11-01 因芬尼昂技术股份公司 用于多列双列直插式存储模块（dimm）的存储列解码器
US20070019390A1 (en) * 2005-07-22 2007-01-25 Peterson Eric C Flexible cell configuration for multi-processor systems
US20080055868A1 (en) * 2006-08-29 2008-03-06 Peterson Eric C Cabled module, multi-processor system architecture
US20110149501A1 (en) * 2009-12-21 2011-06-23 International Business Machines Corporation Rotating hard drive installation in a computer chassis
CN105900039A (zh) * 2014-02-19 2016-08-24 英特尔公司 为多个存储器技术提供平台支持的设备、系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K.-C. LIAO;C.-C. CHANG: "Relaxation Investigation On Durability For Terminals Of Cpu Socket Connectors", vol. 30, no. 2, XP025406618, DOI: 10.1016/j.matdes.2008.05.004 *
TOMEK JASIONOWSKI;: "RDIMM最大限度提高服务器性能和可扩展性", 中国电子商情(基础电子), no. 08 *

Also Published As

Publication number Publication date
JP2019537186A (ja) 2019-12-19
US10242717B2 (en) 2019-03-26
JP7200466B2 (ja) 2023-01-10
US20180130505A1 (en) 2018-05-10
BR112019003959A2 (pt) 2019-05-21
DE112017004965T5 (de) 2019-06-13
CN109643562B (zh) 2023-08-15
WO2018064421A1 (en) 2018-04-05
US9818457B1 (en) 2017-11-14
KR20190050772A (ko) 2019-05-13

Similar Documents

Publication Publication Date Title
CN109643562A (zh) 每cpu插座具有附加存储器模块插槽的扩展平台
US10599592B2 (en) Extended platform with additional memory module slots per CPU socket and configured for increased performance
US9519319B2 (en) Self-supporting thermal tube structure for electronic assemblies
TWI446167B (zh) 記憶體模組以及其操作方法
US8208277B2 (en) Memory modules and memory devices having memory device stacks, and method of forming same
US7511968B2 (en) Buffered thin module system and method
CN106415434B (zh) 热隔离技术
CN101232009B (zh) 用于集成电路模块的安装结构
US7397684B2 (en) Semiconductor memory array with serial control/address bus
US9442877B2 (en) Storage device
US9747037B2 (en) Extended-height DIMM
KR20200036700A (ko) 다이간 통신을 위한 전송 라인의 직렬 저항
JP2020126829A (ja) ラッチ用緩和機構を有するコネクタ
JP2006269054A (ja) メモリモジュール及び方法
Gervasi DRAM Module Market Overview
KR20110044501A (ko) 개선된 레이아웃 마진을 갖는 반도체 모듈 및 그에 따른 신호라인 레이아웃 방법
US10910746B2 (en) Memory and power mezzanine connectors
US20180189214A1 (en) Crosstalk cancellation transmission bridge
TW202226924A (zh) 用於固態硬碟之三角板總成
US20170133083A1 (en) Memory devices and systems incorporation between-dimm buffering to increase capacity and bandwidth
US20190045632A1 (en) Connector, board assembly, computing system, and methods thereof
US11832383B1 (en) Shared vias for differential pair trace routing
KR20180066783A (ko) 메모리 그룹을 포함하는 메모리 모듈
CN113889161A (zh) 配置存储器子系统的多个寄存器时钟驱动器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant