CN109638068A - 嵌入式锗硅结构及其制造方法 - Google Patents

嵌入式锗硅结构及其制造方法 Download PDF

Info

Publication number
CN109638068A
CN109638068A CN201811557700.5A CN201811557700A CN109638068A CN 109638068 A CN109638068 A CN 109638068A CN 201811557700 A CN201811557700 A CN 201811557700A CN 109638068 A CN109638068 A CN 109638068A
Authority
CN
China
Prior art keywords
germanium silicon
groove
silicon structure
embedded germanium
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811557700.5A
Other languages
English (en)
Inventor
颜强
黄秋铭
谭俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811557700.5A priority Critical patent/CN109638068A/zh
Publication of CN109638068A publication Critical patent/CN109638068A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种用于半导体器件源漏极的嵌入式锗硅结构，包括：半导体基体上的栅极，栅极上的掩模层，两栅极之间的半导体基体上形成有沟槽，沟槽内壁形成有第一种子层，沟槽内的第一种子层和半导体基体上形成有第二种子层，第二种子层上形成有主体层，主体层形成有盖帽层。本发明能提高器件关断电流Iboff，提升器件性能。

Description

嵌入式锗硅结构及其制造方法
技术领域
本发明涉及半导体领域，特别是涉及一种嵌入式锗硅结构。本发明还涉及一种嵌入式锗硅结构制造方法。
背景技术
随着集成电路的发展，场效应尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。
SiGe合金材料的研究始于20世纪50年代中期，由于工艺上的原因难以提高材料的品质。随着薄膜生长技术的发展，已能生长出晶格品质优良、电光性能很好的多种SiGe/Si结构。SiGe/Si结构可用多种外延方法生长，近年来的报道主要集中在气体源分子束外延(GSMBE)、固体源分子束外延(SSMBE)、超真空化学气相淀积(UHV/CVD)和快速加热化学气相淀积(RTCVD)等几种方法。
SiGe是近年来兴起的新型半导体材料，它有许多独特的物理性质和重要的技术应用价值，由于优异的材料特性，并与硅的微电子技术兼容，被认为是第二代硅材料。锗硅合金与应变硅，使硅材料进入到人工设计和微结构材料的时代，硅器件进入到异质结构、能带工程时代，器件的工作速度已扩展到毫米波、超快速领域。同时在光电子领域也获得应用，SiGe材料在光电子领域中的应用主要有鹰晶应变层超晶格p-i-n光探测器、雪崩光探测器、长波长光电导探测器、多量子阱光电探测器等。SiGe材料虽然有载流子迁移率高、能带可调、禁带宽度可以精确调节等优异的物理性质，但是，也存在缺点。由于Ge的晶格常数比Si大4.2％，由此造成的晶格失配会形成应变能使薄膜的组成不均匀，会显著影响材料的能带结构、禁带宽度和迁移率等主要物理性能，SiGe层厚度较小(不能超过平衡临界厚度)，从而使其应用受到很大的限制。
嵌入式SiGe技术被广泛应用以提高PMOS的的性能，嵌入式SiGe技术通过在PMOS在源区和漏区嵌入SiGe材料，能够向沟道区施加压应力，使得PMOS的性能得到显著的提升。在现有嵌入式锗硅工艺中，由于外延生长的种子层不掺杂，而主体层掺杂，使得主体层与基体接合轮廓Junction profile较难控制，使得器件的关断电流Iboff较差。
发明内容
本发明要解决的技术问题是提供一种用于半导体器件源漏极能提高器件关断电流Iboff的嵌入式锗硅结构。
为解决上述技术问题，本发明提供用于半导体器件源漏极的嵌入式锗硅结构，包括：半导体基体上的栅极，栅极上的掩模层；其中，两栅极之间的半导体基体上形成有沟槽，沟槽内壁形成有第一种子层，沟槽内的第一种子层和半导体基体上形成有第二种子层，第二种子层上形成有主体层，主体层形成有盖帽层。
进一步改进所述的嵌入式锗硅结构，所述沟槽是具有水平开口和水平底壁的纺锤形。
纺锤形，有一条对称轴设为AD，两条相等的长边设为AB、AC；两条相等短边BD、CD；两条对角线AD、BC互相垂直，即具有一条对称轴的四边形称做纺锤形。
进一步改进所述的嵌入式锗硅结构，所述沟槽两侧壁向半导体基体形成凸部，所述沟槽底部为水平底壁。
进一步改进所述的嵌入式锗硅结构，所述沟槽是去除竖直对角线上两个角的菱形。
进一步改进所述的嵌入式锗硅结构，所述沟槽竖直对角线上两个角去除的面积不相等。
进一步改进所述的嵌入式锗硅结构，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
进一步改进所述的嵌入式锗硅结构，所述第一种子层形成在沟槽水平方向两个对角内壁和沟槽底壁上。
进一步改进所述的嵌入式锗硅结构，所述第二种子层形成在两个对角内壁和沟槽底壁上的第一种子层上，以及对角内壁和沟槽底壁之间的半导体基体上。
进一步改进所述的嵌入式锗硅结构，所述第一种子层是不掺杂材料。
进一步改进所述的嵌入式锗硅结构，所述第一种子层是锗硅SiGe。
进一步改进所述的嵌入式锗硅结构，所述第二种子层是掺杂材料。
进一步改进所述的嵌入式锗硅结构，所述第二种子层是硼原位掺杂的锗硅SiGeB。
进一步改进所述的嵌入式锗硅结构，所述主体层是硼原位掺杂的锗硅SiGeB。
进一步改进所述的嵌入式锗硅结构，所述盖帽层是硅Si。
本发明提供一种用于锗硅源漏极的嵌入式锗硅结构制造方法，包括以下步骤：
1)在半导体基体上制造栅极，在栅极上制造掩模层；
2)将两栅极之间的掩模层去除，形成刻蚀窗口；
3)刻蚀形成沟槽；
4)沟槽内制造第一种子层；
5)刻蚀去除部分第一种子层，在沟槽内露出部分半导体基体；
6)制造第二种子层，第二种子层位于第一种子层和沟槽内露出的半导体基体上；
7)制造主体层；
8)制造盖帽层。
进一步改进嵌入式锗硅结构制造方法，所述沟槽是具有水平开口和水平底壁的纺锤形。
纺锤形，有一条对称轴设为AD，两条相等的长边设为AB、AC；两条相等短边BD、CD；两条对角线AD、BC互相垂直，即具有一条对称轴的四边形称做纺锤形。
进一步改进嵌入式锗硅结构制造方法，所述沟槽两侧壁向半导体基体形成凸部，所述沟槽底部为水平底壁。
进一步改进嵌入式锗硅结构制造方法，所述沟槽是去除竖直对角线上两个角的菱形。
进一步改进嵌入式锗硅结构制造方法，所述沟槽竖直对角线上两个角去除的面积不相等。
进一步改进嵌入式锗硅结构制造方法，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
进一步改进嵌入式锗硅结构制造方法，所述第一种子层形成在沟槽水平方向两个对角内壁和沟槽底壁上。
进一步改进嵌入式锗硅结构制造方法，所述第二种子层形成在两个对角内壁和沟槽底壁上的第一种子层上，以及对角内壁和沟槽底壁之间的半导体基体上。
进一步改进嵌入式锗硅结构制造方法，所述第一种子层是不掺杂材料。
进一步改进嵌入式锗硅结构制造方法，所述第一种子层是锗硅SiGe。
进一步改进嵌入式锗硅结构制造方法，所述第二种子层是掺杂材料。
进一步改进嵌入式锗硅结构制造方法，所述第二种子层是硼原位掺杂的锗硅SiGeB。
进一步改进嵌入式锗硅结构制造方法，所述主体层是硼原位掺杂的锗硅SiGeB。
进一步改进嵌入式锗硅结构制造方法，所述盖帽层是硅Si。
由于掺杂种子层直接与基体沟槽面和主体层连接，通过调节掺杂种子层的掺杂浓度和厚度可以调节主体层与基体沟槽面之间的junction profile,从而达到改善器件的Iboff(漏电的通道就是主体层与基体沟槽面之间)。本发明通过在纺锤形沟槽底部和侧壁生长第一层不掺杂种子层，有利于控制器件漏电；在纺锤形沟槽底部和侧壁生长第一层种子层和沟槽内的半导体基体上生长第二层掺杂种子层，有利于改善PMOS的junctionprofile，改善器件的Iboff问题，提升器件性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明嵌入式锗硅结构示意图一。
图2是本发明嵌入式锗硅结构示意图二。
图3是本发明嵌入式锗硅结构示意图三。
图4是本发明嵌入式锗硅结构示意图四。
图5是本发明嵌入式锗硅结构示意图五。
图6是本发明嵌入式锗硅结构制造方法流程示意图。
附图标记说明
半导体基体1
栅极2
掩模层3
沟槽4
第一种子层5
第二种子层6
主体层7
盖帽层8
菱形水平对角线第一内角A
菱形水平对角线第二内角B
沟槽底壁C。
具体实施方式
参考图1、图5所示，本发明提供用于半导体器件源漏极的嵌入式锗硅结构第一实施例，包括：半导体基体1上的栅极2，栅极上的掩模层3，两栅极2之间的半导体基体1上形成有沟槽4，沟槽内壁形成有第一种子层5，沟槽内的第一种子层5和半导体基体上1形成有第二种子层6，第二种子层6上形成有主体层7，主体层7形成有盖帽层8，即是本发明嵌入式锗硅结构的基础结构。所述沟槽是具有水平开口和水平底壁的纺锤形，即沟槽是中间大两段小的结构。
参考图2至图5所示，本发明提供用于半导体器件源漏极的嵌入式锗硅结构第二实施例，包括：半导体基体1上的栅极2，栅极上的掩模层3，两栅极2之间的半导体基体1上形成有沟槽4，沟槽内壁形成有第一种子层5，沟槽内的第一种子层5和半导体基体上1形成有第二种子层6，第二种子层6上形成有主体层7，主体层7形成有盖帽层8。
其中，所述沟槽两侧壁向半导体基体形成凸部，所述沟槽底部为水平底壁，沟槽开口为水平。以菱形为例，两侧壁的凸部即菱形水平对角线的两个内角，所述沟槽底部的水平底壁即菱形去除竖直对角新底角所形成的水平底壁。
所述沟槽4是去除竖直对角线上两个角的菱形，所述沟槽竖直对角线上两个角去除的面积不相等，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积，即该沟槽4形成口大底小的机构。
继续参考图2至图5所示，本发明提供用于半导体器件源漏极的嵌入式锗硅结构第三实施例，包括：半导体基体1上的栅极2，栅极上的掩模层3，两栅极2之间的半导体基体1上形成有沟槽4，沟槽内壁形成有第一种子层5，沟槽内的第一种子层5和半导体基体上1形成有第二种子层6，第二种子层6上形成有主体层7，主体层7形成有盖帽层8。
所述沟槽4是去除竖直对角线上两个角的菱形，所述沟槽竖直对角线上两个角去除的面积不相等，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
所述第一种子层5形成在沟槽水平方向两个对角内壁A、B和沟槽底壁C上，即图3所示A、B和C位置。
所述第二种子层6形成在两个对角内壁和沟槽底壁上的第一种子层5上，以及对角内壁和沟槽底壁之间的半导体基体1上。即图5所示，第二种子层6与半导体基体1形成接触。
继续参考图2至图5所示，本发明提供用于半导体器件源漏极的嵌入式锗硅结构第四实施例，包括：半导体基体1上的栅极2，栅极上的掩模层3，两栅极2之间的半导体基体1上形成有沟槽4，沟槽内壁形成有第一种子层5，沟槽内的第一种子层5和半导体基体上1形成有第二种子层6，第二种子层6上形成有主体层7，主体层7形成有盖帽层8。
所述沟槽4是去除竖直对角线上两个角的菱形，所述沟槽竖直对角线上两个角去除的面积不相等，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
所述第一种子层5形成在沟槽水平方向两个对角内壁A、B和沟槽底壁C上，即图3所示A、B和C位置。
所述第二种子层6形成在两个对角内壁和沟槽底壁上的第一种子层5上，以及对角内壁和沟槽底壁之间的半导体基体1上。即图5所示，第二种子层6与半导体基体1形成接触。
其中，所述第一种子层5是不掺杂材料，所述第一种子层5是锗硅SiGe。
所述第二种子层6是掺杂材料，所述第二种子层6是锗硅SiGeB。
所述主体层7是硼原位掺杂的锗硅SiGeB。
所述盖帽层8是硅Si。
如图6所示，本发明提供一种用于锗硅源漏极的嵌入式锗硅结构制造方法第一实施例，包括以下步骤：
1)在半导体基体上制造栅极，在栅极上制造掩模层；
2)将两栅极之间的掩模层去除，形成刻蚀窗口；
3)刻蚀形成沟槽；
4)沟槽内制造第一种子层；
5)刻蚀去除部分第一种子层，在沟槽内露出部分半导体基体；
6)制造第二种子层，第二种子层位于第一种子层和沟槽内露出的半导体基体上；
7)制造主体层；
8)制造盖帽层。
其中，所述沟槽是具有水平开口和水平底壁的纺锤形，即沟槽是中间大两段小的结构。以菱形为例，所述沟槽是去除竖直对角线上两个角的菱形，所述沟槽竖直对角线上两个角去除的面积不相等，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
所述第一种子层形成在沟槽水平方向两个对角内壁和沟槽底壁上，所述第二种子层形成在两个对角内壁和沟槽底壁上的第一种子层上，以及对角内壁和沟槽底壁之间的半导体基体上。
本发明提供一种用于锗硅源漏极的嵌入式锗硅结构制造方法第二实施例，包括以下步骤：
1)在半导体基体上制造栅极，在栅极上制造掩模层；
2)将两栅极之间的掩模层去除，形成刻蚀窗口；
3)刻蚀形成沟槽；
4)沟槽内制造第一种子层；
5)刻蚀去除部分第一种子层，在沟槽内露出部分半导体基体；
6)制造第二种子层，第二种子层位于第一种子层和沟槽内露出的半导体基体上；
7)制造主体层；
8)制造盖帽层。
其中，所述沟槽是具有水平开口和水平底壁的纺锤形，即沟槽是中间大两段小的结构。继续以菱形为例，所述沟槽是去除竖直对角线上两个角的菱形，所述沟槽竖直对角线上两个角去除的面积不相等，所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
所述第一种子层形成在沟槽水平方向两个对角内壁和沟槽底壁上，所述第二种子层形成在两个对角内壁和沟槽底壁上的第一种子层上，以及对角内壁和沟槽底壁之间的半导体基体上。
所述第一种子层是不掺杂材料，所述第一种子层是锗硅SiGe。
所述第二种子层是掺杂材料，所述第二种子层是硼原位掺杂的锗硅SiGeB。
所述主体层是硼原位掺杂的锗硅SiGeB。
所述盖帽层是硅Si。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (28)

1.一种嵌入式锗硅结构，用于半导体器件源漏极，包括：半导体基体上的栅极，栅极上的掩模层，其特征在于：两栅极之间的半导体基体上形成有沟槽，沟槽内壁形成有第一种子层，沟槽内的第一种子层和半导体基体上形成有第二种子层，第二种子层上形成有主体层，主体层形成有盖帽层。
2.如权利要求1所述的嵌入式锗硅结构，其特征在于：所述沟槽是具有水平开口和水平底壁的纺锤形。
3.如权利要求1所述的嵌入式锗硅结构，其特征在于：所述沟槽两侧壁向半导体基体形成凸部，所述沟槽底部为水平底壁。
4.如权利要求1所述的嵌入式锗硅结构，其特征在于：所述沟槽是去除竖直对角线上两个角的菱形。
5.如权利要求4所述的嵌入式锗硅结构，其特征在于：所述沟槽竖直对角线上两个角去除的面积不相等。
6.如权利要求5所述的嵌入式锗硅结构，其特征在于：所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
7.如权利要求5所述的嵌入式锗硅结构，其特征在于：所述第一种子层形成在沟槽水平方向两个对角内壁和沟槽底壁上。
8.如权利要求7所述的嵌入式锗硅结构，其特征在于：所述第二种子层形成在两个对角内壁和沟槽底壁上的第一种子层上，以及对角内壁和沟槽底壁之间的半导体基体上。
9.如权利要求1-8任意一项所述的嵌入式锗硅结构，其特征在于：所述第一种子层是不掺杂材料。
10.如权利要求9所述的嵌入式锗硅结构，其特征在于：所述第一种子层是锗硅(SiGe)。
11.如权利要求1-8任意一项所述的嵌入式锗硅结构，其特征在于：所述第二种子层是掺杂材料。
12.如权利要求11所述的嵌入式锗硅结构，其特征在于：所述第二种子层是硼原位掺杂的锗硅(SiGeB)。
13.如权利要求1-8任意一项所述的嵌入式锗硅结构，其特征在于：所述主体层是硼原位掺杂的锗硅(SiGeB)。
14.如权利要求1-8任意一项所述的嵌入式锗硅结构，其特征在于：所述盖帽层是硅(Si)。
15.一种嵌入式锗硅结构制造方法，用于锗硅源漏极，包括以下步骤：
1)在半导体基体上制造栅极，在栅极上制造掩模层；
2)将两栅极之间的掩模层去除，形成刻蚀窗口；
3)刻蚀形成沟槽；
4)沟槽内制造第一种子层；
5)刻蚀去除部分第一种子层，在沟槽内露出部分半导体基体；
6)制造第二种子层，第二种子层位于第一种子层和沟槽内露出的半导体基体上；
7)制造主体层；
8)制造盖帽层。
16.如权利要求15所述的嵌入式锗硅结构制造方法，其特征在于：所述沟槽是具有水平开口和水平底壁的纺锤形。
17.如权利要求16所述的嵌入式锗硅结构制造方法，其特征在于：所述沟槽两侧壁向半导体基体形成凸部，所述沟槽底部为水平底壁。
18.如权利要求17所述的嵌入式锗硅结构制造方法，其特征在于：所述沟槽是去除竖直对角线上两个角的菱形。
19.如权利要求18所述的嵌入式锗硅结构制造方法，其特征在于：所述沟槽竖直对角线上两个角去除的面积不相等。
20.如权利要求19所述的嵌入式锗硅结构制造方法，其特征在于：所述沟槽竖直方向顶角被去除的面积大于底角被去除的面积。
21.如权利要求18所述的嵌入式锗硅结构制造方法，其特征在于：所述第一种子层形成在沟槽水平方向两个对角内壁和沟槽底壁上。
22.如权利要求18所述的嵌入式锗硅结构制造方法，其特征在于：所述第二种子层形成在两个对角内壁和沟槽底壁上的第一种子层上，以及对角内壁和沟槽底壁之间的半导体基体上。
23.如权利要求15-22任意一项所述的嵌入式锗硅结构制造方法，其特征在于：所述第一种子层是不掺杂材料。
24.如权利要求23所述的嵌入式锗硅结构制造方法，其特征在于：所述第一种子层是锗硅(SiGe)。
25.如权利要求15-22任意一项所述的嵌入式锗硅结构制造方法，其特征在于：所述第二种子层是掺杂材料。
26.如权利要求25所述的嵌入式锗硅结构制造方法，其特征在于：所述第二种子层是硼原位掺杂的锗硅(SiGeB)。
27.如权利要求15-22任意一项所述的嵌入式锗硅结构制造方法，其特征在于：所述主体层是硼原位掺杂的锗硅(SiGeB)。
28.如权利要求15-22任意一项所述的嵌入式锗硅结构制造方法，其特征在于：所述盖帽层是硅(Si)。
CN201811557700.5A 2018-12-19 2018-12-19 嵌入式锗硅结构及其制造方法 Pending CN109638068A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811557700.5A CN109638068A (zh) 2018-12-19 2018-12-19 嵌入式锗硅结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811557700.5A CN109638068A (zh) 2018-12-19 2018-12-19 嵌入式锗硅结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109638068A true CN109638068A (zh) 2019-04-16

Family

ID=66075486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811557700.5A Pending CN109638068A (zh) 2018-12-19 2018-12-19 嵌入式锗硅结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109638068A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400844A (zh) * 2019-07-25 2019-11-01 上海华力集成电路制造有限公司 锗硅外延层、其形成方法及一pmos器件
CN110444473A (zh) * 2019-08-29 2019-11-12 上海华力集成电路制造有限公司 嵌入式锗硅器件的制造方法及嵌入式锗硅器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610637A (zh) * 2011-01-19 2012-07-25 台湾积体电路制造股份有限公司 制造应变的源极/漏极结构的方法
US20130109144A1 (en) * 2011-10-26 2013-05-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN103594338A (zh) * 2012-08-16 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104851912A (zh) * 2014-02-14 2015-08-19 台湾积体电路制造股份有限公司 晶体管的应变引发方案
US9673324B1 (en) * 2016-07-05 2017-06-06 United Microelectronics Corp. MOS device with epitaxial structure associated with source/drain region and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610637A (zh) * 2011-01-19 2012-07-25 台湾积体电路制造股份有限公司 制造应变的源极/漏极结构的方法
US20130109144A1 (en) * 2011-10-26 2013-05-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN103594338A (zh) * 2012-08-16 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104851912A (zh) * 2014-02-14 2015-08-19 台湾积体电路制造股份有限公司 晶体管的应变引发方案
US9673324B1 (en) * 2016-07-05 2017-06-06 United Microelectronics Corp. MOS device with epitaxial structure associated with source/drain region and method of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400844A (zh) * 2019-07-25 2019-11-01 上海华力集成电路制造有限公司 锗硅外延层、其形成方法及一pmos器件
CN110444473A (zh) * 2019-08-29 2019-11-12 上海华力集成电路制造有限公司 嵌入式锗硅器件的制造方法及嵌入式锗硅器件结构

Similar Documents

Publication Publication Date Title
KR101805639B1 (ko) 반도체 필름들의 스트레인 완화된 헤테로에피택시에서의 결함들의 효과적인 종횡비 트래핑을 위한 경사진 트렌치의 이용
CN103021863B (zh) 精确校准及自平衡的超级结器件的制备方法
US7968913B2 (en) CMOS compatable fabrication of power GaN transistors on a <100> silicon substrate
TWI528573B (zh) 光伏打電池與其形成方法及多重接面太陽能電池
CN103247529B (zh) 一种沟槽场效应器件及其制作方法
JP7482603B2 (ja) 炭化ケイ素内における半導体デバイスの形成
KR20140082839A (ko) 실리콘 카바이드 에피택시
KR20100046381A (ko) 게르마늄 광 검출기 및 그 형성방법
US11302782B2 (en) In-situ straining epitaxial process
CN107768428A (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
KR102104062B1 (ko) 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
CN109638068A (zh) 嵌入式锗硅结构及其制造方法
CN104882366A (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
KR102012506B1 (ko) Ge 디바이스 및 SiGe 디바이스에서의 품질 개선을 위한 유전체 측벽 구조체
CN102479806A (zh) 超级结半导体器件及其制作方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN105637639A (zh) 提供具有缺陷的减少的外延光子装置的方法及所得结构
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
CN111681951A (zh) 一种半导体结构及其制造方法
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
CN102881570A (zh) 半导体材料的制备方法
US11374143B2 (en) Fin-based photodetector structure
CN107546116B (zh) SiGe选择外延致Ge准直接带隙半导体材料及其制备方法
JPWO2003050880A1 (ja) 半導体発光素子およびその製造方法
CN106783613B (zh) 一种iii-v族半导体moshemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416

RJ01 Rejection of invention patent application after publication