CN109618489A - 印制电路板 - Google Patents

印制电路板 Download PDF

Info

Publication number
CN109618489A
CN109618489A CN201811647472.0A CN201811647472A CN109618489A CN 109618489 A CN109618489 A CN 109618489A CN 201811647472 A CN201811647472 A CN 201811647472A CN 109618489 A CN109618489 A CN 109618489A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
pin
level pin
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811647472.0A
Other languages
English (en)
Inventor
邓海东
颜东溟
孙顺清
尹秋峰
冯所利
梁伦鹏
甘国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Morning Semiconductor (shenzhen) Co Ltd
Original Assignee
Crystal Morning Semiconductor (shenzhen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Morning Semiconductor (shenzhen) Co Ltd filed Critical Crystal Morning Semiconductor (shenzhen) Co Ltd
Priority to CN201811647472.0A priority Critical patent/CN109618489A/zh
Publication of CN109618489A publication Critical patent/CN109618489A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明公开了一种印制电路板，属于电子技术领域。本发明的印制电路板的顶层线路板设置有横向间距和纵向间距均为0.5mm的管脚阵列，顶层线路板的奇数层管脚垂直对齐，顶层线路板的偶数层管脚垂直对齐，通过将偶数层管脚奇数层管脚垂直距离错开0.25mm可提高管脚密度和信号线出线密度，同时又避免使用激光盲孔、埋孔工艺，降低了PCB板的生产成本。

Description

印制电路板
技术领域
本发明涉及电子技术领域，尤其涉及一种用于焊球阵列芯片焊接的印制电路板(Printed Circuit Board，简称PCB)。
背景技术
随着大规模集成电路技术的发展，封装上集成的信号管脚越来越多，需要提高管脚密度。现有的电子集成电路BGA(全称：Ball Grid Array，中文：焊球阵列封装)封装的芯片管脚阵列通常为沿用JEDEC标准(即：固态技术协会，固态技术协会是微电子产业的领导标准机构)的0.8mm、0.65mm或0.5mm的标准管脚间距。目前主流低成本印刷电路板加工能力为0.1mm线宽、0.1mm间距以及0.4mm焊环的0.2mm的机械通孔，可以支持到0.65mm的管脚间距。如果为了提高出线密度将芯片管脚间距缩小到0.5mm，搭配的PCB需要从机械通孔工艺切换为激光盲孔/埋空工艺，以及线宽、间距需要从0.1mm缩小到0.075mm，大幅度的提升了PCB成本。
发明内容
针对现有芯片提高管脚出线数量存在的工艺问题，现提供一种旨在可支持现有工艺同时提高了管脚出线密度的印制电路板。
一种印制电路板，用于与焊球阵列芯片焊接，所述印制电路板包括：至少两层线路板；
所述印制电路板的顶层线路板设置有横向间距和纵向间距均为0.5mm的管脚阵列，所述顶层线路板的奇数层管脚垂直对齐，所述顶层线路板的偶数层管脚垂直对齐，所述偶数层管脚与所述奇数层管脚垂直距离错开0.25mm。
优选的，所述顶层线路板的偶数层管脚个数比奇数层管脚少一个。
优选的，所述印制电路板的底层线路板设置有横向距离为0.75mm、纵向距离为0.5mm的管脚阵列，所述底层线路板的奇数层管脚垂直对齐，所述底层线路板的偶数层管脚垂直对齐，所述偶数层管脚与所述奇数层管脚垂直距离错开0.25mm。
优选的，所述顶层线路板的偶数层管脚个数比奇数层管脚少一个。
优选的，还包括：0.2mm的机械孔。
优选的，还包括：0.4mm的焊环。
优选的，所述印制电路板的走线线宽及走线间距均为0.1mm。
上述技术方案的有益效果：
本技术方案中，印制电路板的顶层线路板设置有横向间距和纵向间距均为0.5mm的管脚阵列，顶层线路板的奇数层管脚垂直对齐，顶层线路板的偶数层管脚垂直对齐，通过将偶数层管脚奇数层管脚垂直距离错开0.25mm可提高管脚密度和信号线出线密度，同时又避免使用激光盲孔、埋孔工艺，降低了PCB板的生产成本。
附图说明
图1为现有的标准为0.5mm间距管脚阵列的顶层出线图；
图2为本发明所述的印制电路板的顶层线路板的一种实施例的出线图；
图3为本发明所述的印制电路板的底层线路板出线的一种实施例的出线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种印制电路板，用于与焊球阵列芯片焊接，所述印制电路板包括：至少两层线路板；
所述印制电路板的顶层线路板(top层)设置有横向间距和纵向间距均为0.5mm的管脚阵列，所述顶层线路板的奇数层管脚垂直对齐，所述顶层线路板的偶数层管脚垂直对齐，所述偶数层管脚与所述奇数层管脚垂直距离错开0.25mm。
作为举例而非限定，所述顶层线路板的偶数层管脚个数比奇数层管脚少一个。
如图1为现有的标准为0.5mm间距管脚阵列的顶层出线图，当使用0.075mm的线宽和间距，9mm空间可以出37根线。在本实施例中，如图2所示，在本实施例中将横向管脚间隔调整为0.25mm，并且挖空部分位置的管脚后，8mm空间出线33根，相比标准0.5mm管脚阵列，出线密度得到提高，并且而PCB仍然可以使用0.1mm线宽、间距工艺，大幅降低PCB成本。
在本实施例中，印制电路板的顶层线路板设置有横向间距和纵向间距均为0.5mm的管脚阵列，顶层线路板的奇数层管脚垂直对齐，顶层线路板的偶数层管脚垂直对齐，通过将偶数层管脚奇数层管脚垂直距离错开0.25mm可提高管脚密度和信号线出线密度，同时又避免使用激光盲孔、埋孔工艺，降低了PCB板的生产成本。
在优选的实施例中，所述印制电路板的底层线路板(bottom层)设置有横向距离为0.75mm、纵向距离为0.5mm的管脚阵列，所述底层线路板的奇数层管脚垂直对齐，所述底层线路板的偶数层管脚垂直对齐，所述偶数层管脚与所述奇数层管脚垂直距离错开0.25mm。
作为举例而非限定，所述顶层线路板的偶数层管脚个数比奇数层管脚少一个。
现有的印制电路板的底层线路板出线标准的0.5mm管脚阵列需要使用激光盲孔/埋孔，主板PCB成本很高。为了使用机械通孔，需要挖空部分管脚。直接在标准0.5mm管脚阵列上挖空管脚，会比较浪费芯片的空间。在本实施例中采用将管脚横向阵列间距缩小到0.25mm的方式，在挖空管脚上提高了灵活性，获得更高的出线密度。在实际应用中如图3所示，局部位置可以使用更灵活的管脚摆放方式，以充分利用中心和角落的出线位置。
需要说明的是，本发明的印制电路板可设置0.2mm的机械孔、0.4mm的焊环，同时支持0.1mm线宽、间距的走线工艺。
本发明的印制电路板上的管脚布局将走线线宽和间距从0.075mm放宽到0.1mm，把只能使用激光盲孔/埋孔的工艺放宽为可以使用机械通孔工艺，在保持跟标准0.5mm管脚阵列相同出线密度下，不增加芯片成本，降低主板PCB成本，提高了芯片的综合竞争力；同时还提高了底层线路板打孔出线的灵活性。
需要说明的是，本发明可支持4层线路板通孔PCB工艺和0.1mm线宽间距出线。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (7)

1.一种印制电路板，用于与焊球阵列芯片焊接，所述印制电路板包括：至少两层线路板；
所述印制电路板的顶层线路板设置有横向间距和纵向间距均为0.5mm的管脚阵列，其特征在于：所述顶层线路板的奇数层管脚垂直对齐，所述顶层线路板的偶数层管脚垂直对齐，所述偶数层管脚与所述奇数层管脚垂直距离错开0.25mm。
2.根据权利要求1所述的印制电路板，其特征在于：所述顶层线路板的偶数层管脚个数比奇数层管脚少一个。
3.根据权利要求1所述的印制电路板，其特征在于：所述印制电路板的底层线路板设置有横向距离为0.75mm、纵向距离为0.5mm的管脚阵列，所述底层线路板的奇数层管脚垂直对齐，所述底层线路板的偶数层管脚垂直对齐，所述偶数层管脚与所述奇数层管脚垂直距离错开0.25mm。
4.根据权利要求3所述的印制电路板，其特征在于：所述顶层线路板的偶数层管脚个数比奇数层管脚少一个。
5.根据权利要求1所述的印制电路板，其特征在于：还包括：0.2mm的机械孔。
6.根据权利要求1所述的印制电路板，其特征在于：还包括：0.4mm的焊环。
7.根据权利要求1所述的印制电路板，其特征在于：所述印制电路板的走线线宽及走线间距均为0.1mm。
CN201811647472.0A 2018-12-29 2018-12-29 印制电路板 Pending CN109618489A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811647472.0A CN109618489A (zh) 2018-12-29 2018-12-29 印制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811647472.0A CN109618489A (zh) 2018-12-29 2018-12-29 印制电路板

Publications (1)

Publication Number Publication Date
CN109618489A true CN109618489A (zh) 2019-04-12

Family

ID=66016433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811647472.0A Pending CN109618489A (zh) 2018-12-29 2018-12-29 印制电路板

Country Status (1)

Country Link
CN (1) CN109618489A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562978A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd フリツプチツプ
US5691569A (en) * 1995-12-20 1997-11-25 Intel Corporation Integrated circuit package that has a plurality of staggered pins
US20120241208A1 (en) * 2011-03-21 2012-09-27 Dialog Semiconductor Gmbh Signal routing Optimized IC package ball/pad layout
CN203368920U (zh) * 2013-05-21 2013-12-25 上海斐讯数据通信技术有限公司 采用双排错位引脚的偷锡焊盘
CN105704918A (zh) * 2016-02-01 2016-06-22 浪潮(北京)电子信息产业有限公司 一种高密度印制电路板
CN106469702A (zh) * 2015-08-17 2017-03-01 联发科技股份有限公司 球栅阵列及半导体封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562978A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd フリツプチツプ
US5691569A (en) * 1995-12-20 1997-11-25 Intel Corporation Integrated circuit package that has a plurality of staggered pins
US20120241208A1 (en) * 2011-03-21 2012-09-27 Dialog Semiconductor Gmbh Signal routing Optimized IC package ball/pad layout
CN203368920U (zh) * 2013-05-21 2013-12-25 上海斐讯数据通信技术有限公司 采用双排错位引脚的偷锡焊盘
CN106469702A (zh) * 2015-08-17 2017-03-01 联发科技股份有限公司 球栅阵列及半导体封装
CN105704918A (zh) * 2016-02-01 2016-06-22 浪潮(北京)电子信息产业有限公司 一种高密度印制电路板

Similar Documents

Publication Publication Date Title
CN104205268B (zh) 三维无源多器件结构
US7746661B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
JP4273098B2 (ja) 多層プリント回路板
CN100490147C (zh) 电子器件接线方法和结构
EP3641510B1 (en) Systems and methods for providing a high speed interconnect system with reduced crosstalk
EP1753274A2 (en) Alternating micro-vias and through-hole vias for a BGA interconnect grid in order to create improved PCB routing channels
CN109801895A (zh) 焊球阵列封装芯片及印制电路板
US20090101397A1 (en) Printed circuit board having improved solder pad layout
US20140312488A1 (en) Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base
CN1327519C (zh) 器件封装件和印刷电路板及电子装置
CN109618489A (zh) 印制电路板
US8633398B2 (en) Circuit board contact pads
US6812409B2 (en) Layer allocating apparatus for multi-layer circuit board
CN114051316B (zh) 一种印刷电路板
US20030223208A1 (en) Power plane region of printed circuit board with power blocks having an arc-shaped boundary
CN108601216A (zh) 一种pcb及pcb制作方法
WO2017048232A1 (en) Printed circuit board including through-hole vias
CN102497732A (zh) 一种pcb拼接板
US7043828B2 (en) Tile-based routing method of a multi-layer circuit board
CN207969106U (zh) Pcb板定位治具
CN109890130A (zh) 一种印刷电路板
CN204887684U (zh) 一种新型散热式电路板
CN105430891B (zh) 柔性线路板及移动终端
CN211429630U (zh) 一种降低导电孔电阻的高精度pcb板
CN204810695U (zh) 一种插装结构及集成电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190412