CN109585316A - 半导体装置结构的检验方法 - Google Patents

半导体装置结构的检验方法 Download PDF

Info

Publication number
CN109585316A
CN109585316A CN201711191915.5A CN201711191915A CN109585316A CN 109585316 A CN109585316 A CN 109585316A CN 201711191915 A CN201711191915 A CN 201711191915A CN 109585316 A CN109585316 A CN 109585316A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
device structure
high molecular
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711191915.5A
Other languages
English (en)
Inventor
牛宝华
柯家楠
林棋淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109585316A publication Critical patent/CN109585316A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2653—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明实施例提供一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括涂布包含高分子的溶液于上述半导体装置结构的第一表面上、设置透明基板于上述半导体装置结构的第一表面以及上述包含高分子的溶液上、使用光照射上述包含高分子的溶液以形成粘合层于上述透明基板与上述半导体装置结构之间。上述粘合层接合上述透明基板与上述半导体装置结构。上述检验方法亦包括检验上述待检验特征。

Description

半导体装置结构的检验方法
技术领域
本发明实施例涉及一半导体装置结构的检验方法，且特别有关于一种芯片封装体(chip package)的检验方法。
背景技术
半导体集成电路(IC)工业经历了快速地成长。集成电路的材料及设计上的技术进步造就了集成电路的多个世代。每一世代具有比上一世代更小且更复杂的电路。在集成电路演进的过程，功能密度(亦即，单位芯片面积的互连装置的数量)普遍地增加，然而几何尺寸(亦即，使用一生产制程可制造的最小元件(或导线))则降低。上述尺寸的缩减大体上可提升生产效率、降低相关成本而带来许多好处。
随着技术节点尺寸降低以及集成电路缩小化，半导体装置结构的显微观察(例如：半导体晶圆及/或待测件(device under test，DUT))在检验良率限制缺陷(yield-limiting defects)、设计功能缺陷(design-functional defects)以及效能限制缺陷(performance-limiting defects)上扮演重要的角色。
然而，由于特征尺寸持续地变小，上述半导体装置结构的显微观察亦越来越难进行。因此，检验尺寸越来越小的半导体装置结构将是一大挑战。
发明内容
本发明实施例包括一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验(to-be-inspected)特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括涂布(applying)包含高分子的(polymer-containing)溶液于上述半导体装置结构的第一表面上、设置透明基板于上述半导体装置结构的第一表面以及上述包含高分子的溶液上、使用光照射(irradiate)上述包含高分子的溶液以形成粘合层于上述透明基板与上述半导体装置结构之间。上述粘合层接合上述透明基板与上述半导体装置结构。上述检验方法亦包括检验上述待检验特征。
本发明实施例另包括一种半导体结构的检验方法。上述检验方法包括接收芯片封装体(chip package)。上述芯片封装体包括待检验特征，且上述芯片封装体具有第一表面与第二表面。上述检验方法亦包括涂布包含高分子的溶液于上述芯片封装体的第一表面上、设置承载基板于上述芯片封装体的第一表面上，使得上述包含高分子的溶液分布(spread)于上述承载基板与上述芯片封装体之间。上述检验方法亦包括使用光照射上述包含高分子的溶液以将上述包含高分子的溶液转变成接合上述承载基板与上述芯片封装体的粘合层、自上述第二表面部分地移除上述芯片封装体以形成朝向上述待检验特征延伸的开口。上述检验方法亦包括于上述开口形成之后或于形成上述开口的期间检验上述待检验特征。
本发明实施例亦包括一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括确认(identifying)上述半导体装置结构的一目标区域。上述待检验特征位于上述目标区域中。上述检验方法亦包括施与(dispense)一或数滴的包含高分子的溶液于上述目标区域上、设置透明基板于上述半导体装置结构上，使得上述包含高分子的溶液分布于上述透明基板与上述半导体装置结构之间。上述检验方法亦包括使用紫外光照射上述包含高分子的溶液以将上述包含高分子的溶液固化而形成接合上述透明基板与上述半导体装置结构的粘合层、形成自上述半导体装置结构的第二表面朝向上述待检验特征延伸的开口。上述检验方法亦包括于上述开口形成之后或于形成上述开口的期间检验上述待检验特征。
附图说明
以下将配合说明书附图详述本发明实施例的各层面。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1A-图1G为根据一些实施例的检验半导体装置结构的方法的各阶段的剖面图。
图2是根据一些实施例示出检验半导体装置结构的方法的流程图。
图3为根据一些实施例的用来检验半导体装置结构的真空腔体的剖面图。
图4A-图4G为根据一些实施例的检验半导体装置结构的方法的各阶段的剖面图。
附图标记说明：
10～芯片封装体
12a～第一表面
12b～第二表面
100～半导体晶粒
102～封装基板
104～接合元件
106～底胶层
107～待检验区域
108～标示凹陷
110～包含高分子的溶液
110’～被展开或经延伸的包含高分子的溶液
112～溶液提供器
114～承载基板
116～粘合层
118～光
120～光源
122～滤光元件
124～开口
126～能量束
200～方法
S202、S204、S206、S208、S210、S212～方法200的步骤
300～真空腔体
400～半导体装置结构
402～支撑基板
400a～表面
407～待检验特征
408～标示凹陷
410～光固化胶
410’～经延伸的光固化胶层
412～胶提供器
414～承载基板
416～粘合层
418～光
420～光源
422～滤光元件
424～开口
426～能量束
R、R’～目标区域
T1、T2～厚度
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征。以下描述具体的元件及其排列以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，本发明实施例可能重复各种示例中的附图标记和/或字母。上述重复是为了达到简明和清楚的目的，而非用来限定所讨论的各种实施例和/或配置之间的关系。
此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
将叙述本公开一些实施例。在此些实施例中所述的步骤之前、之间及/或之后可提供额外的操作。一些所述的步骤可于不同的实施例中被取代或省略。可加入额外的特征于所述的半导体装置结构。一些后文所述的特征可于不同的实施例中被取代或省略。虽然以一特定顺序的数个操作说明一些实施例，但亦可以其他合理的顺序进行此些操作。
为了覆晶封装(flip chip)半导体集成电路上的良率分析、缺陷定位与分析、功能侦错(functional debug)与效能侦错(performance debug)，使用一或多个检验步骤以检验半导体晶圆或待测件。上述检验步骤是被用来实时并快速地确认(identify)制程良率限制缺陷、设计功能缺陷以及效能限制缺陷。因此，可及时调整生产制程而改善产品良率。
图1A-图1G为根据一些实施例的形成芯片封装体的制程的各步骤的剖面图。图2是根据一些实施例示出用于检验半导体装置结构的方法200的流程图。在一些实施例中，方法200是开始于步骤S202。如图2所示，于步骤S202中，接收具有待检验(to-be-inspected)特征的半导体装置结构。在一些实施例中，上述半导体装置结构为芯片封装体。如图1A所示，提供或接收将被检验的芯片封装体10。
在一些实施例中，芯片封装体10包括半导体晶粒(semiconductor die)或半导体芯片(semiconductor chip)100。在一些实施例中，半导体晶粒100包括互补式金属氧化物半导体场效应晶体管芯片(CMOS chip)、微机电系统芯片(micro-electro-mechanicalsystem chip)、纳米机电系统芯片(nano-electro-mechanical system chip)或其他适当的芯片。待检验或待检测的芯片封装体10亦可称为待测件。
然而，本发明的实施例并非依此为限。可对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，待检验的半导体结构为包括一或多个半导体晶圆的晶圆级封装结构(wafer-level package structure)。上述封装的半导体晶圆可包括互补式金属氧化物半导体场效应晶体管晶圆、微机电系统晶圆、纳米机电系统晶圆或其他适当的晶圆。
在一些实施例中，芯片封装体10还包括封装基板102。如图1A所示，半导体晶粒100可经由接合元件104与封装基板102接合。在一些实施例中，形成底胶层(underfill layer)106于半导体晶粒100与封装基板102之间以围绕接合元件104。底胶层106可保护接合元件104免于湿气的损害或劣化。底胶层106可包括或由包含环氧基(epoxy-containing)的树脂所形成。底胶层106可具有约50μm至100μm的厚度。
在一些实施例中，接合元件104为导电元件，其包括焊锡凸块(solder bumps)、铜柱凸块(copper pillar bumps)、其他适当的导电凸块或上述的组合。在一些实施例中，任一接合元件104具有约70μm至120μm的厚度。可使用回焊(reflow)制程形成接合元件104于半导体晶粒100与封装基板102之间。
在一些实施例中，封装基板102为印刷电路板，其包括以高分子为基底的基板(polymer-based substrate)以及形成于其上或其中的导电特征。封装基板102可具有约500μm至2000μm的厚度。接合元件104可与封装基板102的导电垫(未示出于图中)接合。在一些其他的实施例中，封装基板102为半导体基板，如硅基板。
接下来，方法200继续进行步骤S204。根据一些实施例，于步骤S204中，确认半导体装置结构的目标区域(如图2所示)。在一些实施例中，上述目标区域包含应被检验及/或观察的特征。
根据一些实施例，如图1B所示，在上述目标区域被确认之前，薄化芯片封装体10以利于后续的芯片封装体10的检验步骤。在薄化芯片封装体10之后，可较轻易及/或精确地确认包含上述待检验特征的目标区域。
如图1B所示，芯片封装体10具有第一表面12a与第二表面12b。在一些实施例中，第一表面12a为半导体晶粒100的背侧表面。在一些实施例中，自表面12a薄化半导体晶粒100以实现芯片封装体10的薄化。在一些实施例中，使用机械研磨制程(mechanical grindingprocess)、化学机械研磨制程(chemical mechanical polishing，CMP)、蚀刻制程、干式抛光制程(dry polishing process)、一或多个其他适当的制程、或上述的组合薄化半导体晶粒100。
可将半导体晶粒100薄化至一较小的厚度T1。厚度T1可约为100μm至10μm。在一些实施例中，半导体晶粒100原来的厚度可约为750μm。在被薄化之后，半导体晶粒100可具有约50μm的厚度。
由于薄化半导体晶粒100，而可较轻易地找到良率限制缺陷、效能限制缺陷及/或一或多个其他应被观察的特征。如图1B所示，在一些实施例中，检验芯片封装体10以定位(locate)且/或确认待检验特征107所在的目标区域R。待检验特征107可为良率限制缺陷或效能限制缺陷。
在一些实施例中，使用光学显微镜确认目标区域R。在一些实施例中，使用红外光确认目标区域R。在使用光学显微镜检验芯片封装体10时，可使用红外光作为光源。可使用红外光大约确认出包含待检验特征107的目标区域R。可于后续确认及/或检验待检验特征107的精确的位置及/或深度。
在一些前述的实施例中，在薄化半导体晶粒100之后确认目标区域R。然而，本发明的实施例并非依此为限。可以对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，在确认或定位目标区域R之前未薄化半导体晶粒100。
根据一些实施例，如图1C所示，在确认目标区域R之后标示目标区域R。如图1C所示，在一些实施例中，薄化或部分地移除目标区域R以形成标示凹陷108。标示凹陷108是被用来指出目标区域R的位置。
在一些实施例中，使用机械钻孔制程形成标示凹陷108。然而，本发明的实施例并非依此为限。可以对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，使用激光钻孔制程(laser drilling process)、蚀刻制程、机械钻孔制程、离子束钻孔制程(ionbeam drilling process)、电子束钻孔制程(electron beam drilling process)、一或数个其他适当的制程或上述的组合形成标示凹陷108。
在一些实施例中，在形成标示凹陷108之后，目标区域R的剩余部分具有较小的厚度T2(如图1C所示)。在一些实施例中，厚度T2约为100nm至5000nm。
然而，本发明的实施例并非依此为限。可以对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，并未形成标示凹陷108。
接下来，方法200继续进行步骤S206。根据一些实施例，如图2所示，于步骤S206中施与(dispense)包含高分子的溶液(或光固化胶(light curable glue))于上述目标区域之上。根据一些实施例，如图1D所示，施与或涂布(apply)一或数滴的包含高分子的溶液(polymer-containing solution)110于芯片封装体10的第一表面12a上。
在一些实施例中，不需要在整个芯片封装体10的表面12a上涂布包含高分子的溶液110。在一些实施例中，使用溶液提供器112施与包含高分子的溶液110于目标区域R上。溶液提供器112可包括用来施与包含高分子的溶液110的注射器(syringe)。在一些实施例中，将包含高分子的溶液110直接施与于标示凹陷108上(directly on)，以填充标示凹陷108。包含高分子的溶液110可完全地填充标示凹陷108。
在一些实施例中，包含高分子的溶液110为光固化胶(light curable glue)。在一些实施例中，上述光固化胶包括或由紫外光固化环氧树脂所形成。在一些实施例中，包含高分子的溶液110包括或由一或多种环氧树脂所形成。在一些实施例中，包含高分子的溶液110包括环氧树脂与聚醇(polyol)的混合物。在一些实施例中，包含高分子的溶液110还包括其他一或多种适当的稀释剂(diluent)。在一些实施例中，包含高分子的溶液110还包括其他一或多种适当的起始剂(initiator)。
在一些实施例中，调整包含高分子的溶液110的成分，使得包含高分子的溶液110具有低黏性(viscosity)，而可有利于后续的检验制程。包含高分子的溶液110的黏性可约为115cps至350cps。在一些实施例中，由于包含高分子的溶液110的低黏性，包含高分子的溶液110完全地填充标示凹陷108。
接下来，方法200继续进行步骤S208。根据一些实施例，于步骤S208中，设置承载基板于半导体装置结构上(如图2所示)。根据一些实施例，如图1E所示，设置承载基板114于芯片封装体10的第一表面12a以及包含高分子的溶液110上。
在一些实施例中，在设置承载基板114之后，包含高分子的溶液110被承载基板114挤压并分布或展开(spread)于承载基板114与芯片封装体10之间。由于低黏性的包含高分子的溶液110的毛细作用(capillary effect)，包含高分子的溶液110可均匀地分布于承载基板114与芯片封装体10之间的接口。于图1E中，标号110’用于标示已展开或延伸的包含高分子的溶液(或包含高分子的凝胶层(gel layer))。包含高分子的溶液110’可局限于承载基板114与芯片封装体10之间。
在一些实施例中，仅需要些许的包含高分子的溶液，而可降低相关成本。由于使用较少的胶，因此亦可省略或减少后续的清洗步骤。此外，亦可达到较低的生产成本及较短的生产时间。
在一些实施例中，承载基板114为透明基板。承载基板114可包括玻璃基板、石英基板(quartz substrate)、蓝宝石基板(sapphire substrate)、其他适当的透明基板、或上述的组合。在一些实施例中，承载基板114是由具有高紫外光穿透率的材料所形成。在一些实施例中，承载基板114亦具有高可见光穿透率。承载基板114可具有约250μm至750μm的厚度。
接下来，方法200继续进行步骤S210。根据一些实施例，如图2所示，于步骤S210中，使用光照射包含高分子的溶液，以固化包含高分子的溶液。根据一些实施例，如图1F所示，以光源120提供光118并使用光118照射包含高分子的溶液110’。包含高分子的溶液110’被光118固化(cured)并转变成粘合层116。粘合层116的粘着力高于包含高分子的溶液110’的粘着力。
粘合层116可为经固化的紫外光胶或经固化的紫外光环氧树脂。在被光118固化之后，于包含高分子的溶液110’中可发生交联反应(cross-linking reactions)以形成接合承载基板114与芯片封装体10的粘合层116。因此，由于在承载基板114与芯片封装体10之间具有较大的接合力，承载基板114可于后续的检验制程中被用来固定并支撑薄化的芯片封装体10。
在一些实施例中，在被光118照射之前，局限于承载基板114与芯片封装体10之间的包含高分子的溶液(或包含高分子的凝胶层)110’具有约5μm至20μm的厚度。在被光118固化之后，所形成的粘合层116相较于包含高分子的溶液(或包含高分子的凝胶层)110’可略为缩小。粘合层116可具有约1μm至19μm的厚度。在一些其他的实施例中，相较于包含高分子的溶液(或包含高分子的凝胶层)110’，粘合层116大抵上未缩小。
在一些实施例中，光118可将包含高分子的溶液110’转变成粘合层116。在一些实施例中，光118包括紫外光。光118可包括不同波长的辐射(radiation)。光118的波长可为约300nm至400nm。然而，本发明的实施例并非依此为限。可以对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，光118的波长在不同的范围。在一些实施例中，光118的强度约为10mW/cm2至100mW/cm2。在一些实施例中，光118的照射时间约为1秒至10秒。
由于是以光照射而非热固化的方式形成粘合层114，因此于芯片封装体10上大抵上没有热负载(thermal load)或热应力。因此，可避免由不同材料的不同的热膨胀系数所产生的问题。由于大抵上没有热冲击施加于半导体晶粒100上，因此可避免半导体晶粒100的破裂。亦可避免半导体晶粒100与底胶层106之间发生脱层(Delamination)的情形。由于避免了破裂与脱层的问题，可不损害待检验特征107并使的保持在较佳的状态。
在一些其他的情况下，可使用热制程接合承载基板与待检验结构。上述热制程可能于待检验结构上造成高热应力，而导致破裂及/或脱层。位于其中的待检验特征可能被损坏或破坏，而不利于缺陷分析或侦错的步骤。
根据一些实施例，如图1F所示，使用滤光元件122滤除自光源120产生的红外光(infrared light)以及可见光。通过滤光元件122，到达包含高分子的溶液(或包含高分子的凝胶层)110’的光被限制在特定的波长范围中。因此，可避免包含高分子的溶液(或包含高分子的凝胶层)110’与芯片封装体10在形成粘合层116的光固化步骤期间被加热。因此，可避免由热制程所引起的芯片封装体10的破裂及/或脱层。待检验特征107可被维持在较佳的状态以利于后续的检验制程。
在一些实施例中，粘合层116与承载基板114为可见地透明(visiblytransparent)。因此，指出目标区域R的标示凹陷108仍然为可见的，而有利于后续的检验制程(例如：在对准(alignment)上不需要花太多时间)。
接下来，方法200继续进行步骤S212。根据一些实施例，于步骤S212中，检验待检验特征(如图2所示)。
根据一些实施例，如图1G所示，在检验待检验特征107之前，自第二表面12b部分地(partially)移除芯片封装体10以形成开口124。开口124朝向待检验特征107延伸。在一些实施例中，开口124使待检验特征107露出。在一些其他的实施例中，开口124快要露出待检验特征107。在此些情况下，仍可检验或观察待检验特征107。举例而言，可使用扫描式电子显微镜(scanning electron microscope)检验待检验特征107。
在一些实施例中，可于开口124形成后检验待检验特征107。在一些其他的实施例中，在形成开口124的期间检验待检验特征107。在一些实施例中，开口124的形成与待检验特征107的检验是同时进行。形成开口124的步骤终止于待检验特征107可被清楚地检验时。
如图1G所示，在一些实施例中，使用能量束126形成开口124。能量束126可包括离子束、电子束、激光束、等离子体束、一或多种其他适当的能量束或上述的组合。
然而，本发明的实施例并非依此为限。可以对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，使用机械钻孔制程形成开口124。在一些实施例中，使用机械钻孔制程与能量束钻孔制程的组合形成开口124。举例而言，可先使用机械钻孔制程，接着使用能量束钻孔制程以进一步凹蚀(recess)开口124。
在一些实施例中，使用电子显微镜检验或观察待检验特征107。图3为根据一些实施例的用于检验半导体装置结构的真空腔体300的剖面图。在一些实施例中，真空腔体300为电子显微镜的一部分。上述电子显微镜可为扫描式电子显微镜(SEM)。
在一些实施例中，在形成粘合层116之后，将图1F所示的结构转移至电子显微镜的真空腔体300中。如图1G与图3所示，根据一些实施例，后续的形成开口124的步骤以及检验待检验特征107的步骤是于真空腔体300中进行。在一些实施例中，在形成开口124的期间，使用能量束126逐层(layer by layer)部分地移除芯片封装体10。能量束126可为自电子显微镜的离子束枪(ion beam gun)产生的离子束。可使用能量束126以连续地(continuously)更进一步凹蚀开口124直到使用电子显微镜观察或检验到待检验特征107。可在开口124形成期间或在形成开口124后检验待检验特征107。
在一些前述的实施例中，所检验的半导体装置结构为芯片封装体。然而，本发明的实施例并非依此为限。可以对本发明实施例进行许多变化及/或修改。在一些其他的实施例中，待检验的半导体装置结构包括半导体芯片、半导体晶圆或其他适当的结构。
图4A-图4G为根据一些实施例的检验半导体装置结构的方法的各步骤的剖面图。如图4A所示，接收半导体装置结构400。半导体装置结构400可为半导体芯片、半导体晶圆、芯片封装体或晶圆封装体。如图4A所示，导体装置结构400具有表面400a。在一些实施例中，表面400a为半导体装置结构的背侧表面(back side surface)。在一些实施例中，半导体装置结构400被接合至支撑基板(support substrate)402上。支撑基板402可包括或由半导体材料、高分子材料、介电材料、一或多种其他适当的材料、或上述的组合所形成。
根据一些实施例，如图4B所示，薄化半导体装置结构400。接下来，进行类似于图1B中所示出的制程及/或步骤，以确认包含待检验特征407的目标区域R’。
根据一些实施例，如图4C所示，形成朝着待检验特征407延伸的标示凹陷408。在一些实施例中，使用前述用来形成图1C中的标示凹陷108的方法形成标示凹陷408。可使用标示凹陷408标示待检验特征407所在的区域。
根据一些实施例，如图4D所示，施与或涂布光固化胶410于标示凹陷408上。可使用胶提供器(glue provider)412施与或涂布光固化胶410。在一些实施例中，光固化胶410的材料相同或类似于包含高分子的溶液110的材料。
根据一些实施例，如图4E所示，设置承载基板(carrier substrate)414于半导体装置结构100上。在一些实施例中，光固化胶410具有低黏性。因此，光固化胶410可被承载基板414挤压而延伸于承载基板414与半导体装置结构400之间。如图4E所示，经延伸的光固化胶层410’是形成于承载基板414与半导体装置结构400之间。
如图4F所示，使用光418固化光固化胶410而变成接合承载基板414与半导体装置结构400的粘合层416。可使用光源420提供光418。可使用滤光元件422滤除具有不适当的波长的光。在一些实施例中，施加于光固化胶410上的光418为紫外光。
根据一些实施例，如图4G所示，使用能量束426部分地移除支撑基板402以及半导体装置结构400，而形成开口424。标示凹陷408的功能在于在能量束钻孔制程中充当对准目标(alignment target)。开口424朝向待检验特征407延伸。
在一些实施例中，图4G中所示出的步骤是于扫描式电子显微镜的真空腔体中进行。在一些实施例中，引导能量束426(如离子束)以形成大抵上与标示凹陷408对齐的开口424。在能量束426钻孔的步骤中可逐层移除半导体装置结构400。在形成开口424的期间亦可观察开口424的底部的影像。可使用能量束426以连续地部分移除半导体装置结构400直到露出待检验特征407或可察觉待检验特征407。
在一些实施例中，待检验特征407为良率限制缺陷、设计功能缺陷及/或效能限制缺陷。可经由检验待检验特征407确认制程问题。借此可调整或修改制造流程。因此，可提升半导体装置结构的效能与品质。
本发明的数个实施例使用光固化胶(或包含高分子的溶液)而有助于检验半导体装置结构。使用光固化胶以达到承载基板与包含特定的应被检验的特征的半导体装置结构之间的接合。紫外光可被用来固化光固化胶以形成接合承载基板与半导体装置结构的粘合层。因此，可进行后续的检验步骤以检验上述半导体装置结构中的特定的特征。由于半导体装置结构在检验步骤中未被加热，而可避免热应力。半导体装置结构的破裂及/或脱层可被避免。上述特定的特征可被维持在较佳的状态而有助于后续的检验步骤。
根据一些实施例提供一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括涂布包含高分子的溶液于上述半导体装置结构的第一表面上、设置透明基板于上述半导体装置结构的第一表面以及上述包含高分子的溶液上、使用光照射上述包含高分子的溶液以形成粘合层于上述透明基板与上述半导体装置结构之间。上述粘合层接合上述透明基板与上述半导体装置结构。上述检验方法亦包括检验上述待检验特征。
在一些实施例中，上述检验方法还包括自上述第二表面部分地移除上述半导体装置结构以形成朝向上述待检验特征延伸的开口，其中于上述开口形成后或于形成上述开口的期间检验上述待检验特征。
在一些实施例中，使用能量束形成上述开口。
在一些实施例中，使用机械钻孔制程形成上述开口。
在一些实施例中，上述包含高分子的溶液包括紫外光固化环氧树脂(ultravioletlight curable epoxy resin)。
在一些实施例中，上述光的波长大约为300nm至400nm。
在一些实施例中，上述检验方法还包括在使用上述光照射上述包含高分子的溶液时，使用滤光元件(filter element)滤除红外光以及可见光。
在一些实施例中，上述检验方法还包括在涂布上述包含高分子的溶液之前，自上述第一表面薄化上述半导体装置结构。
在一些实施例中，上述检验方法还包括在薄化上述半导体装置结构后检验上述半导体装置结构以定位上述待检验特征所在的一目标区域，以及在涂布上述包含高分子的溶液之前薄化上述目标区域。
在一些实施例中，在薄化上述目标区域之后涂布上述包含高分子的溶液于上述目标区域上。
在一些实施例中，使用电子显微镜检验上述待检验特征。
根据一些实施例提供一种半导体结构的检验方法。上述检验方法包括接收芯片封装体。上述芯片封装体包括待检验特征，且上述芯片封装体具有第一表面与第二表面。上述检验方法亦包括涂布包含高分子的溶液于上述芯片封装体的第一表面上、设置承载基板于上述芯片封装体的第一表面上，使得上述包含高分子的溶液分布于上述承载基板与上述芯片封装体之间。上述检验方法亦包括使用光照射上述包含高分子的溶液以将上述包含高分子的溶液转变成接合上述承载基板与上述芯片封装体的粘合层、自上述第二表面部分地移除上述芯片封装体以形成朝向上述待检验特征延伸的开口。上述检验方法亦包括于上述开口形成3后或于形成上述开口的期间检验上述待检验特征。
在一些实施例中，于形成上述开口的期间，以激光使用一能量束部分地移除上述芯片封装体直到以电子显微镜观察到上述待检验特征。
在一些实施例中，上述检验方法还包括在涂布上述包含高分子的溶液之前自上述第一表面薄化上述芯片封装体。
在一些实施例中，上述检验方法还包括在薄化上述芯片封装体之后检验上述芯片封装体以定位上述待检验特征所在的目标区域，以及在涂布上述包含高分子的溶液之前标示上述目标区域。
在一些实施例中，在薄化上述芯片封装体的期间，上述芯片封装体的一半导体晶粒被薄化，且上述待检验特征位于上述半导体晶粒中。
根据一些实施例提供一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括确认上述半导体装置结构的一目标区域。上述待检验特征位于上述目标区域中。上述检验方法亦包括施与一或数滴的包含高分子的溶液于上述目标区域上、设置透明基板于上述半导体装置结构上，使得上述包含高分子的溶液分布于上述透明基板与上述半导体装置结构之间。上述检验方法亦包括使用紫外光照射上述包含高分子的溶液以将上述包含高分子的溶液固化而形成接合上述透明基板与上述半导体装置结构的粘合层、形成自上述半导体装置结构的第二表面朝向上述待检验特征延伸的开口。上述检验方法亦包括于上述开口形成之后或于形成上述开口的期间检验上述待检验特征。
在一些实施例中，上述检验方法还包括在确认上述目标区域之前薄化上述半导体装置结构，其中使用红外光确认上述目标区域。
在一些实施例中，上述检验方法还包括在涂布上述包含高分子的溶液之前，使用机械钻孔制程薄化上述目标区域。
在一些实施例中，在同一个真空腔体中形成上述开口以及检验上述待检验特征。
上述内容概述许多实施例的特征，因此任何所属技术领域中技术人员，可更加理解本发明实施例的各面向。任何所属技术领域中技术人员，可能无困难地以本发明实施例为基础，设计或修改其他制程及结构，以达到与本发明实施例相同的目的及/或得到相同的优点。任何所属技术领域中技术人员也应了解，在不脱离本发明实施例的构思和范围内做不同改变、代替及修改，如此等效的创造并没有超出本发明实施例的构思及范围。

Claims (1)

1.一种半导体装置结构的检验方法，包括：
接收一半导体装置结构，该半导体装置结构包括一待检验(to-be-inspected)特征，其中该半导体装置结构具有一第一表面与一第二表面；
涂布(applying)一包含高分子的(polymer-containing)溶液于该半导体装置结构的第一表面上；
设置一透明基板于该半导体装置结构的第一表面以及该包含高分子的溶液上；
使用光照射(irradiate)该包含高分子的溶液以形成一粘合层于该透明基板与该半导体装置结构之间，其中该粘合层接合该透明基板与该半导体装置结构；以及
检验该待检验特征。
CN201711191915.5A 2017-09-29 2017-11-24 半导体装置结构的检验方法 Pending CN109585316A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/720,839 2017-09-29
US15/720,839 US10345373B2 (en) 2017-09-29 2017-09-29 Method for inspecting semiconductor device structure

Publications (1)

Publication Number Publication Date
CN109585316A true CN109585316A (zh) 2019-04-05

Family

ID=65897877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711191915.5A Pending CN109585316A (zh) 2017-09-29 2017-11-24 半导体装置结构的检验方法

Country Status (3)

Country Link
US (1) US10345373B2 (zh)
CN (1) CN109585316A (zh)
TW (1) TW201915480A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366143A (zh) * 2020-10-09 2021-02-12 长江存储科技有限责任公司 一种开封方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814544B2 (ja) * 1989-08-18 1996-02-14 富士写真フイルム株式会社 フロッピーディスクの検査方法
US5334844A (en) * 1993-04-05 1994-08-02 Space Systems/Loral, Inc. Optical illumination and inspection system for wafer and solar cell defects
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
DE19929118C2 (de) * 1999-06-25 2001-05-10 Basler Ag Verfahren zum optischen Prüfen der Zwischenschicht eines wenigstens dreischichtigen flächigen Gegenstandes
US6452176B1 (en) * 1999-07-22 2002-09-17 Advanced Micro Devices, Inc. Arrangement and method for using electron channeling patterns to detect substrate damage
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
US20060003483A1 (en) * 2003-07-07 2006-01-05 Wolff Larry L Optoelectronic packaging with embedded window
US20120202300A1 (en) * 2011-02-03 2012-08-09 Texas Instruments Incorporated Die bonder including automatic bond line thickness measurement
DE102011051146B3 (de) * 2011-06-17 2012-10-04 Precitec Optronik Gmbh Prüfverfahren zum Prüfen einer Verbindungsschicht zwischen waferförmigen Proben
SG11201502436SA (en) * 2012-09-28 2015-04-29 Rudolph Technologies Inc Inspection of substrates using calibration and imaging
US20140103499A1 (en) * 2012-10-11 2014-04-17 International Business Machines Corporation Advanced handler wafer bonding and debonding
US20160133486A1 (en) * 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
US10522383B2 (en) * 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366143A (zh) * 2020-10-09 2021-02-12 长江存储科技有限责任公司 一种开封方法
CN112366143B (zh) * 2020-10-09 2023-11-14 长江存储科技有限责任公司 一种开封方法

Also Published As

Publication number Publication date
US20190101586A1 (en) 2019-04-04
US10345373B2 (en) 2019-07-09
TW201915480A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
TWI505432B (zh) 三維積體電路封裝體及其製造方法
JP2016500918A (ja) 半導体ウェーハを処理するための方法
US7927898B2 (en) Apparatus and methods for packaging electronic devices for optical testing
TWI405303B (zh) 機械強度測試設備、半導體裝置的製造方法與測試方法
TW202405452A (zh) 探針卡系統、製造探針卡系統的方法、使用探針卡系統的方法
US11823936B2 (en) Alignment holder and testing apparatus
JP2010016332A (ja) チップ・レベルのアンダーフィル・プロセスおよびその構造
US7811849B2 (en) Placing a MEMS part on an application platform using a guide mask
CN109585316A (zh) 半导体装置结构的检验方法
JP2011054630A (ja) 検査用プローブおよび検査用プローブの製造方法
Asgari Semiconductor backend flip chip processing, inspection requirements and challenges
Pinto et al. Ultra-low temperature FOWLP process for the embedding of low thermal budget sensors and components using SU-8 as dielectric
David et al. Novel in-situ button shear methodology for efficient assessment of mold compound encapsulation
Kelvin et al. C2W bonding method for MEMS applications
JP5585000B2 (ja) 半導体装置
TWI737548B (zh) 於失效分析中觀察失效區域的樣品製作方法
McMahon Damascene patterned metal/adhesive wafer bonding for three-dimensional Integration
Barberan et al. Die repackaging for failure analysis
Thomas et al. SAM??: New Failure Analysis Methods for Heterogeneous Systems
JP2002311084A (ja) フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法
CN117253836A (zh) 半导体器件及其封装方法
Kabadi et al. A Novel Low Cost Technique to Perform Concurrent Topside and Backside Analysis of a Bare Die
KR20090126494A (ko) 프로브 카드의 리페어 방법
US7405144B2 (en) Method for manufacturing probe card
JP2023503478A (ja) ３次元電子製品を製造するための方法及びシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190405

WD01 Invention patent application deemed withdrawn after publication