CN109585168A - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN109585168A
CN109585168A CN201811126832.2A CN201811126832A CN109585168A CN 109585168 A CN109585168 A CN 109585168A CN 201811126832 A CN201811126832 A CN 201811126832A CN 109585168 A CN109585168 A CN 109585168A
Authority
CN
China
Prior art keywords
electrode
interarea
layer
ridgeline
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811126832.2A
Other languages
English (en)
Other versions
CN109585168B (zh
Inventor
小野寺伸也
田村健寿
武田笃史
森田健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN109585168A publication Critical patent/CN109585168A/zh
Application granted granted Critical
Publication of CN109585168B publication Critical patent/CN109585168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明的电子部件具有素体、外部电极和内部导体。呈长方体形状的素体具有作为安装面的第一主面、在第一方向上与第一主面相对的第二主面、在第二方向上彼此相对的一对侧面和在第三方向上彼此相对的一对端面。外部电极配置于第三方向上的素体的端部。外部电极具有形成于端面的导电性树脂层。导电性树脂层的厚度在第一方向上从第二主面向第一主面去逐渐增大。导电性树脂层在第一方向上靠近第一主面的位置具有厚度最大的最大厚度部。

Description

电子部件
技术领域
本发明涉及电子部件。
背景技术
已知的电子部件具有呈长方体形状的素体、多个外部电极和多个内部电极(例如参照日本特开平8-107038号公报)。素体具有彼此相对的一对主面、彼此相对的一对端面和彼此相对的一对侧面。多个外部电极分别配置于一对端面相对的方向上的素体的两端部。外部电极具有覆盖整个端面的导电性树脂层。
发明内容
本发明的一个实施方式的目的在于提供一种能够抑制在素体和焊脚(SolderFillet)产生裂纹的电子部件。
一个实施方式的电子部件具有呈长方体形状的素体、多个外部电极和内部导体。素体具有作为安装面的第一主面、在第一方向上与第一主面相对的第二主面、在第二方向上彼此相对的一对侧面和在第三方向上彼此相对的一对端面。多个外部电极分别配置于第三方向上的素体的两端部。内部导体在一对端面中对应的端面露出。外部电极具有在对应的端面形成的导电性树脂层。导电性树脂层的厚度在第一方向上从第二主面向第一主面去逐渐增大。导电性树脂层在第一方向上靠近第一主面的位置具有厚度最大的最大厚度部。
在电子部件被焊接安装于电子器件的情况下,从电子器件对电子部件作用的外力有时作为应力作用于素体。电子器件例如包括电路基板或电子部件。外力从在焊接安装时形成的焊脚通过外部电极作用于素体。该情况下,素体可能会产生裂纹。
在上述的一个实施方式中,在端面形成有导电性树脂层。因此,即使在从电子器件对电子部件作用外力的情况下,导电性树脂层也能够吸收外力。结果,上述的一个实施方式能够抑制在素体产生裂纹。
在热冲击所引起的压缩应力或拉伸应力作用于焊脚的情况下,焊脚可能产生裂纹。存在热冲击所引起的压缩应力或拉伸应力集中在焊脚的靠近第一主面的区域的趋势。以下,将热冲击所引起的压缩应力或拉伸应力简称为“热冲击应力”。
在上述的一个实施方式中,导电性树脂层吸收热冲击应力。导电性树脂层的厚度在第一方向上从第二主面向第一主面去逐渐增大,并且最大厚度部在第一方向上位于靠近第一主面的位置。导电性树脂层的最大厚度部的吸收热冲击应力的效果高。因此,热冲击应力不易在焊脚的靠近第一主面的区域集中。结果,上述的一个实施方式能够抑制在焊脚产生裂纹。
在上述的一个实施方式中,最大厚度部在第一方向上位于与第二主面相比更接近第一主面的位置。在本结构中,导电性树脂层有效地吸收集中在焊脚的靠近第一主面的区域的热冲击应力。因此,本结构能够可靠地抑制在焊脚产生裂纹。
在上述的一个实施方式中,最大厚度部也可以在导电性树脂层内在第一方向上位于与第二主面相比更接近第一主面的位置。在本结构中,导电性树脂层有效地吸收集中在焊脚的靠近第一主面的区域的热冲击应力。因此,本结构能够可靠地抑制在焊脚产生裂纹。
在上述的一个实施方式中,导电性树脂层可以覆盖位于第一主面与对应的端面之间的棱线部。导电性树脂层的覆盖棱线部的部分也可以在第一方向上位于与最大厚度部相比更靠近第一主面的位置。导电性树脂层的覆盖棱线部的部分可以具有比最大厚度部的厚度小的厚度。
在本结构中,与导电性树脂层的覆盖棱线部的部分的厚度在最大厚度部的厚度以上的结构相比,导电性树脂层的覆盖棱线部的部分的曲率半径大。因此,在本结构中,与素体的上述棱线部对应的、外部电极的靠近第一主面的棱线部的曲率半径也大。结果,本结构能够提高电子部件的挠曲性,并且能够更可靠地抑制素体上产生裂纹。
在与外部电极的上述棱线部对应的位置容易存留导电性树脂层的覆盖棱线部的部分的厚度比最大厚度部的厚度小的量的焊料。因此,本结构容易确保焊料存留。
在记载为某要素覆盖其它要素的情况下,某要素可以直接地覆盖其它要素,也可以间接地覆盖其它要素。
在上述的一个实施方式中,导电性树脂层可以覆盖上述对应的端面中的靠近第一主面的区域。素体与导电性树脂层之间的区域可能成为水分浸入的路径。当水分从素体与导电性树脂层之间的区域浸入时,电子部件的耐久性降低。在本结构中,与导电性树脂层覆盖全部端面的结构相比,水分浸入的路径少。因此,本结构能够提高耐湿可靠性。
在上述的一个实施方式中,导电性树脂层可以覆盖第一主面中的靠近上述对应的端面的区域。从电子器件作用于电子部件的外力存在作用于素体的第一主面的靠近端面的区域的趋势。在导电性树脂层覆盖第一主面的靠近端面的区域的结构中,从电子器件作用于电子部件的外力不易作用于素体。因此,上述结构能够抑制在素体产生裂纹。
在上述的一个实施方式中,外部电极可以具有以与内部导体连接的方式在上述对应的端面形成的烧结金属层。烧结金属层可以具有被导电性树脂层覆盖的第一区域和从导电性树脂层露出的第二区域。在本结构中,烧结金属层与内部导体良好地接触。因此,外部电极与内部导体可靠地电连接。导电性树脂层包含导电性材料和树脂。导电性材料例如含有金属粉末。树脂例如含有热固性树脂。导电性树脂层的电阻大于烧结金属层的电阻。在烧结金属层具有第二区域的情况下,第二区域不经由导电性树脂层而与电子器件电连接。因此,本结构即使在外部电极具有导电性树脂层的情况下,也能够抑制ESR(等效串联电阻)的增大。
在上述的一个实施方式中,外部电极可以具有覆盖导电性树脂层和烧结金属层的第二区域的镀层。在本结构中,电子部件能够在电子器件上焊接安装。烧结金属层的第二区域经由镀层与电子器件电连接。因此,本结构能够更进一步抑制ESR的增大。
根据以下给出的详细描述和附图能够更充分地了解本发明,但它们仅以示例的方式给出,不应理解为对本发明的限制。
本发明可应用的更多范围将从以下给出的详细描述变得更显而易见。然而,应该理解,尽管详细的描述和具体实施例表现了本发明的优选实施方式,但是仅以示例方式给出,因为对于本领域人员而言,在不脱离本发明的实质和宗旨的范围内可以进行各种变更和修改。
附图说明
图1是第一实施方式的叠层电容器的立体图。
图2是第一实施方式的叠层电容器的侧视图。
图3是表示第一实施方式的叠层电容器的截面结构的图。
图4是表示外部电极的截面结构的图。
图5是表示第一实施方式的叠层电容器的截面结构的图。
图6是表示第一实施方式的叠层电容器的截面结构的图。
图7是表示素体、第一电极层和第二电极层的俯视图。
图8是表示素体、第一电极层和第二电极层的侧视图。
图9是表示素体、第一电极层和第二电极层的端面图。
图10是表示第一实施方式的叠层电容器的安装构造的图。
图11是第二实施方式的叠层贯通电容器的俯视图。
图12是第二实施方式的叠层贯通电容器的俯视图。
图13是第二实施方式的叠层贯通电容器的侧视图。
图14是第二实施方式的叠层贯通电容器的端面图。
图15是表示第二实施方式的叠层贯通电容器的截面结构的图。
图16是表示第二实施方式的叠层贯通电容器的截面结构的图。
图17是表示第二实施方式的叠层贯通电容器的截面结构的图。
图18是表示素体、第一电极层和第二电极层的侧视图。
具体实施方式
下面,参照附图,对本发明的实施方式详细地进行说明。其中,在说明中,相同要素或具有相同功能的要素使用相同符号,省略重复的说明。
(第一实施方式)
参照图1~图9对第一实施方式的叠层电容器C1的结构进行说明。图1是第一实施方式的叠层电容器的立体图。图2是第一实施方式的叠层电容器的侧视图。图3、图5和图6是表示第一实施方式的叠层电容器的截面结构的图。图4是表示外部电极的截面结构的图。图7是表示素体、第一电极层和第二电极层的俯视图。图8是表示素体、第一电极层和第二电极层的侧视图。图9是表示素体、第一电极层和第二电极层的端面图。在第一实施方式中,电子部件例如是叠层电容器C1。
如图1所示,叠层电容器C1具有呈长方体形状的素体3和多个外部电极5。在本实施方式中,叠层电容器C1具有一对外部电极5。一对外部电极5配置于素体3的外表面。一对外部电极5彼此分离。长方体形状包括角部和棱线部进行了倒角的长方体的形状、以及角部和棱线部做圆的长方体的形状。
素体3具有彼此相对的一对主面3a、3b、彼此相对的一对侧面3c和彼此相对的一对端面3e。一对主面3a、3b和一对侧面3c呈长方形。一对主面3a、3b相对的方向为第一方向D1。一对侧面3c相对的方向为第二方向D2。一对端面3e相对的方向为第三方向D3。叠层电容器C1焊接安装于电子器件。电子器件例如包括电路基板或电子部件。在叠层电容器C1中,主面3a与电子器件相对。主面3a以构成安装面的方式配置。主面3a为安装面。
第一方向D1是与各主面3a、3b正交的方向,与第二方向D2正交。第三方向D3是与各主面3a、3b和各侧面3c平行的方向,与第一方向D1和第二方向D2正交。第二方向D2是与各侧面3c正交的方向,第三方向D3是与各端面3e正交的方向。在第一实施方式中,素体3的第三方向D3上的长度比素体3的第一方向D1上的长度大且比素体3的第二方向D2上的长度大。第三方向D3是素体3的长边方向。
一对侧面3c以将一对主面3a、3b之间连结的方式在第一方向D1上延伸。一对侧面3c也在第三方向D3上延伸。一对端面3e以将一对主面3a、3b之间连结的方式在第一方向D1上延伸。一对端面3e也在第二方向D2上延伸。
素体3具有一对棱线部3g、一对棱线部3h、四个棱线部3i、一对棱线部3j和一对棱线部3k。棱线部3g位于端面3e和主面3a之间。棱线部3h位于端面3e和主面3b之间。棱线部3i位于端面3e和侧面3c之间。棱线部3j位于主面3a和侧面3c之间。棱线部3k位于主面3b和侧面3c之间。在本实施方式中,各棱线部3g、3h、3i、3j、3k以弯曲的方式变圆。对素体3实施所谓的R倒角加工。
端面3e和主面3a经由棱线部3g间接地相邻。端面3e和主面3b经由棱线部3h间接地相邻。端面3e和侧面3c经由棱线部3i间接地相邻。主面3a和侧面3c经由棱线部3j间接地相邻。主面3b和侧面3c经由棱线部3k间接地相邻。
素体3通过在第二方向D2上叠层多个电介质层而构成。素体3具有叠层的多个电介质层。在素体3中,多个电介质层的叠层方向与第二方向D2一致。各电介质层例如由包含电介质材料的陶瓷生片的烧结体构成。电介质材料例如包含BaTiO3系、Ba(Ti、Zr)O3系或(Ba、Ca)TiO3系等电介质陶瓷。在实际的素体3中,各电介质层以不能识别各电介质层之间的边界的程度一体化。在素体3中,多个电介质层的叠层方向也可以与第一方向D1一致。
如图3、图5和图6所示,叠层电容器C1具有多个内部电极7和多个内部电极9。各内部电极7、9是配置于素体3内的内部导体。各内部电极7、9由通常作为叠层型电子部件的内部电极使用的导电性材料构成。导电性材料例如含有贱金属。导电性材料例如含有Ni或Cu。内部电极7、9构成为含有上述导电性材料的导电性膏的烧结体。在第一实施方式中,内部电极7、9由Ni构成。
内部电极7和内部电极9在第二方向D2上配置于不同的位置(层)。内部电极7和内部电极9在素体3内以在第二方向D2上具有间隔地相对的方式交替配置。内部电极7和内部电极9彼此的极性不同。在多个电介质层的叠层方向为第一方向D1的情况下,内部电极7和内部电极9在第一方向D1上配置于不同的位置(层)。内部电极7、9的一端在对应的端面3e露出。内部电极7、9具有在对应的端面3e露出的一端。
多个内部电极7和多个内部电极9在第二方向D2上交替排列。各内部电极7、9位于与各主面3a、3b大致正交的面内。内部电极7和内部电极9在第二方向D2上彼此相对。内部电极7和内部电极9相对的方向(第二方向D2)与和各主面3a、3b正交的方向(第一方向D1)正交。
如图2所示,外部电极5分别配置于素体3的第三方向D3上的两端部。各外部电极5配置于素体3的、对应的端面3e侧。如图3、图5和图6所示,外部电极5具有多个电极部5a、5b、5c、5e。电极部5a配置于主面3a上和棱线部3g上。电极部5b配置于棱线部3h上。电极部5c配置于各侧面3c上和各棱线部3i上。电极部5e配置于对应的端面3e上。外部电极5也具有配置于棱线部3j上的电极部。
外部电极5形成于一个主面3a、一个端面3e和一对侧面3c这四个面、以及棱线部3g、3h、3i、3j。相互相邻的电极部5a、5b、5c、5e彼此连接,且被电连接。在本实施方式中,外部电极5未有意地形成于主面3b上。配置于端面3e的电极部5e将对应的内部电极7、9的一端全部覆盖。内部电极7、9与对应的电极部5e直接连接。内部电极7、9与对应的外部电极5电连接。
如图3、图5和图6所示,外部电极5具有第一电极层E1、第二电极层E2、第三电极层E3和第四电极层E4。第四电极层E4是外部电极5的最外层。各电极部5a、5c、5e具有第一电极层E1、第二电极层E2、第三电极层E3和第四电极层E4。电极部5b具有第一电极层E1、第三电极层E3和第四电极层E4。
电极部5a的第一电极层E1配置于棱线部3g上,未配置于主面3a上。在本实施方式中,电极部5a的第一电极层E1与棱线部3g的整体相接。主面3a未被第一电极层E1覆盖,而从第一电极层E1露出。电极部5a的第二电极层E2配置于第一电极层E1上和主面3a上。第一电极层E1的整体被第二电极层E2覆盖。在电极部5a中,第二电极层E2与主面3a的一部分和第一电极层E1的整体相接。电极部5a在棱线部3g上具有四层构造,在主面3a上具有三层构造。
如上所述,在记载为某要素覆盖其它要素的情况下,某要素可以直接地覆盖其它要素,也可以间接地覆盖其它要素。在记载为某要素间接地覆盖其它要素的情况下,某要素与其它要素之间存在中介要素。在记载为某要素直接地覆盖其它要素的情况下,某要素与其它要素之间不存在中介要素。
电极部5a的第二电极层E2以覆盖棱线部3g的整体和主面3a的一部分的方式形成。电极部5a的第二电极层E2以第一电极层E1位于第二电极层E2与棱线部3g之间的方式间接地覆盖棱线部3g的整体。电极部5a的第二电极层E2直接地覆盖主面3a的一部分。电极部5a的第二电极层E2直接地覆盖第一电极层E1的形成于棱线部3g的部分的整体。
电极部5b的第一电极层E1配置于棱线部3h上,未配置于主面3b上。在本实施方式中,电极部5b的第一电极层E1与棱线部3h的整体相接。主面3b未被第一电极层E1覆盖,而从第一电极层E1露出。电极部5b不具有第二电极层E2。主面3b未被第二电极层E2覆盖,而从第二电极层E2露出。电极部5b具有三层构造。
电极部5c的第一电极层E1配置于棱线部3i上,未配置于侧面3c上。在本实施方式中,电极部5c的第一电极层E1与棱线部3i的整体相接。侧面3c未被第一电极层E1覆盖,而从第一电极层E1露出。电极部5c的第二电极层E2配置于第一电极层E1上和侧面3c上。第一电极层E1的一部分被第二电极层E2覆盖。在电极部5c中,第二电极层E2与侧面3c的一部分和第一电极层E1的一部分相接。
电极部5c的第二电极层E2以覆盖棱线部3i的一部分和侧面3c的一部分的方式形成。电极部5c的第二电极层E2以第一电极层E1位于第二电极层E2与棱线部3i之间的方式间接地覆盖棱线部3i的一部分。电极部5c的第二电极层E2间接地覆盖棱线部3i的靠近主面3a的区域。电极部5c的第二电极层E2直接地覆盖侧面3c的一部分。电极部5c的第二电极层E2直接地覆盖第一电极层E1的形成于棱线部3i的部分的一部分。
电极部5c具有区域5c1和区域5c2。区域5c2位于比区域5c1更靠近主面3a的位置。在本实施方式中,电极部5c仅具有两个区域5c1、5c2。区域5c1具有第一电极层E1、第三电极层E3和第四电极层E4。区域5c1不具有第二电极层E2。区域5c1为三层构造。区域5c2具有第一电极层E1、第二电极层E2、第三电极层E3和第四电极层E4。区域5c2在棱线部3i上具有四层构造,在侧面3c上具有三层构造。区域5c1为第一电极层E1从第二电极层E2露出的区域。区域5c2为第一电极层E1被第二电极层E2覆盖的区域。
电极部5e的第一电极层E1配置于端面3e上。端面3e的整体被第一电极层E1覆盖。电极部5e的第一电极层E1与端面3e的整体相接。电极部5e的第二电极层E2配置于第一电极层E1上。第一电极层E1的一部分被第二电极层E2覆盖。在电极部5e中,第二电极层E2与第一电极层E1的一部分相接。电极部5e的第二电极层E2以覆盖端面3e的一部分的方式形成。电极部5e的第二电极层E2以第一电极层E1位于第二电极层E2与端面3e之间的方式间接地覆盖端面3e的一部分。电极部5e的第二电极层E2直接地覆盖第一电极层E1的形成于端面3e的部分的一部分。
电极部5e具有区域5e1和区域5e2。区域5e2位于比区域5e1更靠近主面3a的位置。在本实施方式中,电极部5e仅具有两个区域5e1、5e2。区域5e1具有第一电极层E1、第三电极层E3和第四电极层E4。区域5e1不具有第二电极层E2。区域5e1为三层构造。領城5e2具有第一电极层E1、第二电极层E2、第三电极层E3和第四电极层E4。区域5e2为四层构造。区域5e1为第一电极层E1从第二电极层E2露出的区域。区域5e2为第一电极层E1被第二电极层E2覆盖的区域。
第一电极层E1通过对素体3的表面提供导电性膏并进行烧接而形成。第一电极层E1以覆盖端面3e和棱线部3g、3h、3i的方式形成。第一电极层E1通过导电性膏中所含的金属成分(金属粉末)烧结而形成。第一电极层E1是烧结金属层。第一电极层E1是形成于素体3的烧结金属层。第一电极层E1未有意地形成于一对主面3a、3b以及一对侧面3c。例如,因制造误差等,第一电极层E1也可以无意地形成于主面3a、3b以及侧面3c。
在本实施方式中,第一电极层E1是包括Cu的烧结金属层。第一电极层E1也可以是包括Ni的烧结金属层。第一电极层El含有贱金属。导电性膏例如含有由Cu或Ni构成的粉末、玻璃成分、有机粘合剂和有机溶剂。
第二电极层E2通过在第一电极层E1上、主面3a上和一对侧面3c上提供导电性树脂并使其固化而形成。第二电极层E2分布在第一电极层E1上和素体3上形成。第二电极层E2覆盖第一电极层E1的一部分区域。第二电极层E2覆盖第一电极层E1的、与电极部5a、电极部5c的区域5c2和电极部5e的区域5e2对应的区域。第二电极层E2直接地覆盖棱线部3j的一部分。第二电极层E2与棱线部3j的一部分相接。第一电极层E1是用于形成第二电极层E2的基底金属层。第二电极层E2是形成于第一电极层E1上的导电性树脂层。
导电性树脂膏例如含有树脂、导电性材料和有机溶剂。树脂例如为热固性树脂。导电性材料例如为金属粉末。金属粉末例如为Ag粉末或Cu粉末。热固性树脂例如为酚醛树脂、丙烯酸树脂、硅树脂、环氧树脂或聚酰亚胺树脂。第二电极层E2的电阻比第一电极层E1的电阻大。
第三电极层E3通过镀敷法形成于第二电极层E2上和第一电极层E1上。第三电极层E3形成于第一电极层E1的、从第二电极层E2露出的部分。第三电极层E3直接地覆盖第二电极层E2和第一电极层E1的从第二电极层E2露出的部分。在本实施方式中,第三电极层E3通过镀Ni在第一电极层E1上和第二电极层E2上形成。第三电极层E3为镀Ni层。第三电极层E3也可以为镀Sn层、镀Cu层或镀Au层。第三电极层E3含有Ni、Sn、Cu或Au。
第四电极层E4通过镀敷法形成于第三电极层E3上。第四电极层E4以第三电极层E3位于第四电极层E4与第二电极层E2和第一电极层E1的从第二电极层E2露出的部分之间的方式间接地覆盖第二电极层E2和第一电极层E1的从第二电极层E2露出的部分。在本实施方式中,第四电极层E4通过镀Sn在第三电极层E3上形成。第四电极层E4为镀Sn层。第四电极层E4也可以为镀Cu层或镀Au层。第四电极层E4含有Sn、Cu或Au。第三电极层E3和第四电极层E4构成在第二电极层E2上形成的镀层。在本实施方式中,在第二电极层E2上形成的镀层具有二层构造。
各电极部5a、5b、5c、5e所具有的第一电极层E1一体形成。各电极部5a、5c、5e所具有的第二电极层E2一体形成。各电极部5a、5b、5c、5e所具有的第三电极层E3一体形成。各电极部5a、5b、5c、5e所具有的第四电极层E4一体形成。
第一电极层E1(电极部5e的第一电极层E1)以与对应的内部电极7、9连接的方式形成于端面3e。第一电极层E1覆盖端面3e的整体、棱线部3g的整体、棱线部3h的整体和棱线部3i的整体。第二电极层E2(电极部5a、5c、5e的第二电极层E2)连续地覆盖主面3a的一部分、端面3e的一部分和一对侧面3c的各一部分。第二电极层E2一体地覆盖主面3a中的靠近端面3e的区域、端面3e中的靠近主面3a的区域和侧面3c中的靠近主面3a的区域。
第二电极层E2(电极部5a、5c、5e的第二电极层E2)覆盖棱线部3g的整体、棱线部3i的一部分和棱线部3j的一部分。第二电极层E2以第一电极层E1位于棱线部3g、棱线部3i和棱线部3j与第二电极层E2之间的方式覆盖棱线部3g的整体、棱线部3i的一部分和棱线部3j的一部分。第二电极层E2直接地覆盖第一电极层E1中的、形成于棱线部3g的部分的整体、形成于棱线部3i的部分的一部分、形成于棱线部3j的部分的一部分。第二电极层E2具有与主面3a的一部分、端面3e的一部分、一对侧面3c的各一部分、棱线部3g的整体、棱线部3i的一部分和棱线部3j的一部分分别对应的多个部分。
第一电极层E1(电极部5a、5b、5c、5e的第一电极层E1)具有被第二电极层E2(电极部5a、5c、5e的第二电极层E2)覆盖的区域和未被第二电极层E2(电极部5a、5c、5e的第二电极层E2)覆盖的区域。未被第二电极层E2覆盖的区域是从第二电极层E2露出的区域。第三电极层E3和第四电极层E4覆盖第一电极层E1的未被第二电极层E2覆盖的区域和第二电极层E2。第一电极层E1(电极部5e的第一电极层E1)与对应的内部电极7、9直接连接。
如图4所示,第二电极层E2的厚度在第一方向D1上从主面3b向主面3a去逐渐增大。第二电极层E2的厚度例如是第一电极层E1与第三电极层E3之间的最短距离。第二电极层E2的厚度例如是第一电极层E1的、与第二电极层E2相接的面的法线方向上的第二电极层E2的厚度。
第二电极层E2具有最大厚度部E2m。最大厚度部E2m是第二电极层E2的厚度最大的部分。最大厚度部E2m在第一方向D1上位于靠近主面3a的位置。最大厚度部E2m在第一方向D1上位于与主面3b相比更接近主面3a的位置。最大厚度部E2m在第二电极层E2内在第一方向D1上位于与主面3b相比更接近主面3a的位置。例如,从包含主面3a的假想平面至最大厚度部E2m的沿着第一方向D1的距离,比从包含主面3b的假想平面至最大厚度部E2m的沿着第一方向D1的距离小。例如,从包含主面3a的假想平面至最大厚度部E2m的沿着第一方向D1的距离,比从包含第二电极层E2的靠近主面3b的端缘E2e(参照图9)且与主面3b平行的假想平面至最大厚度部E2m的沿着第一方向D1的距离小。
第二电极层E2具有覆盖素体3的棱线部3g的棱线部E2r。棱线部E2r间接地覆盖棱线部3g。棱线部E2r在第一方向D1上位于与最大厚度部E2m相比更靠近主面3a的位置。棱线部E2r在第二电极层E2内在第一方向D1上位于与最大厚度部E2m相比更接近主面3a的位置。例如,从包含主面3a的假想平面至棱线部E2r的沿着第一方向D1的距离,比从包含主面3a的假想平面至最大厚度部E2m的沿着第一方向D1的距离小。
棱线部E2r的厚度Mb比最大厚度部E2m的厚度Ma小。厚度Mb在沿着第一方向D1的从主面3b向主面3a去的方向上逐渐减小。厚度Mb在棱线部E2r中的第一方向D1上的任意位置均比厚度Ma小。第二电极层E2的厚度如上所述在最大厚度部E2m最大。例如,第二电极层E2的厚度在第一方向D1上从位于靠近主面3b的端缘E2e向最大厚度部E2m去逐渐增大。例如,第二电极层E2的厚度在越过最大厚度部E2m后的棱线部E2r中沿着主面3a逐渐减小。
棱线部E2r具有以具有规定的曲率半径的方式做圆的形状。由于厚度Mb比厚度Ma小,因此,与厚度Mb在厚度Ma以上的结构相比,棱线部E2r的圆度缓和,即棱线部E2r的曲率半径R2大。曲率半径R2大于棱线部3g的曲率半径R1。棱线部E2r的圆度比棱线部3g的圆度更为缓和。第三电极层E3和第四电极层E4沿着第二电极层E2的表面通过镀敷法形成。因此,第三电极层E3和第四电极层E4中的覆盖第二电极层E2的棱线部E2r的部分的曲率半径与曲率半径R2基本相等。外部电极5的靠近主面3a的棱线部Bl的曲率半径与曲率半径R2基本相等。棱线部B1的曲率半径与曲率半径R2同样大于曲率半径R1。
如图7所示,从第一方向Dl观察时,第一电极层E1(电极部5a的第一电极层E1)的整体被第二电极层E2覆盖。从第一方向D1观察时,第一电极层E1(电极部5a的第一电极层E1)未从第二电极层E2露出。
如图8所示,从第二方向D2观察时,第一电极层E1的靠近主面3a的端部区域被第二电极层E2覆盖。第一电极层E1的靠近主面3a的端部区域包含区域5c2所具有的第一电极层E1。从第二方向D2观察时,第二电极层E2的端缘E2e与第一电极层E1的端缘E1e交叉。从第二方向D2观察时,第一电极层E1的靠近主面3b的端部区域从第二电极层E2露出。第一电极层E1的靠近主面3b的端部区域包含区域5c1所具有的第一电极层E1。位于侧面3c和棱线部3i上的第二电极层E2的面积比位于棱线部3i上的第一电极层E1的面积大。
如图9所示,从第三方向D3观察时,第一电极层E1的靠近主面3a的端部区域被第二电极层E2覆盖。第一电极层E1的靠近主面3a的端部区域包含区域5e2所具有的第一电极层E1。从第三方向D3观察时,第二电极层E2的端缘E2e位于第一电极层E1上。从第三方向D3观察时,第一电极层E1的靠近主面3b的端部区域从第二电极层E2露出。第一电极层E1的靠近主面3b的端部区域包含区域5e1所具有的第一电极层E1。位于端面3e和棱线部3g上的第二电极层E2的面积小于位于端面3e和棱线部3g上的第一电极层E1的面积。
在本实施方式中,第二电极层E2以连续地覆盖仅主面3a的一部分、仅端面3e的一部分和仅一对侧面3c的各一部分的方式形成。第二电极层E2以覆盖棱线部3g的整体、仅棱线部3i的一部分和仅棱线部3j的一部分的方式形成。第一电极层E1的、以覆盖棱线部3i的方式形成的部分的一部分从第二电极层E2露出。例如,区域5c1所具有的第一电极层E1从第二电极层E2露出。
如图2所示,第三方向D3上的区域5c2的宽度随着远离主面3a而减小。第三方向D3上的区域5c2的宽度随着远离电极部5a而减小。第一方向D1上的区域5c2的宽度随着远离端面3e而减小。第一方向D1上的区域5c2的宽度随着远离电极部5e而减小。在本实施方式中,从第二方向D2观察时,区域5c2的端缘基本为圆弧状。从第二方向D2观察时,区域5c2基本呈扇形。在本实施方式中,如图8所示,从第二方向D2观察时,第二电极层E2的宽度随着远离主面3a而减小。第二电极层E2的端缘E2e基本为圆弧状。
接着,参照图10说明叠层电容器C1的安装构造。图10是表示第一实施方式的叠层电容器C1的安装构造的图。
如图10所示,电子部件装置ECD1具有叠层电容器C1和电子器件ED。电子器件ED例如是电路基板或电子部件。
叠层电容器C1焊接安装于电子器件ED。电子器件ED具有主面EDa和多个焊盘电极PE1、PE2。在本实施方式中,电子器件ED具有两个焊盘电极PE1、PE2。各焊盘电极PE1、PE2配置于主面EDa。两个焊盘电极PE1、PE2相互分离。叠层电容器C1以主面3a与主面EDa相对的方式配置于电子器件ED。如上所述,主面3a构成安装面。
在焊接安装叠层电容器C1的情况下,熔融的焊料润湿外部电极5(第四电极层E4)。通过润湿的焊料固化,在外部电极5上形成焊脚SF。对应的外部电极5和焊盘电极PE1、PE2经由焊脚SF连结。
焊脚SF形成于电极部5e的区域5e1和区域5e2。不仅区域5e2,不具有第二电极层E2的区域5e1也经由焊脚SF与焊盘电极PE1、PE2连结。虽然省略图示,但在电极部5c的区域5c1和区域5c2均形成有焊脚SF。从第三方向D3观察,焊脚SF与第一电极层E1中的从第二电极层E2露出的区域重叠。
在电子部件装置ECD1中,第二电极层E2不易从素体3剥离,并且耐湿可靠性提高。
从第三方向D3观察时,焊脚SF与第一电极层E1的从第二电极层E2露出的区域重叠。第一电极层E1的从第二电极层E2露出的区域经由焊脚SF与电子器件ED电连接。第一电极层E1的从第二电极层E2露出的区域与电子器件ED电连接而不经由第二电极层E2。因此,电子部件装置ECD1即使在外部电极5具有第二电极层E2的情况下也能够抑制ESR的增大。
如上所述,外部电极5的棱线部B1的曲率半径与曲率半径R2相同,大于棱线部3g的曲率半径R1(参照图3和图4)。棱线部B1具有以棱线部B1的曲率半径大于曲率半径R1的方式做圆的形状。因此,如图10所示,在棱线部B1的周围,形成棱线部B1被做圆的量的容易存留焊料的区域S1。区域S1构成焊料基存留部。
在将叠层电容器C1焊接安装于电子器件ED上时,从电子器件ED对叠层电容器C1作用的外力有时作为应力作用于素体3。外力从焊脚SF通过外部电极5作用于素体3。该情况下,素体3可能产生裂纹。
在叠层电容器C1中,在端面3e形成有第二电极层E2。因此,即使在从电子器件ED对叠层电容器C1作用外力的情况下,第二电极层E2也能够吸收外力。结果,叠层电容器C1能够抑制在素体3产生裂纹。
在热冲击应力作用于焊脚SF的情况下,可能在焊脚SF产生裂纹。存在热冲击应力在焊脚SF中的靠近主面3a的区域集中的趋势。
在叠层电容器C1中,第二电极层E2吸收热冲击应力。第二电极层E2的厚度在第一方向D1上从主面3b向主面3a去逐渐增大,并且最大厚度部E2m在第一方向D1上位于靠近主面3a的位置。最大厚度部E2m的吸收热冲击应力的效果比第二电极层E2的其它部分高。因此,热冲击应力不易在焊脚SF中的靠近主面3a的区域集中。结果,叠层电容器C1能够抑制在焊脚SF产生裂纹。
在叠层电容器C1中,最大厚度部E2m在第一方向D1上位于与主面3b相比更接近主面3a的位置。因此,第二电极层E2能够有效地吸收集中在焊脚SF的靠近主面3a的区域的热冲击应力。结果,叠层电容器C1能够可靠地抑制在焊脚SF产生裂纹。
在叠层电容器C1中,最大厚度部E2m在第二电极层E2内在第一方向D1上位于与主面3b相比更接近主面3a的位置。因此,第二电极层E2能够有效地吸收集中在焊脚SF的靠近主面3a的区域的热冲击应力。结果,叠层电容器C1能够可靠地抑制在焊脚SF产生裂纹。
在叠层电容器C1中,第二电极层E2具有覆盖棱线部3g的棱线部E2r。棱线部E2r在第一方向D1上位于与最大厚度部E2m相比更靠近主面3a的位置。棱线部E2r的厚度Mb小于最大厚度部E2m的厚度Ma。
在叠层电容器C1中,与厚度Mb在厚度Mb以上的结构相比,棱线部E2r的曲率半径R2大。因此,外部电极5的棱线部B1的曲率半径也大。结果,叠层电容器C1能够提高叠层电容器C1的挠曲性,并且能够更可靠地抑制在素体3产生裂纹。
在外部电极5的与棱线部B1对应的位置容易存留厚度Mb比厚度Ma小的量的焊料。因此,叠层电容器C1能够确保焊料存留部。
第二电极层E2覆盖端面3e中的靠近主面3a的区域。素体3与第二电极层E2之间的区域可能成为水分浸入的路径。当水分从素体3与第二电极层E2之间的区域浸入时,叠层电容器C1的耐久性降低。在叠层电容器C1中,与第二电极层E2以覆盖端面3e整体的方式形成的结构相比,水分浸入的路径少。因此,叠层电容器C1能够提高耐湿可靠性。
在将叠层电容器C1焊接安装于电子器件的情况下,从电子器件对叠层电容器C1作用的外力有时作为应力作用于素体。外力从焊接安装时形成的焊脚通过外部电极5作用于素体3。存在外力作用于素体3的主面3a中的靠近端面3e的区域的趋势。在第二电极层E2覆盖主面3a中的靠近端面3e的区域的结构中,从电子器件对叠层电容器C1作用的外力不易作用于素体3。因此,叠层电容器C1能够抑制在素体3产生裂纹。
外部电极5具有以与对应的内部电极7、9连接的方式形成于端面3e的第一电极层E1。第一电极层E1具有被第二电极层E2覆盖的区域和从第二电极层E2露出的区域。第一电极层E1与对应的内部电极7、9良好地接触。因此,外部电极5与内部电极7、9可靠地电连接。
第二电极层E2的电阻大于第一电极层E1的电阻。在叠层电容器C1中,第一电极层E1的从第二电极层E2露出的区域与电子器件电连接而不经由第二电极层E2。因此,叠层电容器C1即使在外部电极5具有第二电极层E2的情况下也能够抑制ESR的增大。
在叠层电容器C1中,外部电极5具有第三电极层E3和第四电极层E4。因此,能够实现叠层电容器C1在电子器件上的焊接安装。
第一电极层E1的从第二电极层E2露出的区域经由第三电极层E3和第四电极层E4与电子器件电连接。因此,叠层电容器C1能够更进一步抑制ESR的增大。
(第二实施方式)
参照图11~图18说明第二实施方式的叠层贯通电容器C3的结构。图11和图12是第二实施方式的叠层贯通电容器的俯视图。图13是第二实施方式的叠层贯通电容器的侧视图。图14是第二实施方式的叠层贯通电容器的端面图。图15、图16和图17是表示第二实施方式的叠层贯通电容器的截面结构的图。图18是表示素体、第一电极层和第二电极层的侧视图。在第二实施方式中,电子部件例如是叠层贯通电容器C3。以下,主要说明叠层电容器C1与叠层贯通电容器C3的不同点。
如图11~图14所示,叠层贯通电容器C3具有素体3、一对外部电极5和一个外部电极6。一对外部电极5和一个外部电极6配置于素体3的外表面。在本实施方式中,素体3通过在第一方向Dl上叠层多个电介质层而构成。一对外部电极5和一个外部电极6分别分离。各外部电极5例如构成信号用端子电极。外部电极6例如构成接地用端子电极。
如图15、图16和图17所示,叠层贯通电容器C3具有多个内部电极17和多个内部电极19。各内部电极17、19是配置于素体3内的内部导体。内部电极17、19与内部电极7、9同样,由通常作为叠层型电子部件的内部电极使用的导电性材料构成。在第二实施方式中,内部电极17、19也由Ni构成。
内部电极17和内部电极19在第一方向D1上配置于不同的位置(层)。内部电极17和内部电极19在素体3内以在第一方向D1上具有间隔地相对的方式交替配置。内部电极17和内部电极19彼此的极性不同。在多个电介质层的叠层方向为第二方向D2的情况下,内部电极17和内部电极19在第二方向D2上配置于不同的位置(层)。内部电极17的端部在一对端面3e露出。内部电极19的端部在一对侧面3c露出。
外部电极5与叠层电容器C1的外部电极5同样,分别配置于素体3的第三方向D3上的两端部。各外部电极5配置于素体3的对应的端面3e侧。外部电极5具有多个电极部5a、5b、5c、5e。电极部5a配置于主面3a上和棱线部3g上。电极部5b配置于棱线部3h上。电极部5c配置于各侧面3c上和各棱线部3i上。电极部5e配置于对应的端面3e。外部电极5也具有配置于棱线部3j上的电极部。
电极部5e将在内部电极17的在端面3e露出的端部完全覆盖。内部电极17与电极部5e直接连接。内部电极17与一对外部电极5电连接。
外部电极6配置于素体3的第三方向D3上的中央部分。从第三方向D3观察,外部电极6位于一对外部电极5之间。外部电极6具有电极部6a和一对电极部6c。电极部6a配置于主面3a上。各电极部6c配置于侧面3c上和棱线部3j、3k上。外部电极6形成于主面3a和一对侧面3c这三个面、以及棱线部3j、3k。相互相邻的电极部6a、6c彼此连接,且被电连接。
电极部6c将内部电极19的在侧面3c露出的端部完全覆盖。内部电极19与各电极部6c直接连接。内部电极19与一个外部电极6电连接。
如图15、图16和图17所示,外部电极6具有第一电极层E1、第二电极层E2、第三电极层E3和第四电极层E4。第四电极层E4构成外部电极6的最外层。电极部6a具有第二电极层E2、第三电极层E3和第四电极层E4。各电极部6c具有第一电极层El、第二电极层E2、第三电极层E3和第四电极层E4。
电极部6a的第二电极层E2配置于主面3a上。电极部6a不具有第一电极层E1。电极部6a的第二电极层E2与主面3a相接。电极部6a具有三层构造。
电极部6c的第一电极层E1配置于侧面3c上和棱线部3j、3k上。电极部6c的第二电极层E2配置于第一电极层E1上、侧面3c上和棱线部3j上。第一电极层E1的一部分被第二电极层E2覆盖。电极部6c的第二电极履E2与侧面3c和棱线部3j相接。
电极部6c具有区域6c1和区域6c2。区域6c2位于比区域6c1更靠近主面3a的位置。区域6c1具有第一电极层E1、第三电极层E3和第四电极层E4。区域6c1不具有第二电极层E2。区域6c1具有三层构造。区域6c2具有第一电极层E1、第二电极层E2、第三电极层E3和第四电极层E4。区域6c2具有四层构造。区域6c1是第一电极层E1从第二电极层E2露出的区域。区域6c2是第一电极层E1被第二电极层E2覆盖的区域。
第一电极层E1以覆盖侧面3c和棱线部3j、3k的方式形成。第一电极层E1未有意地形成于一对主面3a、3b。例如由于制造误差等,第一电极层E1也可以无意地形成于主面3a、3b。
第二电极层E2分布在第一电极层E1上和素体3上形成。第二电极层E2覆盖第一电极层El的一部分区域。第二电极层E2覆盖与电极部6c的区域6c2对应的区域。第二电极层E2覆盖主面3a的一部分区域、侧面3c的一部分区域和棱线部3j的一部分区域。
第三电极层E3通过镀敷法在第二电极层E2上和第一电极层E1上形成。第三电极层E3形成于第一电极层E1的从第二电极层E2露出的部分。第四电极层E4通过镀敷法在第三电极层E3上形成。
各电极部6a、6c所具有的第二电极层E2一体形成。各电极部6a、6c所具有的第三电极层E3一体形成。各电极部6a、6c所具有的第四电极层E4一体形成。
如图18所示,关于外部电极6,从第二方向D2观察时,第一电极层E1的靠近主面3a的端部区域被第二电极层E2覆盖。第一电极层E1的靠近主面3a的端部区域包含区域6c2所具有的第一电极层E1。从第二方向D2观察时,第二电极层E2的端缘E2e与第一电极层E1的端缘Ele交叉。从第二方向D2观察时,第一电极层E1的靠近主面3b的端部区域从第二电极层E2露出。第一电极层E1的靠近主面3b的端部区域包含区域6c1所具有的第一电极层E1。
如图13所示,第三方向D3上的区域6c2的宽度随着远离主面3a而减小。第三方向D3上的区域6c2的宽度随着远离电极部6a而减小。在本实施方式中,从第二方向D2观察时,区域6c2的端缘基本为圆弧状。从第二方向D2观察时,区域6c2基本呈半圆形。本实施方式中,如图18所示,从第二方向D2观察时,第二电极层E2的宽度随着远离主面3a而减小。区域6c2的第二电极层E2的端缘E2e基本为圆弧状。
叠层贯通电容器C3也焊接安装于电子器件。在叠层贯通电容器C3中,主面3a也与电子器件相对。主面3a以构成安装面的方式配置。主面3a为安装面。
外部电极5的结构与第一实施方式的外部电极5的结构相同。在第二实施方式中,形成于端面3e的第二电极层E2的厚度也在第一方向D1上从主面3b向主面3a去逐渐增大。第二电极层E2在第一方向D1上靠近主面3a的位置具有最大厚度部E2m。因此,叠层贯通电容器C3与叠层电容器C1同样,能够抑制在素体3和焊脚SF产生裂纹。在第二实施方式中,与图4所示的截面结构对应的外部电极5的截面结构的图示省略。
在叠层贯通电容器C3中,关于外部电极6,从第二方向D2观察时,第一电极层E1的靠近主面3a的端部区域被第二电极层E2覆盖。因此,应力不易在区域6c2所具有的第一电极层E1的端缘集中。结果,叠层贯通电容器C3能够抑制在素体3产生裂纹。
在电极部6c的区域6c1中,第一电极层E1从第二电极层E2露出。区域6c1不具有第二电极层E2。在区域6c1,第一电极层E1与电子器件电连接而不经由第二电极层E2。因此,叠层贯通电容器C3能够抑制ESR的增大。
电极部6c的区域6c2具有第二电极层E2。因此,即使在外部电极6具有电极部6c的情况下,应力也不易在外部电极6的端缘集中。外部电极6的端缘不易成为裂纹的起点。结果,叠层贯通电容器C3能够可靠地抑制在素体3产生裂纹。
区域6c2的端缘也可以基本为直线状。区域6c2的端缘也可以具有沿第三方向D3延伸的边和沿第一方向D1延伸的边。区域6c2的端缘包含第二电极层E2的端缘E2e。
虽然上面描述了本发明的实施例和变形,但是本发明不限于实施例和变形,在不脱离本发明的范围的情况下可以对实施例进行变更。
在第一和第二实施方式中,第二电极层E2覆盖端面3e的一部分。第二电极层E2覆盖靠近主面3a的区域。第二电极层E2的结构也可以包含上述结构以外的结构。第二电极层E2只要覆盖端面3e的至少一部分即可。第二电极层E2可以覆盖端面3e的整体。第二电极层E2可以覆盖棱线部3h。第二电极层E2可以以从端面3e越过棱线部3h的整体或一部分的方式覆盖主面3b的一部分。第二电极层E2可以覆盖棱线部3i的整体。第二电极层E2可以以从端面3e越过棱线部3i的整体的方式覆盖侧面3c的一部分。
在第一和第二实施方式中,最大厚度部E2m在第一方向D1上位于与主面3b相比更接近主面3a的位置。最大厚度部E2m在第二电极层E2内在第一方向D1上位于与主面3b相比更接近主面3a的位置。最大厚度部E2m也可以位于上述位置以外的位置。最大厚度部E2m也可以在第二电极层E2内在第一方向D1上不位于与主面3b相比更接近主面3a的位置。
第一电极层E1可以以从端面3e越过棱线部3g的整体或一部分的方式形成于主面3a上。第一电极层E1也可以以从端面3e越过棱线部3h的整体或一部分的方式形成于主面3b上。第一电极层E1也可以以从端面3e越过棱线部3i的整体或一部分的方式形成于侧面3c上。
第一实施方式的电子部件是叠层电容器C1,第二实施方式的电子部件是叠层贯通电容器C3。能够应用的电子部件不限于叠层电容器和叠层贯通电容器。能够应用的电子部件例如是叠层电感器、叠层变阻器、叠层压电致动器、叠层热敏电阻或叠层复合部件等叠层电子部件、或者除叠层电子部件以外的电子部件。

Claims (9)

1.一种电子部件,其特征在于,具有:
素体,其呈长方体形状,具有作为安装面的第一主面、在第一方向上与所述第一主面相对的第二主面、在第二方向上彼此相对的一对侧面和在第三方向上彼此相对的一对端面;
多个外部电极,其分别配置于所述第三方向上的所述素体的两端部;和
内部导体,其在所述一对端面中对应的端面露出,
所述外部电极具有在所述对应的端面形成的导电性树脂层,
所述导电性树脂层的厚度在所述第一方向上从所述第二主面向所述第一主面去逐渐增大,所述导电性树脂层在所述第一方向上靠近所述第一主面的位置具有所述厚度最大的最大厚度部。
2.根据权利要求1所述的电子部件,其特征在于:
所述最大厚度部在所述第一方向上位于与所述第二主面相比更接近所述第一主面的位置。
3.根据权利要求1或2所述的电子部件,其特征在于:
所述最大厚度部在所述导电性树脂层内在所述第一方向上位于与所述第二主面相比更接近所述第一主面的位置。
4.根据权利要求1~3中任一项所述的电子部件,其特征在于:
所述导电性树脂层覆盖位于所述第一主面与所述对应的端面之间的棱线部,
所述导电性树脂层的覆盖所述棱线部的部分在所述第一方向上位于与所述最大厚度部相比更靠近所述第一主面的位置,并且具有比所述最大厚度部的厚度小的厚度。
5.根据权利要求1~4中任一项所述的电子部件,其特征在于:
所述导电性树脂层覆盖所述对应的端面中的靠近所述第一主面的区域。
6.根据权利要求1~5中任一项所述的电子部件,其特征在于:
所述导电性树脂层覆盖所述第一主面中的靠近所述对应的端面的区域。
7.根据权利要求1~6中任一项所述的电子部件,其特征在于:
所述外部电极还具有以与所述内部导体连接的方式形成于所述对应的端面上的烧结金属层,
所述烧结金属层具有被所述导电性树脂层覆盖的第一区域和从所述导电性树脂层露出的第二区域。
8.根据权利要求7所述的电子部件,其特征在于:
所述外部电极还具有覆盖所述导电性树脂层和所述烧结金属层的所述第二区域的镀层。
9.一种电子部件,其特征在于,具有:
素体,其呈长方体形状,具有作为安装面的第一主面、在第一方向上与所述第一主面相对的第二主面、在第二方向上彼此相对的一对侧面和在第三方向上彼此相对的一对端面;和
外部电极,其配置于所述第三方向上的所述素体的端部,
所述外部电极具有在所述端面形成的导电性树脂层,
所述导电性树脂层的厚度在所述第一方向上从所述第二主面向所述第一主面去逐渐增大,所述导电性树脂层在所述第一方向上靠近所述第一主面的位置具有所述厚度最大的最大厚度部。
CN201811126832.2A 2017-09-28 2018-09-26 电子部件 Active CN109585168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017188209A JP7003541B2 (ja) 2017-09-28 2017-09-28 電子部品及び電子部品装置
JP2017-188209 2017-09-28

Publications (2)

Publication Number Publication Date
CN109585168A true CN109585168A (zh) 2019-04-05
CN109585168B CN109585168B (zh) 2021-08-17

Family

ID=65807790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811126832.2A Active CN109585168B (zh) 2017-09-28 2018-09-26 电子部件

Country Status (3)

Country Link
US (1) US10818431B2 (zh)
JP (1) JP7003541B2 (zh)
CN (1) CN109585168B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349481A (zh) * 2019-08-06 2021-02-09 株式会社村田制作所 电感器
CN113140405A (zh) * 2020-01-17 2021-07-20 株式会社村田制作所 层叠陶瓷电容器
CN113257573A (zh) * 2020-02-13 2021-08-13 Tdk株式会社 电子部件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863874B (zh) * 2016-09-23 2023-02-03 Tdk株式会社 电子部件和电子部件装置
JP2019083254A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品
WO2020174847A1 (ja) * 2019-02-28 2020-09-03 株式会社村田製作所 電子部品及び電子部品の製造方法
JP7289677B2 (ja) * 2019-03-13 2023-06-12 太陽誘電株式会社 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板
JP7358828B2 (ja) * 2019-08-09 2023-10-11 Tdk株式会社 電子部品
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
JP2022075191A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US11594379B2 (en) * 2020-11-16 2023-02-28 Tdk Corporation Electronic device
WO2023248590A1 (ja) * 2022-06-21 2023-12-28 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228601A (zh) * 2005-09-30 2008-07-23 株式会社村田制作所 多层电子组件
JP4947076B2 (ja) * 2009-03-25 2012-06-06 Tdk株式会社 電子部品の製造方法
CN104604344A (zh) * 2012-09-07 2015-05-06 三菱电机株式会社 功率半导体装置
US20160005539A1 (en) * 2014-07-07 2016-01-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, manufacturing method thereof, and board having the same
US20160027583A1 (en) * 2014-07-25 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US20170154729A1 (en) * 2015-11-26 2017-06-01 Samsung Electro-Mechanics Co., Ltd. Capacitor and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267067B2 (ja) 1994-10-06 2002-03-18 株式会社村田製作所 セラミック電子部品
JP4946941B2 (ja) 2008-03-27 2012-06-06 Tdk株式会社 表面実装型電子部品アレイ及びその製造方法
JP6028739B2 (ja) 2013-03-07 2016-11-16 株式会社村田製作所 電子部品の製造方法
JP6517619B2 (ja) 2015-07-28 2019-05-22 京セラ株式会社 積層型コンデンサおよびその実装構造体
JP2018088451A (ja) 2016-11-28 2018-06-07 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228601A (zh) * 2005-09-30 2008-07-23 株式会社村田制作所 多层电子组件
JP4947076B2 (ja) * 2009-03-25 2012-06-06 Tdk株式会社 電子部品の製造方法
CN104604344A (zh) * 2012-09-07 2015-05-06 三菱电机株式会社 功率半导体装置
US20160005539A1 (en) * 2014-07-07 2016-01-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, manufacturing method thereof, and board having the same
US20160027583A1 (en) * 2014-07-25 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US20170154729A1 (en) * 2015-11-26 2017-06-01 Samsung Electro-Mechanics Co., Ltd. Capacitor and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349481A (zh) * 2019-08-06 2021-02-09 株式会社村田制作所 电感器
CN113140405A (zh) * 2020-01-17 2021-07-20 株式会社村田制作所 层叠陶瓷电容器
CN113140405B (zh) * 2020-01-17 2022-08-09 株式会社村田制作所 层叠陶瓷电容器
CN113257573A (zh) * 2020-02-13 2021-08-13 Tdk株式会社 电子部件

Also Published As

Publication number Publication date
CN109585168B (zh) 2021-08-17
US20190096576A1 (en) 2019-03-28
JP2019067787A (ja) 2019-04-25
JP7003541B2 (ja) 2022-01-20
US10818431B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN109585168A (zh) 电子部件
US11763996B2 (en) Electronic component and electronic component device
US10707020B2 (en) Electronic component
CN110098049A (zh) 电子部件
CN109727768B (zh) 电子部件
CN109473281A (zh) 电子部件和电子部件装置
CN109920643A (zh) 电子部件
CN110098046A (zh) 电子部件
CN109727769A (zh) 电子部件
JP6958168B2 (ja) 電子部品及び電子部品装置
JP2019047091A (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant