CN109582074A - 一种基于时间域运放的低功耗带隙基准源 - Google Patents

一种基于时间域运放的低功耗带隙基准源 Download PDF

Info

Publication number
CN109582074A
CN109582074A CN201910066937.1A CN201910066937A CN109582074A CN 109582074 A CN109582074 A CN 109582074A CN 201910066937 A CN201910066937 A CN 201910066937A CN 109582074 A CN109582074 A CN 109582074A
Authority
CN
China
Prior art keywords
pmos tube
tube
drain electrode
nmos tube
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910066937.1A
Other languages
English (en)
Other versions
CN109582074B (zh
Inventor
周泽坤
余洪名
李响
石跃
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910066937.1A priority Critical patent/CN109582074B/zh
Publication of CN109582074A publication Critical patent/CN109582074A/zh
Application granted granted Critical
Publication of CN109582074B publication Critical patent/CN109582074B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种基于时间域运放的低功耗带隙基准源，属于模拟电路技术领域。包括带隙核心模块、电压‑时间转换器和电荷泵，电压‑时间转换器用于将带隙核心模块中需要钳位的两点的压差转换为两个具有不同占空比的方波信号，两个方波信号作为后一级电荷泵的输入，电荷泵通过一个鉴相器实现两个具有不同占空比的方波信号的相减而最终得到一个短脉冲，此短脉冲用于决定电荷泵的输出电压在每一个时钟周期的变化量，最终也就决定了带隙核心电路电流镜的栅极电位。本发明利用时间域运放进行钳位，和传统的模拟运放相比能够很大程度上地节省功耗和面积。

Description

一种基于时间域运放的低功耗带隙基准源
技术领域
本发明属于模拟电路技术领域，涉及到一种降低带隙基准源功耗的方案。
背景技术
高精度带隙基准源被广泛应用到模拟和数字电路的领域中，其作用提供一个不随工艺，温度以及电源的变化而变化的电压偏置。随着物联网产业的发展，芯片对功耗的要求越来越高。因此，低功耗基准的设计成为了当下模拟电路设计的热点。传统的带隙基准源采用模拟钳位，用传统的模拟运算放大器利用负反馈原理将运放的两个输入端钳至相同的电位，由于钳位运放静态功耗的限制，使得基准源整体的功耗难以降低。所以，为了同时满足带隙基准源高精度和低功耗的需求，低功耗钳位运放的研究与设计具有重要的意义。
发明内容
针对带隙基准源中运动功耗的问题，本发明提出一种基于时间域运放的低功耗带隙基准源，对传统的带隙基准源中的模拟钳位运放进行了改进，利用离散时间域的运算放大器实现钳位，使得本发明提出的带隙基准源的整体功耗大大降低。
本发明的技术方案是：
一种基于时间域运放的低功耗带隙基准源，包括带隙核心模块、电压-时间转换器和电荷泵，
所述带隙核心模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一双极型晶体管和第二双极型晶体管，
第一双极型晶体管的基极和集电极接地，其发射极连接第一PMOS管的漏极并通过第一电阻后接地；
第二双极型晶体管的基极和集电极接地，其发射极通过第二电阻后连接第二PMOS管的漏极并通过第三电阻后接地；
第一PMOS管、第二PMOS管和第三PMOS管的源极连接电源电压，第三PMOS管的漏极作为所述低功耗带隙基准源的输出端并通过第四电阻后接地；
所述电压-时间转换器用于将所述带隙核心模块中第一PMOS管和第二PMOS管的漏极电压转换为两个占空比不同的方波信号，包括交叠时钟产生单元和方波产生单元，
所述交叠时钟产生单元包括第一反相器、第二反相器、第三反相器、第四反相器、第一电容、第一与非门和或门，
第一反相器的输入端连接第一与非门的第一输入端和或门的第一输入端并连接时钟信号，其输出端通过第二反相器后连接第三反相器的输入端并通过第一电容后接地；
第三反相器的输出端通过第四反相器后连接第一与非门的第二输入端和或门的第二输入端；
所述方波产生单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第五电阻、第六电阻、第二电容、第三电容、第五反相器和第六反相器，
第一NMOS管的栅极连接所述带隙核心模块中第二PMOS管的漏极，其源极通过第五电阻后连接第四PMOS管的漏极和第六PMOS管的源极；
第四NMOS管的栅极连接所述带隙核心模块中第一PMOS管的漏极，其源极通过第六电阻后连接第七PMOS管的漏极和第九PMOS管的源极；
第四PMOS管、第五PMOS管、第七PMOS管和第八PMOS管的栅极连接所述交叠时钟产生单元中或门的输出端；
第二NMOS管、第五NMOS管、第六PMOS管和第九PMOS管的栅极连接所述交叠时钟产生单元中第一与非门的输出端；
第三NMOS管的栅极连接第六PMOS管和第二NMOS管的漏极并通过第二电容后接地，其漏极连接第五PMOS管的漏极并通过第五反相器后产生一个方波信号；
第六NMOS管的栅极连接第九PMOS管和第五NMOS管的漏极并通过第三电容后接地，其漏极连接第八PMOS管的漏极并通过第六反相器后产生另一个方波信号；
第一NMOS管和第四NMOS管的漏极以及第四PMOS管、第五PMOS管、第七PMOS管和第八PMOS管的源极连接电源电压，第二NMOS管、第三NMOS管、第五NMOS管和第六NMOS管的源极接地；
所述电荷泵用于将所述电压-时间转换器产生的两个方波信号相减得到一个短脉冲信号连接所述带隙核心模块中第一PMOS管、第二PMOS管和第三PMOS管的栅极。
具体的，所述电荷泵包括鉴相器单元和电压调节单元，
所述鉴相器单元包括第七反相器、第八反相器、第一触发器、第二触发器和第二与非门，
第七反相器和第八反相器的输入端分别连接所述电压-时间转换器产生的两个方波信号，其输出端分别连接第一触发器和第二触发器的时钟端；
第二与非门的两个输入端分别连接第一触发器和第二触发器的输出端，其输出端连接第一触发器和第二触发器的置位端；
所述电压调节单元包括第一电流源、第二电流源、第四电容、第七NMOS管和第八NMOS管，
第七NMOS管的栅极连接所述鉴相器单元中第一触发器的输出端，其漏极通过第一电流源后连接电源电压，其源极连接第八NMOS管的漏极并产生所述短脉冲信号；
第八NMOS管的栅极连接所述鉴相器单元中第二触发器的输出端，其漏极通过第四电容后接地，其源极通过第二电流源后接地。
本发明的有益效果为：本发明利用时间域运放进行钳位，由数字电路构成，降低了功耗且减小了电路面积。
附图说明
图1是本发明提出的一种基于时间域运放的低功耗带隙基准源的电路架构图。
图2是本发明提出的一种基于时间域运放的低功耗带隙基准源中电压-时间转换器的电路实现结构图。
图3是电压-时间转换器的工作波形图。
图4是实施例中电荷泵的一种电路实现结构图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步阐述。
如图1所示，本发明提出的一种基于时间域运放的低功耗带隙基准源包括带隙核心模块、电压-时间转换器以及电荷泵。电压-时间转换器的作用是将带隙核心模块中需要钳位的两点的压差转换为两个具有不同占空比的方波信号，这两个方波信号作为后一级电荷泵的输入。电荷泵通过一个鉴相器实现两个具有不同占空比的方波信号的相减而最终得到一个短脉冲，此短脉冲用于决定电荷泵的输出电压在每一个时钟周期的变化量，最终也就决定了带隙核心电路电流镜的栅极电位。
如图1所示，带隙核心模块包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一双极型晶体管Q1和第二双极型晶体管Q2，第一双极型晶体管Q1的基极和集电极接地，其发射极连接第一PMOS管MP1的漏极并通过第一电阻R1后接地；第二双极型晶体管Q2的基极和集电极接地，其发射极通过第二电阻R2后连接第二PMOS管MP2的漏极并通过第三电阻R3后接地；第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的源极连接电源电压，第三PMOS管的漏极作为低功耗带隙基准源的输出端并通过第四电阻R4后接地。
第一PMOS管MP1和第二PMOS管的漏端电压分别连接电压-时间转换器的反相输入端和同相输入端，由电压-时间转换器将带隙核心模块中第一PMOS管MP1和第二PMOS管MP2的漏极电压转换为两个占空比不同的方波信号，电荷泵对两个方波信号相减得到一个短脉冲连接第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的栅极。
如图2所示，电压-时间转换器包括交叠时钟产生单元和方波产生单元，其中交叠时钟产生单元包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一电容C1、第一与非门NAND1和或门OR1，第一反相器INV1的输入端连接第一与非门NAND1的第一输入端和或门OR1的第一输入端并连接时钟信号clock，其输出端通过第二反相器INV2后连接第三反相器INV3的输入端并通过第一电容C1后接地；第三反相器INV3的输出端通过第四反相器INV4后连接第一与非门NAND1的第二输入端和或门OR1的第二输入端。时钟信号clock为方波信号，第一与非门NAND1的输出端输出第一控制时钟信号clk1，或门OR1的输出端输出第二控制时钟信号clk2，第一控制时钟信号clk1和第二控制时钟信号clk2为两相具有一定交叠的时钟。
方波产生单元包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五电阻R5、第六电阻R6、第二电容C2、第三电容C3、第五反相器INV5和第六反相器INV6，第一NMOS管MN1的栅极作为电压-时间转换器的同相输入端VIN+连接带隙核心模块中第二PMOS管MP2的漏极，其源极通过第五电阻R5后连接第四PMOS管MP4的漏极和第六PMOS管MP6的源极；第四NMOS管MN4的栅极作为电压-时间转换器的反相输入端VIN-连接带隙核心模块中第一PMOS管MP1的漏极，其源极通过第六电阻R6后连接第七PMOS管MP7的漏极和第九PMOS管MP9的源极；第四PMOS管MP4、第五PMOS管MP5、第七PMOS管MP7和第八PMOS管MP8的栅极连接交叠时钟产生单元中或门OR1的输出端产生的第二控制时钟信号clk2；第二NMOS管MN2、第五NMOS管MN5、第六PMOS管MP6和第九PMOS管MP9的栅极连接交叠时钟产生单元中第一与非门NAND1的输出端产生的第一控制时钟信号clk1；第三NMOS管MN3的栅极连接第六PMOS管MP6和第二NMOS管MN2的漏极并通过第二电容C2后接地，其漏极连接第五PMOS管MP5的漏极并通过第五反相器INV5后连接电压-时间转换器的同相输出端产生一个方波信号；第六NMOS管MN6的栅极连接第九PMOS管MP9和第五NMOS管MN5的漏极并通过第三电容C3后接地，其漏极连接第八PMOS管MP8的漏极并通过第六反相器INV6后连接电压-时间转换器的输出端反相输出端产生另一个方波信号；第一NMOS管MN1和第四NMOS管MN4的漏极以及第四PMOS管MP4、第五PMOS管MP5、第七PMOS管MP7和第八PMOS管MP8的源极连接电源电压，第二NMOS管MN2、第三NMOS管MN3、第五NMOS管MN5和第六NMOS管MN6的源极接地。
如图4所示给出了电荷泵的一种实现形式，包括鉴相器单元和电压调节单元，其中鉴相器单元包括第七反相器INV7、第八反相器INV8、第一触发器FF1、第二触发器FF2和第二与非门NAND2，第七反相器INV7的输入端作为电荷泵的同相输入端，第八反相器INV8的输入端作为电荷泵的反相输入端，电荷泵的同相输入端和反相输入端分别连接电压-时间转换器产生的两个方波信号，其输出端分别连接第一触发器FF1和第二触发器FF2的时钟端；第二与非门NAND2的两个输入端分别连接第一触发器FF1和第二触发器FF2的输出端，其输出端连接第一触发器FF1和第二触发器FF2的置位端。电压调节单元包括第一电流源I1、第二电流源I2、第四电容C4、第七NMOS管M1和第八NMOS管M2，第七NMOS管M1的栅极连接鉴相器单元中第一触发器FF1的输出端，其漏极通过第一电流源I1后连接电源电压，其源极连接第八NMOS管M2的漏极并作为电荷泵的输出端产生短脉冲信号；第八NMOS管M2的栅极连接鉴相器单元中第二触发器FF2的输出端，其漏极通过第四电容C4后接地，其源极通过第二电流源I2后接地。
下面详细分析本实施例的工作过程。
如图3所示是电压-时间转换器的工作波形图，当电压-时间转换器检测到其同相输入端电压VIN+和反相输入端电压VIN-存在压差时(本实施例以VIN+大于VIN-为例)，电压-时间转换器首先通过一个交叠时钟产生单元产生两相交叠时钟即第一控制时钟信号clk1和第二控制时钟信号clk2。当clk1的下降沿到来时，流经第一NMOS管MN1的电流I1和流经第四NMOS管MN4的电流I2分别给第二电容C2和第三电容C3充电，其中充电电流的大小与输入电压成正相关，此处由于VIN+大于VIN-，则I1>I2。所以第二电容C2上电压的上升速率大于第三电容C3上电压的上升速率，因此最终第二电容C2上的电压相比于第三电容C3上的电压能够更快地达到翻转点，从而使得电压-时间转换器的同相输出端Vout+能够产生相比于电压-时间转换器的反相输出端Vout-脉冲宽度更大的脉冲。
Vout+和Vout-产生的脉冲信号分别输入到电荷泵模块中的同相输入端VINP和反相输入端VINN。当Vout+的上升沿到来时，第七NMOS管M1的栅端即V1处的电压翻高，从而将第七NMOS管M1开启，使得电荷泵输出端VG的电压上升。而当Vout-的上升沿到来时，第八NMOS管M2的栅端即V2处的电压会翻高，而当V1和V2的电压同时为高时，第二与非门NAND2的输出会翻低，从而将V1和V2都置零。所以，V2处只会存在极短的脉冲(脉冲宽度可以忽略不计)，从而鉴相器模块实现了Vout+和Vout-两相不同脉宽的方波信号的相减。
由于当系统刚上电时，电荷泵模块中第四电容C4没有电荷，因此电荷泵此时的输出电压为零，使得带隙核心模块中第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3三条支路上的电流很大。并且此时第二PMOS管MP2的漏端即B点的电压会远高于第一PMOS管MP1漏端即A点的电压，从而电压-时间转换器的同相输出端Vout+会产生一个脉冲宽度远大于其反相输出端Vout-的方波。Vout+和Vout-产生的两相方波在电荷泵中的鉴相器实现相减后在V1处得到一个窄脉冲，而V2处始终为低电平，因此电荷泵输出端VG的电压会缓慢上升，直至到达稳态。所以，本发明中的带隙基准源除功耗外还具有的另外一个优势是不需要启动电路。
在稳态下，由于在一个周期内VG的电压不会再发生变化，因此可以认为在稳态下V1和V2始终为低电平，电荷泵中的第七NMOS管M1和第八NMOS管M2在一个周期内均不会导通。从而可以反推出在稳态下Vout+和Vout-产生的两相方波的脉宽相等，因此在稳态下A点和B点的电位相同。所以，本发明通过一个离散时间域的运算放大器实现的传统的模拟运放的钳位功能。
因此，在稳态下第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3三条支路的电流均为：
其中R1＝R3，N是Q2和Q1的尺寸比，VT是热电压。因此最终的基准输出电压为：
综上，本发明提出的一种基于时间域运放的低功耗带隙基准源，利用时间域运放进行钳位，由于离散时间域的运放基本是由数字电路构成，因此和传统的模拟运放相比，本发明的运放能够很大程度上地节省功耗和面积。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种基于时间域运放的低功耗带隙基准源，其特征在于，包括带隙核心模块、电压-时间转换器和电荷泵，
所述带隙核心模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一双极型晶体管和第二双极型晶体管，
第一双极型晶体管的基极和集电极接地，其发射极连接第一PMOS管的漏极并通过第一电阻后接地；
第二双极型晶体管的基极和集电极接地，其发射极通过第二电阻后连接第二PMOS管的漏极并通过第三电阻后接地；
第一PMOS管、第二PMOS管和第三PMOS管的源极连接电源电压，第三PMOS管的漏极作为所述低功耗带隙基准源的输出端并通过第四电阻后接地；
所述电压-时间转换器用于将所述带隙核心模块中第一PMOS管和第二PMOS管的漏极电压转换为两个占空比不同的方波信号，包括交叠时钟产生单元和方波产生单元，
所述交叠时钟产生单元包括第一反相器、第二反相器、第三反相器、第四反相器、第一电容、第一与非门和或门，
第一反相器的输入端连接第一与非门的第一输入端和或门的第一输入端并连接时钟信号，其输出端通过第二反相器后连接第三反相器的输入端并通过第一电容后接地；
第三反相器的输出端通过第四反相器后连接第一与非门的第二输入端和或门的第二输入端；
所述方波产生单元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第五电阻、第六电阻、第二电容、第三电容、第五反相器和第六反相器，
第一NMOS管的栅极连接所述带隙核心模块中第二PMOS管的漏极，其源极通过第五电阻后连接第四PMOS管的漏极和第六PMOS管的源极；
第四NMOS管的栅极连接所述带隙核心模块中第一PMOS管的漏极，其源极通过第六电阻后连接第七PMOS管的漏极和第九PMOS管的源极；
第四PMOS管、第五PMOS管、第七PMOS管和第八PMOS管的栅极连接所述交叠时钟产生单元中或门的输出端；
第二NMOS管、第五NMOS管、第六PMOS管和第九PMOS管的栅极连接所述交叠时钟产生单元中第一与非门的输出端；
第三NMOS管的栅极连接第六PMOS管和第二NMOS管的漏极并通过第二电容后接地，其漏极连接第五PMOS管的漏极并通过第五反相器后产生一个方波信号；
第六NMOS管的栅极连接第九PMOS管和第五NMOS管的漏极并通过第三电容后接地，其漏极连接第八PMOS管的漏极并通过第六反相器后产生另一个方波信号；
第一NMOS管和第四NMOS管的漏极以及第四PMOS管、第五PMOS管、第七PMOS管和第八PMOS管的源极连接电源电压，第二NMOS管、第三NMOS管、第五NMOS管和第六NMOS管的源极接地；
所述电荷泵用于将所述电压-时间转换器产生的两个方波信号相减得到一个短脉冲信号连接所述带隙核心模块中第一PMOS管、第二PMOS管和第三PMOS管的栅极。
2.根据权利要求1所述的基于时间域运放的低功耗带隙基准源，其特征在于，所述电荷泵包括鉴相器单元和电压调节单元，
所述鉴相器单元包括第七反相器、第八反相器、第一触发器、第二触发器和第二与非门，
第七反相器和第八反相器的输入端分别连接所述电压-时间转换器产生的两个方波信号，其输出端分别连接第一触发器和第二触发器的时钟端；
第二与非门的两个输入端分别连接第一触发器和第二触发器的输出端，其输出端连接第一触发器和第二触发器的置位端；
所述电压调节单元包括第一电流源、第二电流源、第四电容、第七NMOS管和第八NMOS管，
第七NMOS管的栅极连接所述鉴相器单元中第一触发器的输出端，其漏极通过第一电流源后连接电源电压，其源极连接第八NMOS管的漏极并产生所述短脉冲信号；
第八NMOS管的栅极连接所述鉴相器单元中第二触发器的输出端，其漏极通过第四电容后接地，其源极通过第二电流源后接地。
CN201910066937.1A 2019-01-24 2019-01-24 一种基于时间域运放的低功耗带隙基准源 Expired - Fee Related CN109582074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910066937.1A CN109582074B (zh) 2019-01-24 2019-01-24 一种基于时间域运放的低功耗带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910066937.1A CN109582074B (zh) 2019-01-24 2019-01-24 一种基于时间域运放的低功耗带隙基准源

Publications (2)

Publication Number Publication Date
CN109582074A true CN109582074A (zh) 2019-04-05
CN109582074B CN109582074B (zh) 2020-03-17

Family

ID=65917102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910066937.1A Expired - Fee Related CN109582074B (zh) 2019-01-24 2019-01-24 一种基于时间域运放的低功耗带隙基准源

Country Status (1)

Country Link
CN (1) CN109582074B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932537A (zh) * 2019-12-25 2020-03-27 启攀微电子（上海）有限公司 一种新型宽电压输入片内电源的钳位电路
CN114095002A (zh) * 2021-09-28 2022-02-25 荣湃半导体（上海）有限公司 一种电压钳位电路
CN116931642A (zh) * 2023-09-13 2023-10-24 浙江地芯引力科技有限公司 带隙基准电压源及带隙基准电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103425171A (zh) * 2012-05-18 2013-12-04 联咏科技股份有限公司 启动电路及带隙电压产生装置
CN104156757A (zh) * 2014-06-25 2014-11-19 浙江港科大先进制造研究所有限公司 嵌入温度传感器的无源超高频超低功耗rfid标签芯片
KR20170009308A (ko) * 2015-07-16 2017-01-25 에스케이하이닉스 주식회사 온도 비례형 시간 영역 온도 센서
CN107885271A (zh) * 2016-09-29 2018-04-06 德州仪器公司 使用时控放大器的超低电力带隙参考
CN108563280A (zh) * 2018-05-25 2018-09-21 成都信息工程大学 一种提升电源抑制比的带隙基准源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103425171A (zh) * 2012-05-18 2013-12-04 联咏科技股份有限公司 启动电路及带隙电压产生装置
CN104156757A (zh) * 2014-06-25 2014-11-19 浙江港科大先进制造研究所有限公司 嵌入温度传感器的无源超高频超低功耗rfid标签芯片
KR20170009308A (ko) * 2015-07-16 2017-01-25 에스케이하이닉스 주식회사 온도 비례형 시간 영역 온도 센서
CN107885271A (zh) * 2016-09-29 2018-04-06 德州仪器公司 使用时控放大器的超低电力带隙参考
CN108563280A (zh) * 2018-05-25 2018-09-21 成都信息工程大学 一种提升电源抑制比的带隙基准源

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932537A (zh) * 2019-12-25 2020-03-27 启攀微电子（上海）有限公司 一种新型宽电压输入片内电源的钳位电路
CN114095002A (zh) * 2021-09-28 2022-02-25 荣湃半导体（上海）有限公司 一种电压钳位电路
CN116931642A (zh) * 2023-09-13 2023-10-24 浙江地芯引力科技有限公司 带隙基准电压源及带隙基准电路
CN116931642B (zh) * 2023-09-13 2023-12-19 浙江地芯引力科技有限公司 带隙基准电压源及带隙基准电路

Also Published As

Publication number Publication date
CN109582074B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
CN104699161B (zh) 一种根据负载频率和输出电压动态调整偏置电流的稳压器
CN109582074A (zh) 一种基于时间域运放的低功耗带隙基准源
KR101658783B1 (ko) 영전류 검출 회로를 포함하는 전력 변환기 및 전력 변환 방법
CN102289243B (zh) Cmos带隙基准源
CN105242734B (zh) 一种无外置电容的大功率ldo电路
CN108574410B (zh) 实现自适应斜坡补偿快速高精度的电路及方法
CN102096434A (zh) 一种基于大摆率误差放大器的高精度高速ldo电路
CN106253671A (zh) 一种适用于cot控制的内部纹波补偿电路
CN103401544B (zh) 用于充电管理芯片外部高压nmos管的驱动电路
CN103701321B (zh) 一种快速瞬态响应buck同步整流DC-DC变换器
CN103268134A (zh) 可提高瞬态响应的低压差电压调节器
CN106330193A (zh) 占空比调整电路和模数转换系统
CN105320199A (zh) 一种具有高阶补偿的基准电压源
CN108551257B (zh) 一种电荷泵结构
CN107544605A (zh) 一种数模混合多环路衬底动态偏置ldo电路
CN103472880B (zh) 一种低压差线性稳压器
CN102594299B (zh) 一种方波发生器电路
CN106295073A (zh) 一种基于电荷泵的抗电源干扰vr设计方法和电路
CN104092368B (zh) 一种用于cot控制模式开关调整器的定时器电路
US9024664B2 (en) Current-to-voltage converter and electronic apparatus thereof
CN210864456U (zh) 低噪声带隙基准输出电压建立电路
CN109582073B (zh) 一种半周期电容比例可编程带隙基准电路
CN110262622A (zh) 一种具有快速启动和高psrr的带隙基准源
CN105162327A (zh) 一种用于buck变换器的补偿电路
CN201674398U (zh) Dc/dc转换器开关的恒定电流限制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200317